四位二进制加法器 课程设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
《电工与电子技术基础》课程设计报告
题目 4位二进制加法器
学院(部)
专业
班级
学生姓名
学号
5月日至 6月日共周
目录
技术要求·2
摘要·2
第一章系统概述
1、总体设计思想·2
2、系统框图·3
3、工作原理·3
第二章单元电路设计及分析
1、加法器的选择·4
2、译码器Ⅰ的选择·8
3、译码器Ⅱ的选择·11
4、数码管的选择·13
第三章系统综述及总体电路图
1、系统综述·14
2、总体电路图·15
3、仿真结果·15
第四章结束语
收获与体会·16
鸣谢·17
附录
1、元件材料清单·17
2、部分元器件引脚图·17
参考文献··17
4位二进制加法器
课题名称与技术要求
课题名称:
四位二进制加法器设计
技术要求:
1)四位二进制加数与被加数输入
2)二位数码管显示
摘要
本设计通过八个数据开关将A4,A3,A2,A1和B4,B3,B2,B1信号作为加数和被加数输入四位二进制并行进位加法器相加,将输出信号S4,S3,S2,S1和向高位的进位C4通过译码器Ⅰ译码,再将输出的X4,X3,X2,X1和Y4,Y3,Y2,Y1各自分别通过一个 74248J译码器,最后分别通过数码管HVH实现二位显示。
本设计中译码器Ⅰ由三部分组成,包括一个2输入四与非门(74LS08D)、一个4位二进制全加器(74LS283N)和一个3输入或门(4075BD_5V)。信号S4,S3,S2,S1和向高位的进位C4输入译码器Ⅰ,将得到的两组4位BCD码输出,将这两组4位BCD码分别输入BCD-7段译码/升压输出驱动器(74248J),使电路的后续部分得以执行。
第一章系统概述
1、总体设计思想
设计思路:两个4位二进制数的输入可用八个数据开关实现,这两个二进制数经全加器求和后最多可以是5位二进制数。而本题要求用两位数码管分别显示求和结果的十进制十位和各位,因此需要两个译码器Ⅱ分别译码十位和个位。综上所述,需要设计一个译码器Ⅰ,能将求和得到的五位二进制数译成8位BCD码,其中4位表示这个5位二进制数对应十进制数的十位,另4位表示个位。而译码器Ⅱ有现成的芯片可选用,此处可选74LS248,故本课题设计重点就在译码器Ⅰ。
2、系统框图
3、工作原理
当输入4位二进制加数与被加数时,二进制加法器()开始工作,和数最多产生5位二进制数,将该和数输入译码器Ⅰ,得到8位BCD码。其中低4位表示这个5位二进制数对应十进制数的个位,高4位表示该5位二进制数对应十进制的十位。分别将这两个4位BCD码输入译码器Ⅱ(),由译码器Ⅱ进行译码,为数码管显示做好准备,并为数码管提供驱动。最终实现4位二进制数的加法,并将结果用二位数码管显示。
第二章单元电路设计及分析
1、加法器的选择
加法器有两种分别是串行进位加法器和超前进位加法器。串行进位加法器由全加器级联构成,高位的运算必须等到低位假发完成送来进位时才能进行。他虽然电路简单但是运算较慢,而且位数越多运行速度越慢T692就是这种。超进位加法器由逻辑电路根据输入信号同时形成各位向高位进位。使各位的进位直接由加数和被加数来决定,而不需要依赖低位进位,这就省去了进位信号逐级传送的时间,因为这个有点所以我们选取这种加法器!为使设计简单所以选取74LS283型加法器。
(1)半加器
所谓“半加”,就是只求本位的和,暂不管低位送来的进位数。
(2)全加器
当多位数相加时,半加器可用于最低位求和,并给出进位数。第二位的相加有两个待加数Ai 和Bi,还有一个来自前面低位送来的进位数Ci-1。这三个数相加,得出本位和数(全加和数)Si和进位数Ci。这种就是“全加”。表2就是全加器的逻辑状态表。
由表2
1)串行进位加法器
构成:把n位全加器串联起来,低位全加器的进位输出连接到相邻的高位全加器的进位输入。
优点:电路比较简单。
最大缺点:进位信号是由低位向高位逐级传递的,运算速度慢。{ SHAPE \*
MERGEFORMAT |
2)超前进位加法器
为了提高运算速度,必须设法减小或消除由于进位信号逐级传递所消耗的时间,于是制成了超前进位加法器。
优点:与串行进位加法器相比,尤其是在位数较多的情况下,超前进位加法器的延迟时间大大缩短了。
缺点:电路比较复杂。
以下是超前进位加法器的工作原理:设定四位输入数据为A4,A3,A2,A1和B4,B3,B2,B1以及进位输入C0,四位输出S4,S3,S2,S1和一位进位C4输出。
根据超前进位产生电路的形成条件可得出,只要满足以下两条件中的任一个,就可形成进位C1,(1)A1,B1均为1;(2)A1,B1任一一个为1,且进位C0为1。
由此可得:C1=A1B1+(A1+B1)C0
只要满足下述条件中的任一个即可形成C2,(1)A2,B2均为1;(2)A2,B2任一一个为1,且A1,B1均为1;(3)A2,B2任一一个为1,同时且A1,B1任意一个为1,且C0为1 由此可得:C2=A2B2+(A2+B2)A1B1+(A2+B2)(A1+B1)C0
同理可得到C3,C4的表达式:
C3=A3B3+(A3+B3)A2B2+(A3+B3)(A2+B2)A1B1+(A3+B3)(A2+B2)(A1+B1)C0
C4=A4B4+(A4+B4)A3B3+(A4+B4)(A3+B3)A2B2+(A4+B4)(A3+B3)(A2+B2)A1B1+(A4+B4)(A3+B3)( A2+B2)(A1+B1)C0
引入进位传递函数Pi和进位产生函数Gi.其定义如下:
Pi=Xi+Yi.