DDS信号发生器 实验报告
实验六 DDS信号发生器设计
实验五DDS信号发生器设计一．实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二．实验设备：1．电脑，quartus ii 集成开发环境2．GX_SOPC_EP3C10_EDK系统三．实验实训要求1．使用quartus ii 集成开发环境完成直接数字频率综合器DDS的设计2．利用GX_SOPC_EP3C10_EDK系统和电脑完成实验并观察波形四．实验原理：参考6.12节。
图6-72是根据图6-71的基本DDS原理框图作出的电路原理图的顶层设计，其中相位累加器的位宽是32。
图中共有六组元件模块和一些接口，说明如下：图6-72 DDS信号发生器顶层原理图(1) 32位加法器ADDER32。
由LPM_ADD_SUB宏模块构成。
设置了2级流水线结构，使其在时钟控制下有更高的运算速度和输入数据稳定性。
(2) 32位寄存器DFF32。
由LPM_FF宏模块担任。
ADDER32与DFF32构成一个32位相位累加器，其高8位A[31..24]作为波形数据ROM的地址。
(3) 正弦波形数据ROM。
正弦波形数据ROM模块sin_8X8的地址线和数据线位宽都是8位。
这就是说，其中的一个周期的正弦波数据有256个，每个数据有8位。
其输出可以接一个8位的高速DAC。
ROM中的MIF数据文件可用专用软件工具获得，这里不再深入探讨。
(4) 频率控制字输入B[20..17]由计数器CNT4B产生。
本来的频率控制字是32位的，但为了方便实验验证，把高于20和低于17的输入位预先设置成0或1。
频率控制字B[31..0]与由DAC[7..0]驱动的DAC 的正弦信号频率的关系，可以由公式CLK out f B f 322]0..31[ 算出。
其中f out 为DAC 输出的正弦波信号频率，f clk 是CLK 的时钟频率，直接输入是50MHz ，接入锁相环后可达到更高频率。
频率上限要看DAC 的速度。
如果接高速DAC ，如10位的5651，输出速度可达180MHz 。
基于DDS技术的交流信号发生器设计报告
基于DDS技术的的信号产生器设计报告目录摘要 (2)第一章、背景 (3)1.1题目要求 (3)1.2选题背景 (3)第二章、基本原理及元件 (4)2.1设计环境 (4)2.2 DDS原理 (4)2.3 AD9851芯片功能原理 (4)2.4 系统结构设计 (5)第三章、系统设计 (7)3.1单片机与AD9851的连接 (7)3.2 信号处理模块电路设计 (9)第四章、实验总结与心得体会 (15)附录：单片机代码 (16)摘要：本设计是根据直接数字频率合成(DDS) 原理，由AD9851为核心的DDS模块和单片机ADUC7026为核心的按键LCD显示控制模块、滤波模块等构成的DDS函数信号发生器，该系统可输出正弦波、方波、三角波和锯齿波，主要思路是由单片机控制芯片AD9851产生固定频率的正弦波，然后通过外部电路进行滤波和整波，分别得到相应频率的方波、三角波和锯齿波。
设计过程主要通过软件Multisim 11.0 设计与仿真。
关键词：信号发生器；直接数字频率合成；AD9851 芯片；ADUC7026 单片机第一章、背景一、题目及要求：1.计并实现一个由AD9850或AD9851为核心的DDS模块和单片机为核心的按键LCD显示控制模块、滤波模块等构成的DDS函数信号发生器。
基本功能： a、产生波形：正弦波、方波、三角波、锯齿波b、频率范围：正弦波为1Hz～10MHz，其它波形为1Hz～1MHzc、频率分辨率0.1Hzd、幅度范围：20mVp-p～10Vp-p；e、可测试外部输入信号的频率。
频率测量范围：1 Hz～100 MHz；输入信号幅度：100mVp-p～10Vp-p扩展功能： a、方波可实现波形占空比可调b、可实现其它更多波形；用户自定义波形的输入与产生c、可实现波形的定频、扫频、2PSK、ASK和FSK等d、提高所设计实现的波形发生器与频率计的量程与精度e、其他功能与性能。
2.用C51语言对设计进行描述，并下载到实验板上调试成功。
DDS信号发生器实验报告
DDS信号发生器一、实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
二、实验原理实验原理参考教材6.4节和6.11节相关内容。
三、实验内容1、实验原理参考教材6.4节相关内容。
根据6.4.2节和例6-10，在Quartus II上完成简易正弦信号发生器设计，进行编辑、编译、综合、适配、仿真；2、使用SignalTap II测试；3、硬件测试：进行引脚锁定及硬件测试。
信号输出的D/A使用DAC0832，注意其转换速率是1μs。
下载到实验系统上，接上D/A模块，用示波器测试输出波形；4、按照教材图6-72完成DDS信号发生器设计，进行编辑、编译、综合、适配、仿真，引脚锁定及硬件测试。
5、建立.mif格式文件。
四、实验步骤1、建立.mif文件：（1）设定全局参数：（2）设定波形：(3)文件保存：2、新建工程：3、LPM—ROM定制：（1）（2）(3)(4)(5)(6)(7)sinrom源程序：module SIN_CNT(RST,CLK,EN,Q,AR); output [7:0] Q;input [6:0] AR;input EN,CLK,RST;wire [6:0] TMP;reg[6:0] Q1;reg[7:0] F;reg C;always @(posedge CLK)if(F<AR) F<=F+1;elsebeginF=8'b00;C=~C;endalways @(posedge CLK or negedge RST)if(!RST) Q1<=7'b0000000;else if(EN) Q1<=Q1+1;else Q1<=Q1;assign TMP=Q1;sinrom IC1(.address(TMP),.clock(CLK),.q(Q)); endmodule4、锁相环：5、顶层文件：6、SignalTap II的使用7、锁定引脚8、下载。
DDS信号发生器实验报告含原理图PCB和代码
电子信息技术综合实训报告格式竞赛题名称：《DDS信号发生器的设计》队员名称：评阅人签名：2012年9月15日1、设计思路描述：本设计是一个以AT89C51单片机为核心基于DAC0832芯片的DDS信号发生器。
信号发生器采用数字波形合成技术,通过硬件电路和软件程序相结合,可输出正弦波和三角波，波形的转换可通过软件控制。
本设计通过按键选择波形，经过AT89C51单片机将数据输出到DAC0832，由数字信号转变为模拟信号，再通过运放器稳定地输出到示波器上。
原理框图如下：2、硬件电路图：DAC0832是采样频率为八位的D/A转换器件,芯片内有两级输入寄存器，使DAC0832具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
D/A转换结果采用电流形式输出。
要是需要相应的模拟信号，可通过一个高输入阻抗的线性运算放大器实现这个供功能。
运放的反馈电阻可通过RFB端引用片内固有电阻，还可以外接。
该片逻辑输入满足TTL电压电平范围，可直接与TTL电路或微机电路相接。
下面是DAC0832引脚图和内部结构电路图DAC0832引脚功能说明：DI0~DI7：数据输入线，TLL电平。
ILE：数据锁存允许控制信号输入线，高电平有效。
CS：片选信号输入线，低电平有效。
WR1：为输入寄存器的写选通信号。
XFER：数据传送控制信号输入线，低电平有效。
WR2：为DAC寄存器写选通输入线。
Iout1:电流输出线。
当输入全为1时Iout1最大。
Iout2: 电流输出线。
其值与Iout1之和为一常数。
Rfb:反馈信号输入线,芯片内部有反馈电阻。
Vcc:电源输入线 (+5v~+15v)Vref:基准电压输入线 (-10v~+10v)AGND:模拟地,摸拟信号和基准电源的参考地。
DGND:数字地,两种地线在基准电源处共地比较好。
主控电路及数模转换电路分别如下：主控电路数模转换电路3软件流程图：4测试方法描述：运用proteus软件设计好电路图，将程序代码编译好以后载入proteus中的AT89C51芯片进行仿真。
基于DDS的信号发生器的实验报告
基于DDS的信号发生器
吴小川刘源源孔梅梅
2010年8月
摘要：本系统基于DDS信号源的原理，以单片机89C51为控制核心，采用DDFS （直接频率数字频率合成）技术，利用FPGA芯片EP1C6Q240合成大部分的电路，通过LCD的显示来实现波形、频率、幅度的控制输入，利用双口RAM进行数据的存储，双D/A的方法来实现频率的稳幅输出，再通过低通滤波器实现频率由1Hz~500KHz，幅度由0~5V的稳定输出的信号源。
关键字：DDS，单片机，FPGA，双口RAM，双D/A。
目录
总体框图
幅度控制、双D/A设计
双D/A转换是实现幅度可调和任意波形输出的关键，第一级D/A的输出作为第二级D/A转换的参考电压，以此来控制信号发生器的输出电压。
D/A转换器的电流建立时间将直接影响到输出最高频率。
本系统采用的是DAC800，电流建立时间为100ns，在最高频率点，一个周期输出32点，因此极限频率大概是。
DDS信号发生器报告
目录第1节引言 (2)1.1 信号发生器概述 (2)1.2 本设计任务和主要内容 (2)第2节系统主要硬件电路设计 (3)2.1 总体设计方案与比较 (3)2.2 单片机控制系统原理 (4)2.3 单片机主机系统电路 (5)2.3.1电源模块 (5)2.3.2按键模块 .................................................................. 错误！未定义书签。
2.3.3 D/A转换模块 (7)2.4 LCD液晶显示电路 (8)2.4.1 ST7920 LCD组成原理 (9)2.4.2 ST7920的应用 (10)2.5 DDS信号发生电路 (12)2.5.1 DDS的性能特点 (12)2.5.2 DDS的应用 (13)2.6 模拟乘法器MC1595 (16)第3节系统的软件设计 (19)3.1 软件设计概况 (19)3.2 主程序流程图 (19)3.2 事务处理任务流程图 (20)3.3 数据处理原理 (20)3.4 系统主程序设计 (21)3.4.1 LCD发送及接收部分 .............................................. 错误！未定义书签。
3.4.2 AD9850发送部分 .................................................... 错误！未定义书签。
3.4.3 D/A5615发送部分 .................................................. 错误！未定义书签。
第4节结束语 .. (26)参考文献 (27)基于DDS技术的信号发生器第1节引言信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。
本设计分五个模块：单片机控制及显示模块、数模（D/A）转换模块、波形产生模块、输出显示模块、电源模块。
DDS波形发生器设计实验报告1
DDS 信号发生器设计一、设计要求利用FPGA+DAC,设计一个DDS 信号发生器。
1） 分辨率优于1Hz ；2） ROM 表长度8位、位宽10位；3） 输出频率优于100kHz （每周期大于50个点）； 4） 显示信号频率/频率控制字（可切换）； 5） 直接输入频率控制字或输出频率。
二、DDS 设计原理相位累加器DDS 基本结构框图DDS 系统的核心是相位累加器，它由一个加法器和一个相位寄存器组成；每来一个时钟，相位寄存器以步长增加，相位寄存器的输出与频率控制字（M ）相加，然后输入到正弦查询表地址上。
正弦查询表包含一个周期正弦波的数字幅度信息，每个地址对应正弦波中00~360范围的一个相位点。
查询表把输入的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC ，输出模拟量。
三、DDS 参数计算相位寄存器每经过N2/M 个C f 时钟后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS 系统输出一个正弦波。
1）输出正弦波周期02NC T T M= （1）2）输出正弦波频率2cout Nf f M =∙（2） 3）M 与输出out f 和C f 之间的关系(2)N out c M f f =⨯ 021N M <≤- （3）4）DDS 的最小分辨率通常用频率增量来表示频率合成器的分辨率2c out N f f M =∙m i n m i n 2cNf f f ∆==（4）根据以上公式，给定输入时钟频率10MHz ，相位累加器位宽24位时，计算得到输入频率控制字位宽为20位时可满足设计要求，最小分辨率为0.6Hz 。
四、VHDL 程序变量说明：clk ，输入时钟，10MHz ；count ，控制输入频率控制字； rset ，系统复位；en ，频率控制字输入；sselect ，频率控制字/频率切换显示； ctwo ，数码管双行显示； 顶层设计实体图一 DDS 信号发生器顶层设计原理图控制频率控制字外部输入VHDLlibrary ieee;use ieee.std_logic_1164.all; entity M_creat isport(count,rset,en:in std_logic;M_out:out std_logic_vector(19 downto 0); M_F:out std_logic_vector(7 downto 0)); end entity M_creat;architecture behv of M_creat is component counter5 is port(count:in std_logic;dout:out std_logic_vector(4 downto 0)); end component; component counter4 isport(rst,en,count:in std_logic;qout:out std_logic_vector(3 downto 0));end component;signal ccount:std_logic_vector(4 downto 0);beginM_F<="00111011";u1:counter5 port map(count,ccount);u2:counter4 port map(rset,ccount(0),en,M_out(3 downto 0));u3:counter4 port map(rset,ccount(1),en,M_out(7 downto 4));u4:counter4 port map(rset,ccount(2),en,M_out(11 downto 8));u5:counter4 port map(rset,ccount(3),en,M_out(15 downto 12));u6:counter4 port map(rset,ccount(4),en,M_out(19 downto 16)); end architecture behv;相位累加器VHDLlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity add isport(clk,rset:in std_logic;fcontrol:in std_logic_vector(19 downto 0);addressout:out std_logic_vector(7 downto 0));end entity add;architecture behav of add issignal a:std_logic_vector(23 downto 0);beginprocess(fcontrol,a,clk,rset)beginif(rset='1')then a<=(others=>'0');elsif(clk'event and clk='1')then a<=a+fcontrol;else null;end if;addressout<=a(23 downto 16);end process;end architecture behav;输出显示VHDLlibrary ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity disply isport(clk,sselect,ctwo:in std_logic;MIN:in std_logic_vector(19 downto 0);MIN1:in std_logic_vector(27 downto 0);disout:out std_logic_vector(19 downto 0));end entity disply;architecture behv of disply issignal temp2:std_logic_vector(39 downto 0);begins0:process(clk,MIN,sselect)beginif(clk'event and clk='1')thenif(sselect='1')thentemp2(39 downto 0)<="111000000000"&MIN1;---E00elsetemp2(39 downto 0)<="10110000000000000000"&MIN;end if;end if;end process s0;s2:process(clk,temp2,ctwo)beginif(clk'event and clk='1')thenif(ctwo='0')thendisout<=temp2(39 downto 20);--disply first arowelsif(ctwo='1')thendisout<=temp2(19 downto 0);--disply seconde arowelse null;end if;end if;end process s2;end architecture behv;还要用到的ROM表和乘法器采用Quartus 的宏模块来设计，VHDL程序代码这里就不写出来了。
基于DDS技术的信号发生器.
现代电子学实验报告实验题目：基于DDS技术的信号发生器姓名：陈思年级： 2010级电子信息科学与技术指导教师：马莉完成日期： 2013.10.10原创性声明本人声明本实验报告涉及的电路图、程序代码均为自己设计，没有抄袭他人的成果。
特此声明！声明人：摘要 (1)1. 实验目的 (2)2. 实验原理及内容 (2)2.1 实验的总体结构 (2)2.2 实验的理论基础和原理 (3)3. 实验内容 (4)4. 实验设计与测试 (5)4.1 频率控制模块 (5)4.2 按键选择模块 (7)4.3 正弦波信号产生模块 (8)4.4 总体测试 (13)5. 实验结论与测试 ...........................................................................................................14参考文献 ............................................................................................................................15摘要函数信号发生器简介在频率合成(Fs，Frequency Synthesis)领域中，直接数字合成(Direct Digital Synthesis—DDS)是近年来新的FS技术。
单片集成的DDS产品是一种可代替锁相环的快速频率合成器件。
因其精度高、变换频率快、输出波形失真小成为优先选用技术。
具体体现在频带宽、频率转换时间短、频率分辨率高、输出相位连续、可产生宽带正交信号及其他多种调制信号、可编程和全数字化、控制灵活方便等方面，并具有极高的性价比。
DDS以稳定度高的参考时钟为参考源，通过精密的相位累加器和数字信号处理，通过高速D／A变换器产生所需的数字波形(通常是正弦波形)，这个数字波形经过一个模拟滤波器后，得到最终的模拟信号波形。
基于DDS的信号发生器
图11 频偏10KHz的FM波形
实验结果与分析
该信号源能产生100Hz～20MHz的正弦波、方波，频率可通过 键盘任意输入而且可在LCD上 显示频率值从而验证产生波形的正确 性。测试数据如表1所示：
表1 测试数据表
通过上表计算可得频率误差为：±1Hz，由此可见利用DDS技 术设计实现的程控信号源可以 产生所需要的信号波形，并且具有精确的频率。
参考文献
[1]冉兴萍,高阳. 基于DDS的程控信号源的设计[J]. 电子世界,2016,18:122-123. [2]产新忠,郁略,杨静等.基于9850的可编程信号发生器的设计[J]. 计算机测量与 控制,2006,14(9):1272-1274. [3]任艳玲.基于AD9850的多功能信号源设计[J].电子科技,2015,28(6): 179-182. [4]林万荣.基于AD9850的DDS信号发生器系统设计与实现[J].中国有线电视, 2015(11):1286-1290. [5]宋蕊. 基于DDS的任意波形信号发生器[D].河北工程大学,2012. [6]张志运. 一种简易数字波形存储器的实现[J]. 国外电子元器件,2003,07:7-9.
总体方案设计
系统结构框架
图3 系统结构框图
系统组成框图如图3所示，本系统的设计是基于直接数字频 率合成技术，采用52系列单片机 控制DDS芯片AD9850，通过键盘 模块作为输入设备改变AD9850的频率控制字以产生频率 可调的信 号；同时利用LCD液晶模块作为输出设备显示输入信号的频率从而 验证输出结果 的正确性。
锁相环路法，可产生频率较高的信号、频率在一定范围内可调。但是锁相环是一个 惰性环节，锁定时间影响频率转换时间，输出频率间隔与转换速率之间相互制约。
DDS信号发生器实验报告含原理图PCB和代码
电子信息技术综合实训报告格式竞赛题名称：《DDS信号发生器的设计》队员名称：评阅人签名：2012年9月15日1、设计思路描述：本设计是一个以AT89C51单片机为核心基于DAC0832芯片的DDS信号发生器。
信号发生器采用数字波形合成技术,通过硬件电路和软件程序相结合,可输出正弦波和三角波，波形的转换可通过软件控制。
本设计通过按键选择波形，经过AT89C51单片机将数据输出到DAC0832，由数字信号转变为模拟信号，再通过运放器稳定地输出到示波器上。
原理框图如下：2、硬件电路图：DAC0832是采样频率为八位的D/A转换器件,芯片内有两级输入寄存器，使DAC0832具备双缓冲、单缓冲和直通三种输入方式，以便适于各种电路的需要(如要求多路D/A异步输入、同步转换等)。
D/A转换结果采用电流形式输出。
要是需要相应的模拟信号，可通过一个高输入阻抗的线性运算放大器实现这个供功能。
运放的反馈电阻可通过RFB端引用片内固有电阻，还可以外接。
该片逻辑输入满足TTL电压电平范围，可直接与TTL电路或微机电路相接。
下面是DAC0832引脚图和内部结构电路图DAC0832引脚功能说明：DI0~DI7：数据输入线，TLL电平。
ILE：数据锁存允许控制信号输入线，高电平有效。
CS：片选信号输入线，低电平有效。
WR1：为输入寄存器的写选通信号。
XFER：数据传送控制信号输入线，低电平有效。
WR2：为DAC寄存器写选通输入线。
Iout1:电流输出线。
当输入全为1时Iout1最大。
Iout2: 电流输出线。
其值与Iout1之和为一常数。
Rfb:反馈信号输入线,芯片内部有反馈电阻。
Vcc:电源输入线(+5v~+15v)Vref:基准电压输入线(-10v~+10v)AGND:模拟地,摸拟信号和基准电源的参考地。
DGND:数字地,两种地线在基准电源处共地比较好。
主控电路及数模转换电路分别如下：主控电路数模转换电路3软件流程图：4测试方法描述：运用proteus软件设计好电路图，将程序代码编译好以后载入proteus中的AT89C51芯片进行仿真。
实验五 DDS信号发生器设计
实验五DDS信号发生器的设计(1) 实验目的：学习利用EDA技术和FPGA实现直接数字频率综合器DDS的设计。
(2) 实验原理：直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。
其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。
f SIN = M（f clk/2n）DDS基本结构相位累加器位宽和采样点关系【例11-12】LIBRARY ieee; --波形数据ROMUSE ieee.std_logic_1164.all;LIBRARY altera_mf;USE altera_mf.altera_mf_components.all;ENTITY data_rom ISPORT( address : IN STD_LOGIC_VECTOR (9 DOWNTO 0);inclock : IN STD_LOGIC ;q : OUT STD_LOGIC_VECTOR (7 DOWNTO 0) );END data_rom;. . .init_file => "./data/ rom_data.mif ", --波形数据初始化文件路径lpm_hint => "ENABLE_RUNTIME_MOD=YES, INSTANCE_NAME=rom2",. . .END;【例11-13】LIBRARY IEEE; --32位加法器模块USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY ADDER32B ISPORT ( A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END ADDER32B;ARCHITECTURE behav OF ADDER32B ISBEGINS <= A + B;END behav;【例11-14】--32位寄存器模块LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY REG32B ISPORT ( Load : IN STD_LOGIC;DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );END REG32B;ARCHITECTURE behav OF REG32B ISBEGINPROCESS(Load, DIN)BEGINIF Load'EVENT AND Load = '1' THEN -- 时钟到来时，锁存输入数据DOUT <= DIN;END IF;END PROCESS;END behav;【例11-15】rom_data.mif 10位正弦波数据文件，读者可用MATLAB/DSP Builder 生成 WIDTH=10;DEPTH=1024;ADDRESS_RADIX=DEC;DATA_RADIX=DEC;CONTENT BEGIN0 : 513; 1 : 515; 2 : 518; 3 : 521; 4 : 524; 5 : 527; 6 : 530; 7 : 533; 8 : 537; 9 : 540; 10 : 543; 11 : 546; 13 : 549; 13 : 552; 14 : 555;. . . . . .（略去部分数据）1018 : 493; 1019 : 496; 1020 : 499; 1021 : 502; 1022 : 505; 1023 : 508; END;(3) 实验内容1：详细述叙DDS 的工作原理，依据例11-12至例11-15完成仿真，并由仿真结果进一步说明DDS 的原理。
DDS信号发生器的使用实验
《信号与系统》实验报告4.1 DDS信号发生器的使用实验一、实验目的学会用DDS信号发生器产生所需要的信号波形，并能熟练地用示波器观察波形，为后续实验课打下基础。
二、实验内容用示波器观察DDS信号发生器产生的不同频率的正弦波、方波、三角波、锯齿波、阶梯波、正弦半波等7种波形。
三、实验器材信号与系统试验箱、双踪示波器各一台，专用连接导线多根。
四、实验原理将所需要产生的各种波形经过采样、量化后写入可檫除的读/写存储器中，构成波形查询表；不同波形的数据，在存储器中的地址不同，读出时用拨码开关变换高位地址，即可读取不同的波形；改变读取的速度，即可改变输出波形的频率；从存储器中输出的是数字信号，经D/A转换器后转换成模拟信号输出。
五、实验结果SEC 0.2ms 频率1KHZ SEC 0.2ms 频率2KHZSEC 0.1ms 频率4KHZ SEC 50us 频率8KHZSEC 20us 频率16KHZ 正弦波频率1KHZ锯齿波频率1KHZ 方波频率1KHZ阶梯波1KHZ 三角波1KHZ三角波频率1KHZ 正弦半波频率1KHZ六、心得体会1. 本次实验在实验误差允许的范围内，符合要求。
通过示波器和信号发生器进行对常见信号的观察，我首先了解和熟悉了示波器和信号发生器的常用使用，通过示波器发测量功能可以读出波形的基本参数。
其次了解怎样去产生一些在以后的实验中常见的信号波形，为下面几次实验打下基础。
4.4 数字频率的使用实验一、实验目的掌握试验箱中数字频率计的使用方法，了解数字频率计的性能特点。
二、实验内容用频率计测量DDS信号发生器产生的各种信号的频率，测出频率范围，同样地测量信号源产生的各种信号的频率和频率范围，选择一、二个典型信号，同时用示波器测量其频率，并且频率计的测量结果相比较，得出结论。
三、实验器材信号与系统试验箱、双踪示波器各一台，专用连接导线多根。
本实验使用实验想中的频率计、DDS信号发生器、信号源等3个单元。
EDA(FPGA)DDS信号发生器课程设计实验报告
《电子系统实验报告》课程设计总结报告题目：DDS信号发生器设计人员：学号：同组人员：班级：指导老师：日期：2010.06.12DDS信号发生器一主要功能要求：本课程系统DDS信号发生器设计我们组利用FPGA生成DDS函数信号发生器内核和利用89S52单片机最小系统实现频率字输出和波形选择。
DDS模块与单片机的通信采用SPI串口协议。
系统的16位频率字输出采用单片机的SPI串口协议输出，在DDS模块内部采用16位移位寄存器和16位锁存器进行串行数据到并行数据的转换。
从而实现单片机到DDS模块的通信。
DDS模块由频率累加器、相位累加器、波形查找表、D/A模块组成。
且系统时钟频率工作于75MHZ。
频率和相位累加器采用32位累加器。
波形查找表由三个ROM表组成，分别存储正弦波、方波、三角波的量化数据。
再用一个三选一选择器作为波形输出的控制器件，控制信号由单片机输出。
二进制振幅键控的数字基带信号由VHDL语言生成M序列的二进制信号。
正弦波信号由正弦波表输出。
二者再进过一个乘法器，再到D/A模块。
由此完成2ASK模块的设计。
二进制振幅键控的数字基带信号由VHDL语言生成M序列的二进制信号。
进过二选一模块选择移位全零或者全一，查ROM表，选择移位180度或者0度，再到D/A。
由此完成2PSK模块设计。
（注：正弦波进行1024次量化采用公式512+511*sin（6.18/1024*k）------k值为1到1024对方波进行1024次量化采用前512位量化数值全为1023 后512位量化数值全为0三角波进行1024次量化采用1.3.5.7…..1023.1021.1019………7.5.3.1的方式进行量化）二整体设计框图及整机概述三系统实现的功能（1）可显示信号发生器输出波形与频率。
（2）正弦波、方波、三角波输出频率范围为35HZ ~ 1.17MHZ。
（3）具有频率设置功能。
（4）输出信号频率稳定度优于0.1。
实验1DDS信号源实验报告
实验1DDS信号源实验报告一、实验目的1. 了解DDS（Direct Digital Synthesis）技术的原理和基本功能。
2.掌握DDS信号源的使用方法。
3.学会通过DDS信号源产生不同频率的正弦波信号。
二、实验原理DDS技术是一种通过数字方式直接产生信号的技术，它可以根据输入的参考信号和相位累加器的频率控制字，生成任意频率的正弦波信号。
DDS信号源的主要组成部分包括相位累加器、频率控制字、查找表和数字控制逻辑。
1.相位累加器：通过不断累加相位控制字产生相位累加值，控制波形的频率。
2.频率控制字：根据所需的频率值，将其转换为相位控制字并输入给相位累加器。
3.查找表：根据相位累加器的输出值，查找并输出对应的正弦波数据。
4.数字控制逻辑：实现DDS信号源的控制和配置功能。
三、实验器材及仪器1.定频信号发生器。
2.DDS信号源。
3.示波器。
4.双踪示波器。
四、实验步骤1.将定频信号发生器的输出连接到DDS信号源的外部参考时钟输入端。
2.将DDS信号源的输出连接到示波器的输入端。
3.打开定频信号发生器和DDS信号源，并设置其输出频率。
4.调整示波器的时间基准和电压基准，观察并记录示波器上显示的信号波形。
五、实验结果与分析根据所设置的频率值和相位控制字，DDS信号源可以产生相应频率的正弦波信号。
通过示波器可以观察到生成的信号波形。
实验中可以设置不同的频率值，观察其对应的正弦波信号。
当频率较低时，示波器上显示的波形周期较长，波峰和波谷的间距较大；而当频率较高时，示波器上显示的波形周期较短，波峰和波谷的间距较小。
通过不断调整频率值，可以观察到正弦波信号的频率变化规律。
六、实验总结通过本次实验，我对DDS信号源的原理和基本功能有了更深入的了解，掌握了DDS信号源的使用方法，并学会了通过DDS信号源产生不同频率的正弦波信号。
实验中，我们通过连接定频信号发生器和示波器，设置不同的频率值，观察到了相应频率的正弦波信号，并对信号波形进行了分析和观察。
DDS函数信号发生器的设计
DDS函数信号发生器的设计第一篇：DDS函数信号发生器的设计DDS函数信号发生器的设计、仿真及下载一、实验设计① 利用DDS（Direct DIgital Frequency Synthesis，即直接数字频率合成）技术产生稳定的正弦波，三角波和方波输出，输出频率为10~1000kHz且频率可调，步进为10Hz，1kHz，10kHz，100kHz。
② 用VerilogHDL进行建模和模拟仿真，再利用FPGA进行实现D/A转换。
③ 下载到DE0板上利用VGA端口的一个四位孔进行A/D转换显示在示波器上。
二、实验原理一个直接数字频率合成器由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
DDS的原理框图如下所示：图 1 直接数字频率合成器原理图其中K为频率控制字，fc为时钟频率，N为相位累加器的字长，D为ROM数据位及D/A转换器的字长。
相位累加器在时钟 fc的控制下以步长K作为累加，输出N位二进制码作为波形ROM的地址，对波形ROM进行寻址，波形ROM输出的幅码S（n）经D/A转换器变成梯形波S（t）,再经低通滤波器平滑后就可以得到合成的信号波形了。
合成的信号波形形状取决于波形ROM中存放的幅码，因此用DDS可以产生任意波形。
【来自百度】本设计中直接利用DE0开发板通过D/A转换得到输出波形，省略了低通滤波器这一环节。
DDS工作流程示意图：DDS的具体实现框图：三、实验内容：1、相位累加器和数据锁存器的设计本设计采用模24的二进制累加器和寄存器，其中累加器和寄存器在一个模块中，只取锁存数据的高十位作为查表的地址值。
//地址计数器模块；module counter(clk,fre_word,address);input clk;//声明系统时钟为clkinput [23:0] fre_word;//声明24为频率控制字output reg [9:0] address;reg [23:0] phaseadder;always @(posedge clk)beginphaseadder=phaseadder+fre_word;address=phaseadder[23 :14];//地址取输出锁存后十位（对应波形为一个周期取1024点）end endmodule2、波形存储器设计本设计要求DDS系统能输出方波、三角波及正弦波三种波形。
DDS正弦信号发生器设计报告
基于DDS的正弦信号发生器设计报告院系：电子工程系专业：电子信息工程班级：姓名：1. DDS信号发生器原理对于正弦信号发生器，它的输出可以用下式来描述：其中，S out是指该信号发生器的输出信号波形，f out只输出信号对应的频率。
上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk进行抽样，令正弦信号的的相位θ为在一个clk周期Ｔclk，相位θ的变化量为其中f clk指clk的频率对于2π可以理解为“满”相位，为了对Δθ进行数字量化，把2π切割成2N，用词每个clk周期的相位增量Δθ用量化值BΔθ来描述：BΔθ=（Δθ·2N）/2π，且BΔθ为整数与上式联立可得：显然，信号发生器可以描述其中θk-1指前一个clk周期的相位值，同样得出由以上推倒可以得出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的香味增量量化值BΔθ决定了信号的输出频率f out并呈现简单的线性关系。
直接数字合成器DDS就是根据以上原理而设计的数控频率合成器，下图为其基本DDS 结构，主要有相位累加器、相位调制器、正弦ROM查找表构成图中的相位累加器、相位调制器、正弦ROM查找表是DDS结构中的数字部分，图 12. 基于DDS的正弦信号发生器设计实现根据设计原理框图分别设计出加法器、寄存器、正弦波ROM。
2.1.1. 32位加法器ADDER32设计在原理图文件文件下在空白处双击，单击“MegaWizard Plug-In Manager”选择第一项图 2选择器件为cyclone，语言方式为VerilogHDL。
在算数项Arithmetic中选择计数器LPM_ADD_SUB.存于所建工程文件夹下命名为ADDER32.单击NEXT,进入以后对话框后选择32位加法器工作模式选择有一位加法进位输出，选择有符号加法方式，选择2级流水线工作模式 ,此时该加法器变为有时序电路的模块，最后至finish按钮，编辑完成。
DDS 实验报告
电子线路硬件课程设计实验报告课题：DDS信号发生器设计班级：电信0802作者：丁高强学号：U200812809指导老师：罗杰课设评价：课设成绩：一.实验目的1.通过本课程的训练，较系统地完成电子系统设计过程的方案论证、电路设计、电路实现、装配调试、系统测试等各个环节，加深对模拟电路、数字电路、微机原理等相关课程的理论知识的分析理解和综合应用，从而掌握工程设计的基本方法和一般规律。
2.充分发挥学生的自我能动性和创造力，引导学生由原理分析向工程设计过渡；3.进一步熟悉用集成器件实现电路与系统的方法。
4.培养撰写综合实验报告的能力。
二.实验原理DDS的基本原理是利用采样定理，通过查表法产生波形。
DDS 的结构有很多种，其基本的电路原理可用下图来表示。
相位累加器由N位加法器与N位累加寄存器级联构成。
每来一个时钟脉冲fc，加法器将频率控制字与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。
累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。
这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。
由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器的溢出频率就是DDS输出的信号频率。
用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。
波形存储器的输出送到Ｄ／Ａ转换器，Ｄ／Ａ转换器将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号。
低通滤波器用于滤除不需要的取样分量，以便输出频谱纯净的信号波形。
DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
DDS信号发生器的使用实验
《信号与系统》实验报告4.1 DDS信号发生器的使用实验一、实验目的学会用DDS信号发生器产生所需要的信号波形，并能熟练地用示波器观察波形，为后续实验课打下基础。
二、实验内容用示波器观察DDS信号发生器产生的不同频率的正弦波、方波、三角波、锯齿波、阶梯波、正弦半波等7种波形。
三、实验器材信号与系统试验箱、双踪示波器各一台，专用连接导线多根。
四、实验原理将所需要产生的各种波形经过采样、量化后写入可檫除的读/写存储器中，构成波形查询表；不同波形的数据，在存储器中的地址不同，读出时用拨码开关变换高位地址，即可读取不同的波形；改变读取的速度，即可改变输出波形的频率；从存储器中输出的是数字信号，经D/A转换器后转换成模拟信号输出。
五、实验结果SEC 0.2ms 频率1KHZ SEC 0.2ms 频率2KHZSEC 0.1ms 频率4KHZ SEC 50us 频率8KHZSEC 20us 频率16KHZ 正弦波频率1KHZ锯齿波频率1KHZ 方波频率1KHZ阶梯波1KHZ 三角波1KHZ三角波频率1KHZ 正弦半波频率1KHZ六、心得体会1. 本次实验在实验误差允许的范围内，符合要求。
通过示波器和信号发生器进行对常见信号的观察，我首先了解和熟悉了示波器和信号发生器的常用使用，通过示波器发测量功能可以读出波形的基本参数。
其次了解怎样去产生一些在以后的实验中常见的信号波形，为下面几次实验打下基础。
4.4 数字频率的使用实验一、实验目的掌握试验箱中数字频率计的使用方法，了解数字频率计的性能特点。
二、实验内容用频率计测量DDS信号发生器产生的各种信号的频率，测出频率范围，同样地测量信号源产生的各种信号的频率和频率范围，选择一、二个典型信号，同时用示波器测量其频率，并且频率计的测量结果相比较，得出结论。
三、实验器材信号与系统试验箱、双踪示波器各一台，专用连接导线多根。
本实验使用实验想中的频率计、DDS信号发生器、信号源等3个单元。
实验二 DDS波形发生器设计实验报告
实验二 DDS波形发生器设计实验报告一．实验任务及要求任务：利用FPGA+DAC，设计一个DDS信号发生器。
要求：（1）分辨率优于1Hz（2）ROM表长度8位、位宽10位（3）输出频率优于100kHz（每周期大于50个点）（4）显示信号频率/频率控制字二．实验设计方案用CPLD,FPGA实现DDS波形发生器设计⑴用QuartusII的原理图输入来完成系统的顶层设计。
⑵相位累加器调用用HDL编写。
⑶波形存储器通过调用lpm_rom元件实现，其LPM_FILE的值*.mif是一个存放波形幅值的文件。
⑷频率－频率控制字之间的转换，可用乘、除法模块（LPM）设计以及用VHDL语言编写。
其具体实现方案如下原理图输出频率：(1) 通过时钟频率, 改变输出波形的频率(2) 改变寻址的步长来改变输出信号的频率—DDS设：相位累加器为N位, Sin表的大小为2P，累加器的高P位用于寻址Sin表.时钟频率为f C,若累加器按步进为M地累加直至溢出，称M为频率控制字。
三．系统硬件设计1）DDS参数计算①相位寄存器每经过2N/M个时钟fc后回到初始状态，相应地正弦查询表经过一个循环回到初始位置，整个DDS系统输出一个正弦波。
则输出正弦波周期 To=Tc*2n／M即输出正弦波频率 f out=M×fc/2n②要求分辨率优于1Hz 则fc/2n<1③输出频率优于100kHz（每周期大于50个点）则f out=M×fc/2n >100KH2n/M>50由②、③可得输入频率fc>5MHZ,在实验中我们设脉冲频率为10MHZ。
2）在实验中采用24位相位累加器（即n=24），用VHDL创建功能模块。
原理：通过频率控制字控制相位累加，直至溢出，取其高8位作为查询sin表的地址，从而控制输出的波形。
3）频率控制字M的设置，用VHDL创建功能模块aa设置a1,a2,a3三个输入端，其不同的输入组合对应控制频率控制字M的各个位，确定控制位后，通过输入单脉冲控制其大小，直到输入所需控制字，同时设置了复位端rst1。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
H a r b i n I n s t i t u t e o f T e c h n o l o g y
EDA技术高级应用
实验报告
姓名：禾小鬼
同组人：
学号：16S
班级：信息2班
指导教师：xxx
院系：电信学院
实验一函数信号发生器
一、实验内容
实验内容包括下面两个方面
1.熟悉quartus ii开发环境
第一次接触quartus ii开发环境，首先可以通过新建一个工程熟悉quartus ii的各种基本操作。
需要学习的包括以下几个方面：选器件，采用原理图方法画一个电路图实现某种功能，并对这个功能进行行为仿真以验证功能上的正确性。
2.设计一个函数信号发生器
在开始之前，首先要明确设计目的，我们的想要用电路图方法实现设计一个“函数信号发生器”。
然后，可以先根据自己的思路想好一个电路图的设计方案，再开始实验。
二实验结果
1.第一步：建立一个新的工程
新建工程的过程中，最重要的是设置器件，不同的器件的设计之间并不兼容。
会有一个综合的信息框，注明了我所做的设置，看看没问题就可以了。
然后新建一个原理图文件schematic，作为顶层文件，将顶层文件命名为DDS在上面进行画图。
2.第二步：画电路图
本次实验采用软件自带的器件库MegaWizard Plug-in Manager中的器件。
自定义3个ROM，并将ROM表中存储事先准备好的三种波形的数据文件，波形数据文件由matlab产生，ROM中存储8bit-32words的数据，包括一个时钟输入，一个5位地址输入和一个7位输出；还需要一个5位计数器，用以输出读取ROM 的地址；一个时钟控制整个电路工作；
我画的电路图，如图1所示。
其原理为：三个ROM表存储三种波形数据，整个电路通过时钟控制，时钟每翻转一次，计数器加一，产生一个地址，输入到
ROM，读取ROM表中的数据，直到将ROM表中的数据读取完，计数器清零，继续从头读取ROM表中的数据，这样输出的结果就是一个周期的波形信号。
三个波形的产生原理相同，唯一不同就是ROM中存储的数据，根据波形的不同而不同。
图1 电路图设计方案
3.行为仿真验证
在电路图链接无误后，开始行为仿真，新建仿真文件，由于我使用的是quartus ii 9.1，软件自带仿真功能，不用利用第三方软件按。
首先将引脚引入，然后设置各个输入引脚的输入状态时钟，包括时钟和复位，最后设置仿真长度。
我设置时钟1M，仿真长度100us。
仿真结果如图2所示。
计数器每计32个数清零，三个ROM表中的数据被周期性正确读取。
图2 功能仿真结果
4.行为仿真结果分析
如图2所示仿真结果，可以看出，每一次的时钟上升沿到来，产生一个地址，随后ROM表输入，设置ROM中仅仅存32words是为了方便观察行为仿真结果，从图中看到，结果数据呈周期性，输出的数据就是ROM存储的数据，并按照地址顺序输出的。
行为结果正确，仿真完毕。
三实验结果讨论分析
在第二部分，在展示结果的同时，也对实现过程中详细的细节和需要注意的地方进行了说明，同时对结果进行了详细的分析，下面对结果进行总结，如下：本实验正确的完成了三个信号发生器的功能，仿真结果正确。
实验原理很简单，只要会使用计数器和会读取ROM表即可。
最后，通过本次试验，我学会了quartus ii的使用，以及利用该软件实现了对简单逻辑进行电路设计和仿真验证。
指导教师签字：。