北邮考研计算机组成原理专业课试卷16
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
显示器屏幕
图 A16. 4 图 A16.2 给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连 续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移， 直至屏幕最右端后，返回下一行扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一 个像素均与显示存储器中的两个比特相对应。
111 110 101 100 011 010 001 000
输出
Si Ci+1
00 10 10 01 10 01 01 11
Si Ci+1
11 01 01 10 01 10 10 00
Si = Ai ⊕ Bi ⊕ Ci Si = Ai ⊕ Bi ⊕ Ci
Ci+1 = Ai Bi + Bi Ci +Ai Ci Ci+1 = Ai Bi + Bi Ci + Ai Ci
研究生入学试卷十六
一.填空题(每小题 3 分,共 18 分)。
1.若浮点数格式中基值(阶码的底)一定,且尾数采用规格化百度文库示法,则浮点数的表示范 围取决于 A.___的位数,而精度取决于 B.___的位数。
2.条件转移指令,无条件转移指令,转子指令,返主指令,中断返回指令等都是 A.___指 令.这类指令在指令格式中所表示的地址,表示要转移的是 B.___,而不是 C.___。
E=(R)
R 为通用寄存器
（5） 1 00
E=(D)
(6)
0 11
E=(Rb)+D
Rb 为基址寄存器
请写出表中 6 种寻址方式名称，并说明主存中操作数的位置。
六．（11 分）时序发生器需要在一个 CPU 周期中产生三个节拍脉冲信号：
T1(200ns),T2(400ns),T3(200ns),请设计时序逻辑电路(不考虑启停控制)。
进行组织.若存储周期 T = 200ns,数据总线宽度为 64 位,总线传送周期τ = 50ns,问:顺序存 储器和交叉存储器带宽各是多少?
五．（10 分）一种二地址 RR 型，RS 型指令结构如下所示
6位
4位
4位
1位 2位
16 位
OP 源寄存器 目标寄存器 I
X
D（偏移量）
其中源寄存器，目标寄存器都是通用寄存器，I 为间接寻址标志位，X 为寻址模式字段.
D 为偏移量字段.通过 I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址 E 的
算法及有关说明列于下表:
寻址方式 I X 有效地址 E 算法
说明
(1)
0 00
E=D
D 为偏移量
(2)
0 01 指令地址=(PC)+D PC 为程序计数器
(3)
0 10
E=(Rx)+D
Rx 为变址寄存器
(4)
1 11
DMA 不工作
（a）停止 CPU 访问内存
内存工作时间
t
CPU 控制并 使用内存
DMA 控制并
使用内存
（b）周期挪用
内存工作时间
t
CPU 控制并
使用内存
C1
C1
DMA 控制并 使用内存
C2
C2
（c）DMA 与 CPU 交替访内 图 A16.3
九．解：（1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指
示器访主存的操作数，因此间接寻址需两次访问主存. (6).基值寻址，操作数在 E=(Rb) + D 的存储单元中.
六．解：节拍脉冲 T1，T2，T3 的宽度实际上等于时钟脉冲的周期或是它的倍数。由此
T1=T3=200ns，T2=400ns,所以主脉冲源的频率应为 f=1/T1=5MHZ. 为了消除节拍上的毛刺，环形脉冲发生器采用移位寄存器型式。图 A16.1 画出了
位,数符 1 位.设 j1 = (-10)2 S1 = (+0.1001)2 , j2 = (+10)2 S2 = (+0.1011)2 求 N1 × N2 ,写出运算步骤及结果,积的尾数占 4 位,要规格化结果.根据原码阵列乘法器
的计算步骤求尾数之积。
四．（10 分）设存储器容量为 32 位,字长 64 位,模块数 m = 8,分别用顺序方式和交叉方式
题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3 三个 节拍脉冲的逻辑表达式如下：
T1=C1·C2 T2=C2 T3=C1
T1 用与门实现，T2 和 T3 则用 C2 的 Q 端和 C1 的 Q 端加非门实现，其目的在于保持 信号输出延迟时间的一致性并与环形脉冲发生器隔离。
（3）因同一时刻每个像素能选择 4 种颜色中的一种显示，故应分配给每个像素用
于存储显示颜色的内存比特为
n = log2m = log24 = 2
显示存储器
byte 0
byte 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 · · · ·
●●●●●●●●● ● ● ● ●
一. 填空题
1.A.阶码 B.尾数 2.A.程序控制 B.下一条指令的地址 C.操作数的地址 3.A.直接表示法 B.字段直接译码法 C.混合表示法 4.A.同步定时 B.集中式 C.自动配置 5.A.外存 B.数据通信 C.过程控制 6.A.选择 B.数据多路 C.字节多路
二．解：对已设计好的加法器，用原变量运算和反变量运算都能得到正确的结果。换句话
四．解：顺序存储器和交叉存储器连续读出 m=8 个字的信息总量都是
q = 64 位 × 8 =512 位 顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是
t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 (S)
t1 = T + (m–1)t =200ns + 7×50ns = 550ns = 5.5 × 10-7 (S)
信号给 CPU，DMA 控制器获得总线控制权后开始进行数据 传送。一批数据传送
完毕后，DMA 控制器统治 CPU 可以使用内存，并把总线控制权交还给 CPU.
（2） 周期挪用：当 I/O 设备没有 DMA 请求时，CPU 按程序要求访问内存；一旦 I/O
设备有 DMA 请求，则 I/O 设备挪用一个或几个周期。
定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像
素的颜色数 m 和每个像素占用的存储器的比特数 n 之间的关系由下面的公式给出：
n = log2m
(2) 显示缓冲存储器的容量应按照最高灰度（65536 色）设计。故容量为
640×480×（log265536）/8 = 614400 字节 ≈ 615KB
读命令
地址线
地址
数据线
数据
主同步（MSYN） 从同步（SSYN）
图 A16.2
八．解：直接内存访问（DMA）方式是一种完全由硬件指令 I/O 变换的工作方式。DMA
控制器从 CPU 完全接管对总线的控制，数据交换不经过 CPU,而直接在内存和 I/O
设备之间进行。
三种工作方式：
（1） 停止 CPU 访问内存：当外设要求传送一批数据时，由 DMA 控制器发出一个停止
七．（10 分）总线的一次信息传送过程大到分哪几个阶段?若采用异步定时协议,请画出读
数据的异步时序图来说明。
八．（10 分）何谓 DMA 方式?DNA 控制器可采用哪几种方式与 CPU 分时使用内存?
九．（10 分）某彩色图形显示器，屏幕分辨率为 640×480,共有 4 色，16 色,256 色,65536
七．解： 分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传递，状态送回（或
错误报告）。 CPU 发出读命令信号和存储器地址信号，经一段时延，待信号稳定后，它启动主 同步(MSYN)信号，这个信号引发存储器以从同步（SSYN）信号予以响应，并将数 据放到数据线上。这个 SSYN 信号使 CPU 读数据，然后撤消(MSYN)信号，MSYN 信 号的撤消由使 SSYN 信号撤消，最后地址线，数据线上不再有有效信息，于是读 数据总线周期结束。如图 A16.2 所示：
三．解：(1)浮点乘法规则：
N1×N2 = (2j1×S1)×(2j2×S2) = 2(j1+j2)×(S1×S2) (2)阶码求和
j1 + j2 = 0 (3)尾数相乘
积的符号位 = 0⊕0 = 0
符号位单独处理 1001
× 1011 1001
1001 0000 1001 0. 1 1 0 0 0 1 1 故 N1×N2 = 20 × 0.01100011 (4)尾数规格化，舍入（尾数 4 位） 故 N1×N2 = (+0.01100011)2 = (+0.1100)2×2(-01)2
（3） DMA 与 CPU 交替访内：一个 CPU 周期可分为２个周期，一个专供 DMA 控制器访
内，另一个专供 CPU 访内。不需要总线使用权的申请，建立和归还过程。工作
方式如图 A16.3 所示：
内存工作时间
t
CPU 控制并 使用内存
CPU 不执行程序
DMA 控制并 使用内存
DMA 不工作
DMA 工作
顺序存储器带宽 W2 = q/t2 = 512 / (16×10-7) = 32 × 107(位/S)
交叉存储器带宽 W1 = q/t1 = 512/ (5.5×10-7) = 73 × 107(位/S)
五．解：(1).直接寻址，操作数在有效地址 E=D 的存储单元中
(2).相对寻址 (3).变址寻址，操作数在 E=(RX) + D 的存储单元中 (4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址 (5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指
图 A16.1
3.微指令格式中,微指令的编码通常采用以下三种方式(1)A.___,(2) B.___, (3) C.___。
4.PCI 总线采用 A.___协议和 B.___仲裁策略,具有 C.___能力,适合于低成本的小系统, 在微型机系统中得到了广泛的应用。
5.外围设备大体分为输入设备,输出设备,A.___设备,B.___设备,C.___设备五大类。 6.通道有三种类型 A.___通道,B.___通道,C.___通道。
二．（10 分） 全加器可由异或门及进位逻辑电路组成，根据 A⊕B = A ⊕ B，可以设计
利用原变量或反变量进行运算的加法器。进而可以推测，对已设计好的加法器，用原变量运 算和反变量运算都是一样的。这种说法对不对？为什么？
三．（11 分）设有两个浮点数 N1 = 2j1 × S1, N2 = 2j2 × S2,其中阶码 2 位,阶符 1 位,尾数 4
色等四种显示模式。 ⑴请给出每个像素的颜色数 m 和每个像素占用的存储器的比特数 n 之间的关系。 ⑵显示缓冲存储器的容量是多少？ ⑶若按照每个像素 4 种颜色显示，请设计屏幕显示与显示缓冲存储器之间的对应关系。
From http://hi.baidu.com/myhearty/home
研究生入学试卷十六答案
说，用原变量设计好的加法器，如果将所有的输入变量和输出变量均变反，那么该加法器就 能适用于反变量的运算。因为该加法器把逻辑输入信号都反相所产生的功能仍然在这个集合 中，这可以用真值表 16.1 来说明：
输
Ai Bi Ci
000 001 010 011 100 101 110 111
入
Ai Bi Ci
图 A16. 4 图 A16.2 给出了屏幕显示与显示缓冲存储器之间的一种对应关系。屏幕上水平方向连 续的四个像素共同占用一个字节的显示存储器单元。随着地址的递增，像素位置逐渐右移， 直至屏幕最右端后，返回下一行扫描线最左端。依此类推，直到屏幕右下角。屏幕上的每一 个像素均与显示存储器中的两个比特相对应。
111 110 101 100 011 010 001 000
输出
Si Ci+1
00 10 10 01 10 01 01 11
Si Ci+1
11 01 01 10 01 10 10 00
Si = Ai ⊕ Bi ⊕ Ci Si = Ai ⊕ Bi ⊕ Ci
Ci+1 = Ai Bi + Bi Ci +Ai Ci Ci+1 = Ai Bi + Bi Ci + Ai Ci
研究生入学试卷十六
一.填空题(每小题 3 分,共 18 分)。
1.若浮点数格式中基值(阶码的底)一定,且尾数采用规格化百度文库示法,则浮点数的表示范 围取决于 A.___的位数,而精度取决于 B.___的位数。
2.条件转移指令,无条件转移指令,转子指令,返主指令,中断返回指令等都是 A.___指 令.这类指令在指令格式中所表示的地址,表示要转移的是 B.___,而不是 C.___。
E=(R)
R 为通用寄存器
（5） 1 00
E=(D)
(6)
0 11
E=(Rb)+D
Rb 为基址寄存器
请写出表中 6 种寻址方式名称，并说明主存中操作数的位置。
六．（11 分）时序发生器需要在一个 CPU 周期中产生三个节拍脉冲信号：
T1(200ns),T2(400ns),T3(200ns),请设计时序逻辑电路(不考虑启停控制)。
进行组织.若存储周期 T = 200ns,数据总线宽度为 64 位,总线传送周期τ = 50ns,问:顺序存 储器和交叉存储器带宽各是多少?
五．（10 分）一种二地址 RR 型，RS 型指令结构如下所示
6位
4位
4位
1位 2位
16 位
OP 源寄存器 目标寄存器 I
X
D（偏移量）
其中源寄存器，目标寄存器都是通用寄存器，I 为间接寻址标志位，X 为寻址模式字段.
D 为偏移量字段.通过 I,X,D 的组合，可构成一个操作数的寻址方式，其有效地址 E 的
算法及有关说明列于下表:
寻址方式 I X 有效地址 E 算法
说明
(1)
0 00
E=D
D 为偏移量
(2)
0 01 指令地址=(PC)+D PC 为程序计数器
(3)
0 10
E=(Rx)+D
Rx 为变址寄存器
(4)
1 11
DMA 不工作
（a）停止 CPU 访问内存
内存工作时间
t
CPU 控制并 使用内存
DMA 控制并
使用内存
（b）周期挪用
内存工作时间
t
CPU 控制并
使用内存
C1
C1
DMA 控制并 使用内存
C2
C2
（c）DMA 与 CPU 交替访内 图 A16.3
九．解：（1）在图形方式中，每个屏幕上的像素都由存储器中的存储单元的若干比特指
示器访主存的操作数，因此间接寻址需两次访问主存. (6).基值寻址，操作数在 E=(Rb) + D 的存储单元中.
六．解：节拍脉冲 T1，T2，T3 的宽度实际上等于时钟脉冲的周期或是它的倍数。由此
T1=T3=200ns，T2=400ns,所以主脉冲源的频率应为 f=1/T1=5MHZ. 为了消除节拍上的毛刺，环形脉冲发生器采用移位寄存器型式。图 A16.1 画出了
位,数符 1 位.设 j1 = (-10)2 S1 = (+0.1001)2 , j2 = (+10)2 S2 = (+0.1011)2 求 N1 × N2 ,写出运算步骤及结果,积的尾数占 4 位,要规格化结果.根据原码阵列乘法器
的计算步骤求尾数之积。
四．（10 分）设存储器容量为 32 位,字长 64 位,模块数 m = 8,分别用顺序方式和交叉方式
题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3 三个 节拍脉冲的逻辑表达式如下：
T1=C1·C2 T2=C2 T3=C1
T1 用与门实现，T2 和 T3 则用 C2 的 Q 端和 C1 的 Q 端加非门实现，其目的在于保持 信号输出延迟时间的一致性并与环形脉冲发生器隔离。
（3）因同一时刻每个像素能选择 4 种颜色中的一种显示，故应分配给每个像素用
于存储显示颜色的内存比特为
n = log2m = log24 = 2
显示存储器
byte 0
byte 1
D7 D6 D5 D4 D3 D2 D1 D0 D7 D6 D5 D4 D3 D2 D1 D0 · · · ·
●●●●●●●●● ● ● ● ●
一. 填空题
1.A.阶码 B.尾数 2.A.程序控制 B.下一条指令的地址 C.操作数的地址 3.A.直接表示法 B.字段直接译码法 C.混合表示法 4.A.同步定时 B.集中式 C.自动配置 5.A.外存 B.数据通信 C.过程控制 6.A.选择 B.数据多路 C.字节多路
二．解：对已设计好的加法器，用原变量运算和反变量运算都能得到正确的结果。换句话
四．解：顺序存储器和交叉存储器连续读出 m=8 个字的信息总量都是
q = 64 位 × 8 =512 位 顺序存储器和交叉存储器连续读出 8 个字所需的时间分别是
t2 = mT = 8 × 200ns =1600ns =16 × 10 -7 (S)
t1 = T + (m–1)t =200ns + 7×50ns = 550ns = 5.5 × 10-7 (S)
信号给 CPU，DMA 控制器获得总线控制权后开始进行数据 传送。一批数据传送
完毕后，DMA 控制器统治 CPU 可以使用内存，并把总线控制权交还给 CPU.
（2） 周期挪用：当 I/O 设备没有 DMA 请求时，CPU 按程序要求访问内存；一旦 I/O
设备有 DMA 请求，则 I/O 设备挪用一个或几个周期。
定其颜色。每个像素所占用的内存位数决定于能够用多少种颜色表示一个像素。表示每个像
素的颜色数 m 和每个像素占用的存储器的比特数 n 之间的关系由下面的公式给出：
n = log2m
(2) 显示缓冲存储器的容量应按照最高灰度（65536 色）设计。故容量为
640×480×（log265536）/8 = 614400 字节 ≈ 615KB
读命令
地址线
地址
数据线
数据
主同步（MSYN） 从同步（SSYN）
图 A16.2
八．解：直接内存访问（DMA）方式是一种完全由硬件指令 I/O 变换的工作方式。DMA
控制器从 CPU 完全接管对总线的控制，数据交换不经过 CPU,而直接在内存和 I/O
设备之间进行。
三种工作方式：
（1） 停止 CPU 访问内存：当外设要求传送一批数据时，由 DMA 控制器发出一个停止
七．（10 分）总线的一次信息传送过程大到分哪几个阶段?若采用异步定时协议,请画出读
数据的异步时序图来说明。
八．（10 分）何谓 DMA 方式?DNA 控制器可采用哪几种方式与 CPU 分时使用内存?
九．（10 分）某彩色图形显示器，屏幕分辨率为 640×480,共有 4 色，16 色,256 色,65536
七．解： 分五个阶段：请求总线，总线仲裁，寻址（目的地址），信息传递，状态送回（或
错误报告）。 CPU 发出读命令信号和存储器地址信号，经一段时延，待信号稳定后，它启动主 同步(MSYN)信号，这个信号引发存储器以从同步（SSYN）信号予以响应，并将数 据放到数据线上。这个 SSYN 信号使 CPU 读数据，然后撤消(MSYN)信号，MSYN 信 号的撤消由使 SSYN 信号撤消，最后地址线，数据线上不再有有效信息，于是读 数据总线周期结束。如图 A16.2 所示：
三．解：(1)浮点乘法规则：
N1×N2 = (2j1×S1)×(2j2×S2) = 2(j1+j2)×(S1×S2) (2)阶码求和
j1 + j2 = 0 (3)尾数相乘
积的符号位 = 0⊕0 = 0
符号位单独处理 1001
× 1011 1001
1001 0000 1001 0. 1 1 0 0 0 1 1 故 N1×N2 = 20 × 0.01100011 (4)尾数规格化，舍入（尾数 4 位） 故 N1×N2 = (+0.01100011)2 = (+0.1100)2×2(-01)2
（3） DMA 与 CPU 交替访内：一个 CPU 周期可分为２个周期，一个专供 DMA 控制器访
内，另一个专供 CPU 访内。不需要总线使用权的申请，建立和归还过程。工作
方式如图 A16.3 所示：
内存工作时间
t
CPU 控制并 使用内存
CPU 不执行程序
DMA 控制并 使用内存
DMA 不工作
DMA 工作
顺序存储器带宽 W2 = q/t2 = 512 / (16×10-7) = 32 × 107(位/S)
交叉存储器带宽 W1 = q/t1 = 512/ (5.5×10-7) = 73 × 107(位/S)
五．解：(1).直接寻址，操作数在有效地址 E=D 的存储单元中
(2).相对寻址 (3).变址寻址，操作数在 E=(RX) + D 的存储单元中 (4).寄存器间接寻址，通用寄存器的内容指明操作数在主存中的地址 (5).间接寻址，用偏移量做地址访主存得到操作数的地址指示器，再按地址指
图 A16.1
3.微指令格式中,微指令的编码通常采用以下三种方式(1)A.___,(2) B.___, (3) C.___。
4.PCI 总线采用 A.___协议和 B.___仲裁策略,具有 C.___能力,适合于低成本的小系统, 在微型机系统中得到了广泛的应用。
5.外围设备大体分为输入设备,输出设备,A.___设备,B.___设备,C.___设备五大类。 6.通道有三种类型 A.___通道,B.___通道,C.___通道。
二．（10 分） 全加器可由异或门及进位逻辑电路组成，根据 A⊕B = A ⊕ B，可以设计
利用原变量或反变量进行运算的加法器。进而可以推测，对已设计好的加法器，用原变量运 算和反变量运算都是一样的。这种说法对不对？为什么？
三．（11 分）设有两个浮点数 N1 = 2j1 × S1, N2 = 2j2 × S2,其中阶码 2 位,阶符 1 位,尾数 4
色等四种显示模式。 ⑴请给出每个像素的颜色数 m 和每个像素占用的存储器的比特数 n 之间的关系。 ⑵显示缓冲存储器的容量是多少？ ⑶若按照每个像素 4 种颜色显示，请设计屏幕显示与显示缓冲存储器之间的对应关系。
From http://hi.baidu.com/myhearty/home
研究生入学试卷十六答案
说，用原变量设计好的加法器，如果将所有的输入变量和输出变量均变反，那么该加法器就 能适用于反变量的运算。因为该加法器把逻辑输入信号都反相所产生的功能仍然在这个集合 中，这可以用真值表 16.1 来说明：
输
Ai Bi Ci
000 001 010 011 100 101 110 111
入
Ai Bi Ci