计算机组成原理试卷4
计算机组成原理第四章存储系统(一)(含答案)
第四章、存储系统（一）4.1 存储系统层次结构随堂测验1、哈弗结构（Harvard Architecture）是指（）（单选）A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元，很快会再次被访问，这种局部性是（）（单选）A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是（）（多选）A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是（）（多选）A、由于技术与工作原理不同，CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是（）（多选）A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位，数据存储按整数边界对齐，关于short 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位，数据存储按整数边界对齐，关于char 变量j 在主存中地址的下列描述中正确的是（）（此题为多选题）A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中，正确的是（）（此题为多选题）A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中，而数据的高位，保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中，而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时，其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时，其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是（）（此题为多选题）A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址，数据按整数边界存放，可通过设置使其采用小端方式或大端方式，有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H，无论采用大端还是小段方式，在内存单元FFFF C001H，一定不会存放的数是（）（此题为多选题）A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位，其存储器容量为64KB，按字编址时，其寻址范围是（）（单选）A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）（单选）A、48B、46C、36D、39。
计算机组成原理复习(考研)题4
研究生入学试卷四一．选择题（每小题1分，共10分）1.冯.诺依曼机工作方式的基本特点是___。
A．多指令流单数据流 B.按地址访问并顺序执行指令C．堆栈操作 D.存储器按内容选择地址2.下列数中最大的数为___。
A．（10010101）2 B.（227）8 C.（96）16 D.（143）53.若浮点数用补码表示，则判断运算结果是否为规格代数的方法是___。
A．阶符与数符相同为规格代数 B.阶符与数符相异为规格代数C．数符与尾数小数点后第一位数字相异为规格代数D．数符与尾数小数点后第一位数字相同为规格代数4.某计算机字长处32 位，其存储容量为4MB，若按字编址，寻址范围是___。
A．0~~1M B.0~~4MB C.0~~4M D.0~~1MB5.双端口存储器在___情况下会发生读/写冲突。
A．左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C．左端口与右端口的数据码相同 D.左端口与右端口的数据码不同6.从以下有关RISC的描述中选择正确答案___。
A．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况B．R ISC是从原来CISC系统的指令系统中挑选一部分实现的C．R ISC的主要目标是减少指令数D．RISC没有乘、除法指令和浮点运算指令7.在某CPU中设立了一条等待（WAIT）信号线，CPU在存贮器读周期T的时钟的下降沿采样W AIT线，请在下面的叙述中选出两个正确描述的句子___。
A.如WAIT为高电平，则在T2周期后不进入T3周期，而插入一个T W周期B.T W周期结束后，不管W AIT线状态如何一定转入T3周期C.T W周期结束后，只要W AIT线为低则连续插入一个T W周期直到W AIT线变高，才转入T3周期D.有了W AIT线，就可使CPU与任何速度的存储器相连接，保证了CPU与存储器连接时的时序配合8.以下描述中基本概念不正确的句子是___。
Ａ.ＰＣＩ总线不是层次总线Ｂ.ＰＣＩ总线采用异步时序协议和分步式仲裁策略Ｃ.Futurebus+总线能支持64位地址Ｄ.Futurebus+总线适合于高成本的较大规模计算机系统9.计算机的外围设备是指___。
计算机组成原理练习(4)答案
计算机组成原理练习4一、单项选择题1. 某机字长8位，采用补码形式（其中1位符号位），则机器数所能表示的范围是______。
A. -127～127B. -128～+128C. -128～+127D. -128～+1282. 在______计算机系统中，外设可以和主存储器单元统一编址，因此可不使用I/O指令。
A. 单总线B. 双总线C. 三总线D. 以上三种总线3. 在底数为2而尾数是补码的浮点数表示中，下列符合规格化要求的是（）。
A. 0.0000110×20B. 0.0100011×2-2C. 1.0100011×2-4D. 1.1100110×214. 中断向量可提供______。
A. 被选中设备的地址B. 传送数据的起始地址C. 中断服务程序入口地址D. 主程序的断点地址5. Cache的地址映象中比较多的采用“按内容寻址”的相联存储器来实现。
A. 直接映象B. 全相联映象C. 组相联映象D. 以上都有6. 总线的异步通信方式______。
A. 不采用时钟信号，只采用握手信号；B. 既采用时钟信号，又采用握手信号；C. 既不采用时钟信号，又不采用握手信号；D. 采用时钟信号，不采用握手信号。
7. 在磁盘存储器中，查找时间是______。
A. 使磁头移动到要找的柱面上所需的时间；B. 在磁道上找到要找的扇区所需的时间；C. 在扇区中找到要找的数据所需的时间；D. 以上都不对。
8. 在控制器的控制信号中，相容的信号是______的信号。
A. 可以相互替代B. 可以相继出现C. 可以同时出现D. 不可以同时出现9. 计算机操作的最小单位时间是______。
A. 时钟周期B. 指令周期C. CPU周期D. 执行周期10. CPU不包括______。
A. 地址寄存器B. 指令寄存器C. 地址译码器D. 通用寄存器11. 寻址便于处理数组问题。
A. 间接寻址B. 变址寻址C. 相对寻址D. 立即寻址12. 设寄存器内容为10000000，若它等于0，则为______。
计算机组成原理考研试卷（四）及答案
计算机组成原理考研试卷（四）及答案计算机组成原理考研试卷（四）及答案⼀、选择题(共20 分，每题1 分)1.⼀条指令中包含的信息有______。
A.操作码、控制码;B.操作码、向量地址;C.操作码、地址码。
2.在各种异步通信⽅式中，______速度最快。
A.全互锁;B.半互锁;C.不互锁。
3.⼀个512KB 的存储器，其地址线和数据线的总和是______ 。
A.17;B.19;C.27。
4.在下列因素中，与Cache 的命中率⽆关的是______。
A.Cache 块的⼤⼩;B.Cache 的容量;C.主存的存取时间。
5.在计数器定时查询⽅式下，若计数从0 开始，则______ 。
A.设备号⼩的优先级⾼;B.每个设备使⽤总线的机会相等;C.设备号⼤的优先级⾼。
6.Cache 的地址映象中，若主存中的任⼀块均可映射到Cache 内的任⼀块的位置上，称作______。
A.直接映象;B.全相联映象;C.组相联映象。
7.中断服务程序的最后⼀条指令是______。
A.转移指令;B.出栈指令;C.中断返回指令。
8.微指令操作控制字段的每⼀位代表⼀个控制信号，这种微程序的控制(编码)⽅式是______。
A.字段直接编码;B.直接编码;C.混合编码。
9.在取指令操作之后，程序计数器中存放的是______。
A.当前指令的地址;B.程序中指令的数量;C.下⼀条指令的地址。
10.以下叙述中______是正确的。
A.RISC 机⼀定采⽤流⽔技术;B.采⽤流⽔技术的机器⼀定是RISC 机;C.CISC 机⼀定不采⽤流⽔技术。
11.在⼀地址格式的指令中，下列______是正确的。
A.仅有⼀个操作数，其地址由指令的地址码提供;B.可能有⼀个操作数，也可能有两个操作数;C.⼀定有两个操作数，另⼀个是隐含的。
12.在浮点机中，判断原码规格化形式的原则是______。
A.尾数的符号位与第⼀数位不同;B.尾数的第⼀数位为1，数符任意;C.尾数的符号位与第⼀数位相同;D.阶符与数符不同。
《计算机组成原理》第四章总线与时序练习题及答案
《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。
A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。
A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。
A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。
A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。
下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。
复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。
成人高等教育计算机组成原理考核试卷
D.数据更新
10.以下哪些设备属于输出设备？（）
A.显示器
B.打印机
C.鼠标
D.音箱
11.以下哪些是操作系统的功能？（）
A.管理硬件资源
B.提供用户接口
C.执行应用程序
D.管理文件系统
12.以下哪些是冯·诺伊曼计算机体系结构的特点？（）
A.存储程序
B.数据和处理分离
C.指令和数据共享总线
D.采用二进制系统
成人高等教育计算机组成原理考核试卷
考生姓名：__________答题日期：__________得分：__________判卷人：__________
一、单项选择题（本题共20小题，每小题1分，共20分，在每小题给出的四个选项中，只有一项是符合题目要求的）
1.计算机组成原理研究的内容不包括以下哪一项？（）
1. ×
2. ×
3. ×
4. √
5. √
6. √
7. ×
8. ×
9. √
10. √
五、主观题（参考）
1.计算机组成原理主要研究计算机硬件的组成、工作原理和性能评价。它在计算机系统中的作用是为计算机的硬件设计和性能优化提供理论基础。
2.冯·诺伊曼体系结构是一种将程序指令和数据存储在同一存储器中，由中央处理器顺序执行的计算机体系结构。其主要特点是存储程序、顺序执行、以及指令和数据共享总线。
17. ABC
18. ABC
19. ABCD
20. ABC
三、填空题
1. 1KB
2. Central Processing Unit
3.数据
4.内存
5.程序计数器（PC）
6.浮点运算单元（FPU）
7.缓存（Cache）
计算机组成原理试卷
…………….……………..装……………………订………………..线…………….……………..计算机与信息学院 信息工程 专业 计算机组成原理 课程，共 2 页， 第1页，共印刷份, 年 月 日考试，任课教师 拟题学号一、 选择题（每小题2分，共20分）：1. 寄存器间接寻址方式中，操作数处在____。
A.通用寄存器B.主存单元C.程序计数器D.堆栈 2. 存储器是计算机系统中的记忆设备，它主要用来___。
A ．存放数据B .存放程序C .存放数据和程序D .存放微程序3. 某计算机字长32位，其存储容量是1MB ，若按字编址，它的寻址范围是___。
A .0—1M B .0—512KB C .0—256K D .0—256KB4. 堆栈寻址方式中，设A 为累加器，SP 为堆栈指示器，Msp 为SP 指示器的栈顶单元，如果进栈操作的动作是：（A ）→Msp ，（SP ）-1→SP，那么出栈操作的动作应为___。
A ．（Msp ）→A, (SP)+1→SP B . (SP)+1→SP, （Msp ）→A C . (SP)-1→SP, （Msp ）→A D . (Msp)→A, (SP)-1→SP5. 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m 个并行部件的CPU 相比，一个m 段流水CPU___ 。
A ．具备同等水平的吞吐能力B .不具备同等水平的吞吐能力C ．吞吐能力大于前者的吞吐能力D .吞吐能力小于前者的吞吐能力 6. 同步控制是___。
A ．只适用于CPU 控制的方式B . 只适用于外设控制的方式C ．由统一时序信号控制的方式D . 所有指令执行时间都相同的方式7. 相联存贮器是按______进行寻址的存贮器。
A. 地址方式B. 堆栈方式C. 内容指定方式D. 地址方式与堆栈方式8．交叉存贮器实质上是一种_____存贮器，它能_____执行______独立的读写操作。
A. 模块式，并行，多个 B .模块式串行，多个 C. 整体式，并行，一个 D .整体式，串行，多个9．采用串行接口进行七位ASCII 码的传送，带有一位奇校验位、一位起始位和一位停止位，当波特率为9600波特时，字符传送速率为___。
计算机专业基础综合(计算机组成原理)模拟试卷4(题后含答案及解析)
计算机专业基础综合（计算机组成原理）模拟试卷4(题后含答案及解析)题型有：1. 单项选择题 2. 综合应用题单项选择题1-40小题，每小题2分，共80分。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
1．下列关于相联存储器的说法中，错误的是( )。
A．相联存储器指的是按内容访问的存储器B．在实现技术相同的情况下，容量较小的相联存储器速度较快C．相联存储器结构简单，价格便宜D．在存储单元数目不变的情况下，存储字长变长，相联存储器的访问速度下降正确答案：C解析：此题考查相联存储器的基本概念。
知识模块：计算机组成原理2．下列关于DRAM和SRAM的说法中，错误的是( )。
I．SRAM 不是易失性存储器，而DRAM是易失性存储器Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM构成Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高A．Ⅱ、Ⅲ幂口ⅣB．I、Ⅲ和ⅣC．I、Ⅱ和ⅢD．I、Ⅱ、Ⅲ和Ⅳ正确答案：D解析：SRAM和DRAM都属于易失性存储器，掉电就会丢失，故I错误。
SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。
主存可以用SRAM实现，只是成本高，故Ⅲ错误。
与SRAM相比，DRAM 成本低、功耗低，但需要刷新，故Ⅳ错误。
知识模块：计算机组成原理3．某机字长32位，主存容量1MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。
A．11位B．13位C．18位D．20位正确答案：A解析：主存地址中除去主存字块标记的部分就是Cache地址，结构如下所示：而Cache地址的格式如下图所示：其中，块长512 B，主存按字(32位)编址，512 B／4 B=128=27，即块内字地址7位；Cache共可存放16个块，采用直接映射方式，24=16，即Cache字块地址4位。
(完整版)计算机组成原理第4章作业参考答案
第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。
计算机组成原理-白中英-单元练习四
单元练习四一、单项选择题1.关于主存，以下叙述正确的是（）A CPU可直接访问主存，但不能直接访问辅存B CPU可直接访问主存，也能直接访问辅存C CPU不能直接访问主存，也不能直接访问辅存D CPU不能直接访问主存，但能直接访问辅存2.关于主存，以下叙述中正确的是（）A 主存的存取速度可与CPU匹配B 主存是RAM，不包括ROMC 辅存中的程序需要调入主存才能运行D 若指令的地址码为20位，则主存容量一定是1MB3. 关于主存，以下叙述中正确的是（）A 主存比辅存小，但存取速度快B 主存比辅存大，且存取速度快C 比辅存小，且存取速度慢D 比辅存大，但存取速度慢4.计算机主存储器读写时间的数量级为（）A 秒（s）B 毫秒（ms）C 微秒（us）D 纳秒（ns）5.可用作主存的是（）A 半导体存储器B 光存储器C 顺序存取存储器D 直接存取存储器6.用户程序所放的主存空间属于（）A 随机存取存储器B 顺序存取存储器C 只读存储器D 直接存取存储器7.断电后，将丢失信息的是（）A ROMB RAMC 磁盘D 光盘8.外存是（）A 机箱外部的存储器B CPU外部的存储器C 主机外部的存储器D 系统基本配置外的存储器9.可用辅存的是（）A 半导体存储器B 光存储器C CacheD ROM10．下面的存储器中，属于顺序存取存储器的是（）A 主存B 磁盘C 磁带D 光盘11.存储器读写的信息必须经过（）A 数据缓冲寄存器B 地址寄存器C 累加器D 指令寄存器12.为解决CPU和主存的速度匹配问题，可采用（）A 辅存B CacheC 缓冲区D 通用寄存器13.Cache和主存之间的信息交换通过（）A 硬件实现B 硬件和软件实现C 软件实现D 用户调度实现14.16Kⅹ32位存储器芯片的地址线有（）A 5条B １４条C ３２条D ４６条15.计算机系统采用层次化存储结构是为了（）A 便于保存大量的数据B 减少主机箱的体积C 便于读写操作D 解决容量、速度、价格之间的矛盾16.为组成2Kⅹ8位的主存，可用两片（）A 1Kⅹ4位芯片串联B 1Kⅹ8位芯片并联C 2Kⅹ4位芯片串联D 2Kⅹ8位芯片并联17.某微机的字长为16位，主存有1MB，并按字编址，则寻址范围为（）A 512KB B 1MBC ２MBD 16MB18.某512ⅹ8位芯片的引脚包括电源线、接地线、地址线、数据线、控制线（一条读线和一条写线）。
北邮考研计算机组成原理专业课试卷4
研究生入学试卷三一.填空题（每小题3分，共18分）。
1.直接使用西文键盘输入汉字，进行处理，并显示打印汉字，是一项重大成就。
为此要解决汉字的A.___编码，汉字B.___,C. ___码等三种不同用途的编码。
2.多个用户共享主存时，系统应提供A.___。
通常采用的方法是B.___保护和C.___保护，并用硬件来实现。
3.多媒体CPU是带有A.___技术的处理器，它是一种B._______技术，特别适用于C.___处理。
4.衡量总线性能的重要指标是 A.___，它定义为总线本身所能达到的最高 B.___速率。
PCI总线的总线带宽可达C.___。
5.光盘是多媒体计算机不可缺少的外存设备。
按读写性质分，光盘有A.___,B. ___,C.___型三类光盘。
6.DMA技术的出现，使得A.___可以通过B.___直接访问C.___,同时，CPU可以继续执行程序。
二.（10分）设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化数x,其表示为x = (-1)S×(1.M)×2E-128问：它所能表示的规格化的最大正数，最小正数，最大负数，最小负数是多少？三．（11分）。
设X=X×2Xe ,Y=Y m×2Yem(1)写出浮点数四则运算的基本公式；（2）画出浮点运算器的逻辑结构图，并简要说明。
四．（10分）CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns,主存存取周期为250ns.求：（1）cache/主存系统的效率。
（2）平均访问时间。
五．（10分）一台处理机具有如下指令格式２位６位３位３位X OP 源寄存器目标寄存器地址格式表明有８位通用寄存器（长度１６位），X指定寻址模式，主存实际容量为２５６k 字。
（１）假设不用通用寄存器也能直接访问主存中的每一个单元，并假设操作码域OP=6位，请问地址码域应分配多少位？指令字长度应有多少位？（２）假设X=11时，指定的那个通用寄存器用做基值寄存器，请提出一个硬件设计规划，使得被指定的通用寄存器能访问1M主存空间中的每一个单元。
(完整)计算机组成原理十套试题选择填空答案
本科生期末试卷(一)一、选择题(每小题1分，共15分）1 从器件角度看，计算机经历了五代变化。
但从系统结构看，至今绝大多数计算机仍属于（ B ）计算机。
A 并行B 冯·诺依曼C 智能D 串行2 某机字长32位,其中1位表示符号位。
若用定点整数表示，则最小负整数为（ A ）。
A -(231-1）B -(230-1）C -（231+1)D -(230+1）3 以下有关运算器的描述,（ C ）是正确的。
A 只做加法运算B 只做算术运算C 算术运算与逻辑运算D 只做逻辑运算4 EEPROM是指（D )。
A 读写存储器B 只读存储器C 闪速存储器D 电擦除可编程只读存储器5 常用的虚拟存储系统由( B ）两级存储器组成，其中辅存是大容量的磁表面存储器.A cache—主存B 主存—辅存C cache-辅存D 通用寄存器—cache6 RISC访内指令中，操作数的物理位置一般安排在（ D ）。
A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器7 当前的CPU由（ B ）组成.A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存8 流水CPU是由一系列叫做“段"的处理部件组成。
和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是( A ）.A 具备同等水平B 不具备同等水平C 小于前者D 大于前者9 在集中式总线仲裁中，（ A ）方式响应时间最快。
A 独立请求B 计数器定时查询C 菊花链10 CPU中跟踪指令后继地址的寄存器是（ C ）.A 地址寄存器B 指令计数器C 程序计数器D 指令寄存器11 从信息流的传输速度来看，（ A ）系统工作效率最低。
A 单总线B 双总线C 三总线D 多总线12 单级中断系统中,CPU一旦响应中断，立即关闭（ C )标志,以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
A 中断允许B 中断请求C 中断屏蔽D DMA请求13 安腾处理机的典型指令格式为（ C ）位.A 32位B 64位C 41位D 48位14 下面操作中应该由特权指令完成的是（ B ).A 设置定时器的初值B 从用户模式切换到管理员模式C 开定时器中断D 关中断15 下列各项中，不属于安腾体系结构基本特征的是（ D ）。
计算机组成原理期末考试题及答案
计算机组成原理期末考试题及答案一、选择题（每题3分，共30分）1. 计算机系统由哪两大部分组成？A. 硬件和软件B. 中央处理器和外部设备C. 输入设备和输出设备D. 存储器和运算器答案：A2. 下面哪一个不是计算机硬件的基本组成？A. 运算器B. 控制器C. 存储器D. 键盘答案：D3. 下面哪一个寄存器不属于CPU内部寄存器？A. 指令寄存器（IR）B. 程序计数器（PC）C. 累加器（AC）D. 磁盘地址寄存器（MAR）答案：D4. 下面哪一个不是计算机的性能指标？A. 字长B. 主频C. 内存容量D. 操作系统答案：D5. 下面哪一个不是计算机的总线类型？A. 数据总线B. 地址总线C. 控制总线D. 信号总线答案：D6. 下面哪一个不是存储器的层次结构？A. 缓存（Cache）B. 主存储器（RAM）C. 辅助存储器（硬盘）D. 寄存器答案：D7. 下面哪一个不是计算机的输入设备？A. 键盘B. 鼠标C. 扫描仪D. 打印机答案：D8. 下面哪一个不是计算机的输出设备？A. 显示器B. 打印机C. 扬声器D. 键盘答案：D9. 下面哪一个不是计算机的总线标准？A. PCIB. USBC. SATAD. HTTP答案：D10. 下面哪一个不是计算机的指令类型？A. 数据传送指令B. 运算指令C. 控制指令D. 通信指令答案：D二、填空题（每题3分，共30分）1. 计算机硬件系统主要包括五大部件，分别是________、________、________、________和________。
答案：控制器、运算器、存储器、输入设备、输出设备2. 计算机的运算器主要由________、________和________组成。
答案：算术逻辑单元（ALU）、累加器（AC）、寄存器3. 计算机的指令系统主要包括________、________和________三种类型的指令。
答案：数据传送指令、运算指令、控制指令4. 计算机的存储器层次结构包括________、________和________。
计算机专业基础综合(计算机组成原理)模拟试卷4
计算机专业基础综合（计算机组成原理）模拟试卷4(总分：56.00，做题时间：90分钟)一、单项选择题(总题数：24，分数：48.00)1.单项选择题1-40小题。
下列每题给出的四个选项中，只有一个选项是最符合题目要求的。
（分数：2.00）__________________________________________________________________________________________ 解析：2.下列关于相联存储器的说法中，错误的是( )。
（分数：2.00）A.相联存储器指的是按内容访问的存储器B.在实现技术相同的情况下，容量较小的相联存储器速度较快C.相联存储器结构简单，价格便宜√D.在存储单元数目不变的情况下，存储字长变长，相联存储器的访问速度下降解析：解析：此题考查相联存储器的基本概念。
3.下列关于DRAM和SRAM的说法中，错误的是( )。
I．SRAM不是易失性存储器，而DRAM是易失性存储器Ⅱ．DRAM比SRAM集成度更高，因此读写速度也更快Ⅲ．主存只能由DRAM构成，而高速缓存只能由SRAM 构成Ⅳ．与SRAM相比，DRAM由于需要刷新，所以功耗较高（分数：2.00）A.Ⅱ、Ⅲ幂口ⅣB.I、Ⅲ和ⅣC.I、Ⅱ和ⅢD.I、Ⅱ、Ⅲ和Ⅳ√解析：解析：SRAM和DRAM都属于易失性存储器，掉电就会丢失，故I错误。
SRAM的集成度虽然更低，但速度更快，因此通常用于高速缓存Cache，故Ⅱ错误。
主存可以用SRAM实现，只是成本高，故Ⅲ错误。
与SRAM相比，DRAM成本低、功耗低，但需要刷新，故Ⅳ错误。
4.某机字长32位，主存容量1MB，按字编址，块长512 B，Cache共可存放16个块，采用直接映射方式，则Cache地址长度为( )。
（分数：2.00）A.11位√B.13位C.18位D.20位解析：解析：主存地址中除去主存字块标记的部分就是Cache地址，结构如下所示：而Cache地址的格式如下图所示：其中，块长512 B，主存按字(32位)编址，512 B／4 B=128=2 7，即块内字地址7位；Cache共可存放16个块，采用直接映射方式，2 4=16，即Cache字块地址4位。
(完整版)计算机组成原理试题解析4
一.判断题1.计算机的主存是由RAM和ROM两种半导体存储器组成的.答:正确.2.CPU可以直接访问主存,而不能直接访问辅存.答:正确.3.外(辅)存比主存的存储容量大,存取速度快.答:错误.4.动态RAM和静态RAM都是易失性半导体存储器.答:正确.5.Cache的功能全部由硬件实现.答:正确.6.引入虚拟存储器的目的是为了加快辅存的存取速度.答:错误.7.多体交叉存储器主要是为了解决扩充容量的问题.答:错误.多体交叉存储器主要是为了提高存取速度,增加带宽.8.Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理.答:正确.9.多级存储体系由Cache,主存和辅存构成.答:正确.10.在虚拟存储器中,当程序正在执行时,由编译器完成地址映射.答:错误(由操作系统完成).二.选择题1.主(内)存用来存放.A.程序B.数据C.微程序D.程序和数据解:答案为D.2.下列存储器中,速度最慢的是.A.半导体存储器B.光盘存储器C.磁带存储器D.硬盘存储器解:答案为C.3.某一SRAM芯片,容量为16K×1位,则其地址线有.A.14根B.16K根C.16根D.32根解:答案为A.4.下列部件(设备)中,存取速度最快的是.A.光盘存储器B.CPU的寄存器C.软盘存储器D.硬盘存储器解:答案为B.5.在主存和CPU之间增加Cache的目的是.A.扩大主存的容量B.增加CPU中通用寄存器的数量C.解决CPU和主存之间的速度匹配D.代替CPU中的寄存器工作解:答案为C.6.计算机的存储器采用分级存储体系的目的是.A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量,价格与存取速度间的矛盾解:答案为D.7.相联存储器是按进行寻址的存储器.A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定与堆栈存取方式结合解:答案为C.8.某SRAM芯片,其容量为1K×8位,加上电源端和接地端后,该芯片的引出线的最少数目应为.A.23B.25C.50D.20解:答案为D.9.常用的虚拟存储器由两级存储器组成,其中辅存是大容量的磁表面存储器.A.主存—辅存B.快存—主存C.快存—辅存D.通用寄存器—主存解:答案为A.10.在Cache的地址映射中,若主存中的任意一块均可映射到Cache内的任意一快的位置上,则这种方法称为.A.全相联映射B.直接映射C.组相联映射D.混合映射解:答案为A.三.填空题1.对存储器的要求是, , ,为解决这三者的矛盾,计算机,采用体系结构.答:速度快,容量大,成本低,分级存储体系.2.CPU能直接访问和,但不能访问和.答:主存,CACHE,外存,I/O设备.3.Cache的映射方式有, 和三种.其中方式,适度地兼顾了前两者的优点又尽量避免其缺点,比较理想.答:直接映象,全相联映象,组相联映象,组相联映象.4.广泛使用的和都是半导体存储器.前者的速度比后者快,不如后者高.它们的共同缺点是断电后保存信息.答:依次为SRAM,DRAM,随机读写,集成度,不能.5.闪速存储器能提供高性能,低功耗,高可靠性以及能力,为现有的体系结构带来巨大变化,因此作为用于便携式电脑中.答:瞬时启动,存储器,固态盘.6.相联存储器不按地址而是按访问的存储器,在Cache中用来存放,在虚拟存储器中用来存放.答:内容,行地址表,段表,页表和快表.7.虚拟存储器指的是层次,它给用户提供了一个比实际空间大得多的.答:主-辅存,主存,虚拟地址.8.磁盘的地址格式由, , , 四部分组成.答:台号,柱面号(磁道号),盘面号(磁头号),扇区号.9.温彻斯特硬盘的特点是, 和.答:固定盘片,活动磁头和密封结构.10.一个完整的磁盘存储器由三部分组成,其中又称磁盘机或磁盘子系统,是独立于主机的一个完整的设备, 是磁盘机与主机的接口部件, 用于保存信息.答:驱动器,控制器,盘片.四.计算题1.设有一个具有24位地址和8位字长的存储器,求:(1)该存储器能存储多少字节的信息(2)若存储器由4M×1位的RAM芯片组成,需要多少片(3)需要哪种译码器实现芯片选择解:⑴存储单元数为224=16M=16777216,故能存储16M字节的信息.⑵由于存储容量为16MB(8位字长),每4M字节需要4片(位并联方式),故需芯片数为16/4×8=32片.⑶若用32片组成一个16M(8位字长),地址总线的低22位可直接连到芯片的A0-A21管脚,而地址总线的高2位(A22,A23)需要通过2:4线译码器进行芯片选择.存储器组成方案为位并联和地址串联相结合的方式.2.某计算机系统的内存由Cache和主存构成,Cache的存取周期为45ns,主存的存取周期为200ns.已知在一段给定的时间内,CPU共访问内存4500次,其中340次访问主存,求:(1)Cache的命中率是多少(2)CPU访问内存的平均访问时间是多少(3)Cache-主存系统的效率是多少解:⑴命中率H=(4500-340)/ 4500=0.92.⑵ CPU访存的平均时间T=0.92×45+(1-0.92)×200=57.4ns⑶ cache-主存系统的效率e=45/57.4=78℅5.设某磁盘存储器的平均找道时间为ts,转速每分钟r转,每磁道容量为N个字,每信息块为n个字,试推导磁盘存储器读写一块信息所需总时间tB的公式.解:tB=ts+60/2r+60n/rN.7.某磁盘组有4个盘片,5个记录面,每个记录面的内磁道直径为22cm,外磁道直接为33cm,最大位密度为1600b/cm,道密度为80道/cm,转速7200转速/分.⑴磁盘的总存储容量(非格式化)⑵最大数据传输率是多少解:⑴总容量=每面容量×记录面数每面容量=某一磁道容量×磁道数某磁道容量=磁道长×本道位密度所以,最内圈磁道的容量=1600×22×3.14=110528字节/道磁道数=存储器域长×道密度=(33—22)/2×80=253616000字节⑵最大数据传输率=转速×某磁道容量=7200/60×110528=13263360字节/秒。
计算机组成原理的试卷和答案
一、单项选择题1. Pentium属于___B____位结构的微处理器;A 64B 32C 16D 82. 冯诺依曼机的基本工作方式的特点是_C_____;A 多指令流多数据流B 堆栈操作C 按地址访问并顺序执行指令D 存贮器按内容选择地址3. 根据国标规定,每个汉字在计算机内占用____B__个字节存储;A 1B 2C 3D 44. 计算机系统多级层次中,从下层到上层,各级相对顺序正确的应当是_C_____;A 汇编语言机器级→操作系统机器级→高级语言机器级B 传统机器语言机器级→高级机器语言机器级→汇编语言机器级C 微程序机器级→传统机器语言机器→汇编语言机器级D 汇编语言机器级→应用语言机器级→高级语言机器级5. 采用2的补码形式表示时,定点16位字长的字能表示的整数范围是___A___;A －215 ～＋215－1B －215－1～＋215－1C －215＋1～＋215D －215～＋2156. 浮点数据格式中的阶码常用_____D__A____;A B C D8. 某SRAM芯片的存储容量为64K×16位,该芯片的地址线和数据线数目为___D___;A 64,16B 16,64C 64,8D 16,169. 主存储器和CPU之间增加Cache的目的是___A___;A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器的容量C 扩大CPU中通用寄存器的数量D 既扩大主存的容量,又扩大CPU通用寄存器的数量10. 某单片机的系统程序,不允许用户改变,则可以选用__B____作为存储芯片;A SRAMB 闪速存储器C cacheD 辅助存储器11. 指令周期是指___C___;A CPU从主存取出一条指令的时间B CPU执行一条指令的时间C CPU从主存取出一条指令加上CPU执行这条指令的时间D 时钟周期时间12. 程序控制类指令的功能是__D____;A 进行算术运算和逻辑运算B 进行主存与CPU之间的数据传送C 进行CPU和I/O设备之间的数据传送D 改变程序执行的顺序13. 假定下列字符码中有奇偶校验位,但没有数据错误,采用偶校验的字符码是___DA___是不正确的;A 一旦有中断请求出现,CPU立即停止当前指令的执行,转而去受理中断请求B CPU响应中断时暂停运行当前程序,自动转移到中断服务程序C 中断方式一般适用于随机出现的服务D 为了保证中断服务程序执行完毕以后,能正确返回到被中断的断点继续执行程序,必须进行现场保存操作15. 在下面描述的RISC指令系统中不正确的表述是_C__;A 选取使用频率高的一些简单指令,指令条数少B 指令长度固定C 指令格式种类多D 只有取数/存数指令访问存储器16. 运算器虽有许多部件组成,但核心部分是_____B_;A 数据总线B 算术逻辑运算单元C 多路开关D 累加寄存器17. 在数据传送过程中,数据由串行变并行或由并行变串行,其转换是通过___A___;A 移位寄存器B 数据寄存器C 锁存器D 指令寄存器18. “与非”门中的某一个输入值为“0”,那么它的输出值___B___;A 为“0”B 为“1”C 取决于正逻辑还是负逻辑D 取决于其他输入端的值19. 由与非门构成的基本RS触发器两个输入端1R,0S==时,触发器的状态为___A___;A 0Q,1Q==B 1Q,1Q==C 1Q,0Q==D 0Q,0Q==20. CPI中文含义是____C____;A CPU执行时间B 指令条数C 每条指令需要的时钟周期数D 每秒百万条指令二、对错判断题1. 存储系统中,引入虚拟存储器主要是为了提高主存访问速度; 错2. 微程序设计技术是利用软件方法设计操作控制的一门技术,它具有规整性、可维护性、灵活性等一系列优点; 对3. DMA技术的出现使得外围设备可通过DMA控制器直接访问内存; 对4. CPU访问存储器的时间是由存储器的容量决定的,存储容量与越大,访问存储器所需的时间越长; 错5. 大多数微型机的总线由地址总线,数据总线和控制总线组成,所以被称为三总线结构计算机; 错6. 堆栈是先进后出原则存取数据的存储器; 对7. 同模拟相比,数字信号的特点是它的离散性;一个数字信号只有两种取值,分别表示为“0”和“1”;在逻辑代数中,有三种基本逻辑运算：与、或、非; 对8. “只有当一件事的几个条件全部具备之后,这件事才发生”,这种关系称为或逻辑;错9. 组合电路的特点是电路任意时刻输出状态只取决于该时刻的输入状态,而与该时刻前的电路状态无关; 对10. 为了检测数据传输中出现的错误,常用奇偶校验方法;可以使用奇校验,也可以使用偶校验; 对三、简答题1. 计算机如何区分指令还是数据答：时间上讲,取指令事件发生在“取指周期”,取数据事件发生在“执行周期”;从空间上讲,从内存读出的指令流流向控制器指令寄存器;从内存读出的数据流流向运算器通用寄存器;2. 何谓“异或”门,写出其逻辑表达式、画出其电路符号、列出其真值表;答： BABABAF⊕=+=3. 什么是存储保护通常采用什么方法答：当多个用户共享主存时,为使系统能正常工作,应防止由于一个用户程序出错而破坏其它用户的程序和系统软件,还要防止一个用户程序不合法的访问不是分给它的主存区域;为此,系统提供存储保护;通常采用的方法是：存储区域保护和访问方式保护;4. 什么是计算机体系结构中的并行性有哪些提高并行性的基本技术方法答：并行性：在同一时刻或是同一时间间隔内完成两种或两种以上性质相同或不相同的工作;提高并行性的三种技术途径：时间重叠、资源重复、资源共享;5. 以可屏蔽中断为例,说明一次完整的中断过程主要包括哪些环节答：1 设备提出中断请求2 当一条指令执行结束时CPU响应中断3 CPU设置“中断屏蔽”标志,禁止中断4 保存程序断点PC5 识别中断源6 用软件方法保存CPU现场7 为设备服务中断服务、中断处理8 恢复CPU现场9 “中断屏蔽”标志复位,开放中断10 返回主程序6. 请说明指令周期、机器周期、时钟周期之间的关系答：指令周期是指取出并执行一条指令的时间,指令周期常常用若干个CPU周期数来表示,CPU周期也称为机器周期,而一个CPU周期又包含若干个时钟周期也称为节拍脉冲或T 周期;7. 何谓CRT的显示分辨率、灰度级答：分辨率是指显示器所能表示的像素个数;像素越密,分辨率越高,图像越清晰;分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力;同时刷新存储器要有与显示像素数相对应的存储空间,用来存储每个像素的信息;灰度级是指黑白显示器中所显示的像素点的亮暗差别,在彩色显示器中则表现为颜色的不同;灰度级越多,图像层次越清楚逼真;四、应用题1. 已知时钟频率5MHz的8086微处理器能够用4个时钟周期传送16位数据,请计算其处理器总线带宽;答：16÷4××10-6bps＝20×106 bps＝ MB/S2. 异步通信方式传送ASCII码,数据位8位,奇校验1位,停止位1位;计算当波特率比特率为4800时,每秒传送的字符数是多少每个数据位的时间长度是多少答：每个字符格式包含10个位,因此字符传送速率4800波特/10＝480字符/秒每个数据位时间长度T＝1/4800＝3. 化简如下逻辑表达式：CBCBBCAABCA++++答：A＋C4. 一个十六进制表达的代码BE580000是采用单精度格式保存的浮点数,求其真值可以用二进制表达;答：转换为二进制数形式：BE580000＝1011 1110 0101 1000 0000 0000 0000 0000则：S＝1,表示负数E＝01111100＝7CH＝124,e＝124－127＝－3M＝101 1000 0000 0000 0000 0000二进制表达的真值数据：－1. 1011×2－3＝－＝－2－3＋2－4＋2－6＋2－7＝－5. CPU执行一段程序时,cache完成存取的次数为3800次,主存完成存取的次数为200次,已知cache存取周期为50ns,主存为210ns,求cache 的命中率和平均访问时间;答：解：命中率 H = Nc /Nc + Nm＝3800/ 3800＋200 ＝平均访问时间Ta＝H×Tc＋1－H×Tm＝×50ns＋×210＝。
计算机组成原理题库4
一．是非题（对的打+，错的打—，每题1分，共10题）1.数据总线用来传输各功能部件之间的数据信息（+）2.常见的集中控制优先权仲裁方式有2种（—）3.对于仅有一个主模块的简单系统，无须申请.分配和撤除，总线的使用权始终归它占有（+）4存储器有3个主要性能指标：速度，容量和价格（—）5目前，动态RAM的应用比静态RAM要广泛（+）6辅助存储器又叫外部存储器（+）7硬磁盘，软磁盘，磁带不属于表面存储器（—）8数据线是I/Q设备与主机之间数据代码的传送线（+）9AR用于存放主存中需要交换数据的地址（+）10计算机中的数部分放在寄存器中，通常称寄存器的数位为机器字长（—）二．填空题（共10道，共10分）１．软件通常分为 ___ 系统软件 ____ 和 ___ 应用软件 ____ 两大类。
２．奇偶校验法只能发现 __ _ 奇 ____ 数个错，不能检查无错或 ___ _ 偶 ___ 数个错。
３．规格化的浮点数要求其尾数的最高位必须是 ___ _1 ______ 。
４．指令通常由 ___ _ 操作码 _____ 和 ____ 地址码 ______ 两部分组成。
５．转移指令用于控制程序的执行顺序，分为——条件转移——指令和——无条件转移——指令。
６． Cache 是一种———高速缓冲———存储器，是为了解决ＣＰＵ和－－主存－－之间－－速度－－上不匹配而采用的一项重要硬件技术。
７．要组成容量为 4K*8 位的存储器，需要 __ 8 ___ 片 4K*1 位的静态 RAM 芯片并联，或者需要 _ 4 __ 片 1K*8 位的静态 RAM 芯片串联。
８．主机 CPU 和 I ／ O 之间的通信，原则上是通过共享 ____ 主存储器 _ ____ 来实现的。
９．总线的两个重要特点是——分时——和——共享——。
１０． DMA 数据传送过程可以分为 ___ 传送前预处理 _____ 、数据块传送和 _____ 传送后处理 _____ 三个三、单项选择题（共10道，共10分）１．世界上第一台电子计算机于１９４６年诞生于（A ）Ａ．美国Ｂ．德国Ｃ．中国Ｄ．法国2．若二进制数为１０１１０１１．１０１，则其十进制数为（A ）．Ａ．９１．５Ｂ．９１．６２５Ｃ．７３３Ｄ．５５１．５3.在（C）的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用I/Q指令。
计算机组成原理期末考试试题及答案 (4)
计算机组成原理期末考试试题及答案一、选择题1、完整的计算机系统应包括______。
DA. 运算器、存储器和控制器B. 外部设备和主机C. 主机和实用程序D. 配套的硬件设备和软件系统2、计算机系统中的存储器系统是指______。
DA.RAM存储器B.ROM存储器C. 主存储器D. 主存储器和外存储器3、冯·诺依曼机工作方式的基本特点是______。
BA. 多指令流单数据流B. 按地址访问并顺序执行指令C. 堆栈操作D. 存储器按内部选择地址4、下列说法中不正确的是______。
DA. 任何可以由软件实现的操作也可以由硬件来实现B. 固件就功能而言类似于软件，而从形态来说又类似于硬件C. 在计算机系统的层次结构中，微程序级属于硬件级，其他四级都是软件级D. 面向高级语言的机器是完全可以实现的5、在下列数中最小的数为______。
CA. (101001)2B. (52)8C. (101001)BCDD. (233)166、在下列数中最大的数为______。
BA. (10010101)2B. (227)8C. (143)5D. (96)167、在机器中，______的零的表示形式是唯一的。
BA. 原码B. 补码C. 反码D. 原码和反码9、针对8位二进制数，下列说法中正确的是______。
BA.–127的补码为10000000B.–127的反码等于0的移码BC.+1的移码等于–127的反码D.0的补码等于–1的反码9、一个8位二进制整数采用补码表示，且由3个“1”和5个“0”组成，则最小值为______。
BA. –127B. –32C. –125D. –310、计算机系统中采用补码运算的目的是为了______。
CA. 与手工运算方式保持一致B. 提高运算速度C. 简化计算机的设计D. 提高运算的精度11、若某数x的真值为–0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是______码。
计算机组成原理习题(附参考答案)
计算机组成原理习题（附参考答案）一、单选题（共90题，每题1分，共90分）1、在统一编址方式下，下面的说法( )是正确的。
A、一个具体地址只能对应内存单元B、一个具体地址既可对应输入/输出设备，又可对应内存单元C、一个具体地址只能对应输入/输出设备D、只对应输入/输出设备或者只对应内存单元正确答案：D2、堆栈指针SP的内容是（）。
A、栈顶地址B、栈顶内容C、栈底内容D、栈底地址正确答案：A3、下列不属于程序控制指令的是（）。
A、循环指令B、无条件转移指令C、条件转移指令D、中断隐指令正确答案：D4、计算机的存储系统是指（）。
A、cache，主存储器和外存储器B、主存储器C、ROMD、RAM正确答案：A5、指令是指（）。
A、计算机中一个部件B、发给计算机的一个操作命令C、完成操作功能的硬件D、通常用于构成主存的集成电路正确答案：B6、相对于微程序控制器，组合逻辑控制器的特点是（）。
A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易D、指令执行速度快，指令功能的修改和扩展难正确答案：D7、中断向量可提供（）。
A、主程序的断点地址B、传送数据的起始地址C、被选中设备的地址D、中断服务程序入口地址正确答案：D8、迄今为止，计算机中的所有信息仍以二进制方式表示的理由是（）。
A、信息处理方便B、物理器件性能所致C、运算速度快D、节约元件正确答案：B9、相联存储器是按（）进行寻址的存储器。
A、内容指定方式B、地址指定与堆栈存取方式结合C、堆栈存取方式D、地址指定方式正确答案：A10、若SRAM芯片的容量是2M×8位，则该芯片引脚中地址线和数据线的数目之和是（）。
A、29B、21C、18D、不可估计正确答案：A11、若x=103,y=-25,则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。
A、x+yB、-x+yC、-x-yD、x-y正确答案：D12、系统总线是指（）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
计算机组成原理试题4
一、选择题（共20分，每题1分）
1．一条指令中包含的信息有。
A．操作码、控制码；
B．操作码、向量地址；
C．操作码、地址码。
2．在各种异步通信方式中，______速度最快。
A．全互锁；
B．半互锁；
C．不互锁。
3．一个512KB的存储器，其地址线和数据线的总和是______。
A．17；
B．19；
C．27。
4．在下列因素中，与Cache的命中率无关的是。
）
A．Cache块的大小；
B．Cache的容量；
C．主存的存取时间。
5．在计数器定时查询方式下，若计数从0开始，则______。
A．设备号小的优先级高；
B．每个设备使用总线的机会相等；
C．设备号大的优先级高。
6．Cache的地址映象中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作。
A．直接映象；
B．全相联映象；
C．组相联映象。
7．中断服务程序的最后一条指令是______。
A．转移指令；
B．出栈指令；
C．中断返回指令。
8．微指令操作控制字段的每一位代表一个控制信号，这种微程序的控制（编码）方式是______。
A．字段直接编码；
B．直接编码；
C．混合编码。
9．在取指令操作之后，程序计数器中存放的是______。
A．当前指令的地址；
B．程序中指令的数量；
C．下一条指令的地址。
10．以下叙述中______是正确的。
A．RISC机一定采用流水技术；
B．采用流水技术的机器一定是RISC机；
C．CISC机一定不采用流水技术。
11．在一地址格式的指令中，下列是正确的。
A．仅有一个操作数，其地址由指令的地址码提供；
B．可能有一个操作数，也可能有两个操作数；
C．一定有两个操作数，另一个是隐含的。
12．在浮点机中，判断原码规格化形式的原则是______。
A．尾数的符号位与第一数位不同；
B．尾数的第一数位为1，数符任意；
C．尾数的符号位与第一数位相同；
D．阶符与数符不同。
13．I/O采用不统一编址时，进行输入输出操作的指令是______。
A．控制指令；
B．访存指令；
C．输入输出指令。
14．设机器字长为64位，存储容量为128MB，若按字编址，它的寻址范围是。
A．16MB；
B．16M；
C．32M。
15．寻址便于处理数组问题。
A．间接寻址；
B．变址寻址；
C．相对寻址。
16．超标量技术是______。
A．缩短原来流水线的处理器周期；
B．在每个时钟周期内同时并发多条指令；
C．把多条能并行操作的指令组合成一条具有多个操作码字段的指令。
17．以下叙述中______是错误的。
A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；
B．所有指令的取指令操作都是相同的；
C．在指令长度相同的情况下，所有指令的取指操作都是相同的。
18．I/O与主机交换信息的方式中，中断方式的特点是______。
A．CPU与设备串行工作，传送与主程序串行工作；
B．CPU与设备并行工作，传送与主程序串行工作；
C．CPU与设备并行工作，传送与主程序并行工作。
19．设寄存器内容为11111111，若它等于+127，则为______。
A．原码；
B．补码；
C．反码；
D．移码。
20．设机器数采用补码形式（含l位符号位），若寄存器内容为9BH，则对应的十进制数为______。
A．-27；
B．-97；
C．-101；
D．155。
二、填空题（共20分，每空1分）
1．DMA的数据块传送可分为 A 、 B 和 C 阶段。
2．设n = 16 （不包括符号位），机器完成一次加和移位各需100ns，则原码一位乘最
多需 A ns,补码Booth算法最多需 B ns。
3．设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+ 1→ pc。
设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为 A 。
若当前
指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为 B 。
4．设浮点数阶码为8位（含1位阶符），用移码表示，尾数为24位（含1位数符），用补码规格化表示，则对应其最大正数的机器数形式为 A ，真值为 B （十进制表示）；对应其绝对值最小负数的机器数形式为 C ，真值为D （十进制表示）。
5．I/O的编址方式可分为 A 和 B 两大类，前者需有独立的I/O指令，
后者可通过 C 指令和设备交换信息。
6．动态RAM靠 A 的原理存储信息，因此一般在 B 时间内必须刷新一次，刷新与 C 址有关，该地址由 D 给出。
7．在微程序控制器中，一条机器指令对应一个 A ，若某机有35条机器指令，通常可对应 B 。
三、解释下列概念（共10分，每题2分）
1．CMAR
2．总线
3．指令流水
4．单重分组跳跃进位
5．寻址方式
四、计算题（6分）
设某机主频为8MHz，每个机器周期平均含2个时钟周期，每条指令平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS？若机器主频不变，但每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？
五、简答题（共20分）
1．CPU包括哪几个工作周期？每个工作周期的作用是什么。
（4分）
2．什么是指令周期、机器周期和时钟周期？三者有何关系?（6分）
3．某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L3,L2,L4,L1,L0，写出各中断源的屏蔽字。
（5分）
4．某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备56种操作。
操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。
（5分） （1）画出一地址指令格式并指出各字段的作用； （2）该指令直接寻址的最大范围（十进制表示）； （3）一次间址的寻址范围（十进制表示）； （4）相对寻址的位移量（十进制表示）。
六、问答题（共15分）
1．按序写出完成一条加法指令ADD α(α为主存地址)两种控制器所发出的微操作命令及节拍安排。
（8分）
2．假设磁盘采用DMA 方式与主机交换信息，其传输速率为2MB/s ，而且DMA 的预处理需1000个时钟周期，DMA 完成传送后处理中断需500个时钟周期。
如果平均传输的数据长度为4KB ，试问在硬盘工作时，50MHz 的处理器需用多少时间比率进行DMA 辅助操作（预处理和后处理）。
（7分）（输入输出 4）
七、设计题（10分）
设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信号（低电平有效），用
WR 作读写控制信号（高电平为读，低电平为写）。
现有下列芯片及各种门电路（门电路自
定），如图所示。
74138译码器D n D 0RAM: 1K×4位
2K×8位 8K×8位 16K×1位 4K×4位
ROM: 2K×8位
8K×8位 32K×8位
A A D n D 0
A A 2A G 2
B G 7
Y 0Y G 1， ， 为控制端C, B, A 为变量控制端 …… 为输出端
画出CPU 与存储器的连接图，要求：
（1）存储芯片地址空间分配为：0～2047为系统程序区；2048～8191为用户程序区。
（2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。