半导体制造工艺课件
合集下载
半导体制造工艺过程培训课件.pptx
光刻与刻蚀
• 干法刻蚀：利用等离子体将不要的材料去除（亚微 米尺寸下刻蚀器件的最主要方法）。
• 干法刻蚀种类很多，如光挥发、气相腐蚀、等离子 体腐蚀等。
• 其优点是：各向异性好，选择比高，可控性、灵活 性、重复性好，细线条操作安全，易实现自动化， 无化学废液，处理过程未引入污染，洁净度高。
• 缺点是：成本高，设备复杂。干法刻蚀主要形式有 纯化学过程（如屏蔽式，下游式，桶式），纯物理 过程（如离子铣），物理化学过程，常用的有反应 离子刻蚀RIE，离子束辅助自由基刻蚀ICP。
薄膜沉积
• 化学气象沉积指利用化学反应的方式在反应室内将 反应物（通常为气体)生成固态的生成物，并沉积 在硅片表面的一种薄膜沉积技术。
• 气相淀积具有很好的台阶覆盖特性 • APCVD = Atmospheric Pressure CVD，常压CVD • LPCVD = Low Pressure CVD，低压CVD • PECVD = Plasma Enhanced CVD，等离子体CVD • HDPCVD = High-Density CVD，高密度CVD
晶体生长与圆晶制造晶体生长与圆晶制造 Nhomakorabea 热氧化
• SiO2的基本特性
• 杂质阻挡特性好 • 硅和SiO2的腐蚀选择特性好
热氧化
• 反应方程：
• Si(固体)+O2(气体)SiO2 • Si(固体)+2H2O (气体)SiO2 +H2(气体)
热氧化
• 硅热氧化工艺，可分为：干氧氧化、水汽氧化和湿氧氧化。 干氧氧化是以干燥纯净的氧气作为氧化气氛，在高温下氧直 接与硅反应生成二氧化硅。水汽氧化是以高纯水蒸汽为氧化 气氛，由硅片表面的硅原子和水分子反应生成二氧化硅。水 汽氧化的氧化速率比干氧氧化的为大。而湿氧氧化实质上是 干氧氧化和水汽氧化的混合，氧化速率介于二者之间。
第三章半导体制造工艺简介ppt课件
8 常用工艺之五：薄膜制备
❖ 四种薄膜：氧化膜；电介质膜；多晶硅膜； 金属膜
8 常用工艺之五：薄膜制备
❖ （1〕氧化 ❖ SiO2的作用 ❖ 屏蔽杂质、栅氧化层、介质隔离、器件保护和表面
钝化 ❖ SiO2的制备 ❖ 需要高纯度，目前最常用的方法是热氧化法。主要
分为干氧氧化、水汽氧化和湿氧氧化三种。 ❖ 氮化硅的制备 ❖ 主要用作：金属上下层的绝缘层、场氧的屏蔽层、
主要内容
❖ 3.1半导体基础知识 ❖ 3.2 工艺流程 ❖ 3.3 工艺集成
3.2 工艺流程
❖ 1 制造工艺简介 ❖ 2 材料的作用 ❖ 3 工艺流程 ❖ 4 常用工艺之一：外延生长 ❖ 5 常用工艺之二：光刻 ❖ 6 常用工艺之三：刻蚀 ❖ 7 常用工艺之四：掺杂 ❖ 8 常用工艺之五：薄膜制备
扩散和离子注入的对比
离子注入
注入损伤
❖ 注入损伤：带有能量的离子进入半导体衬底， 经过碰撞和损失能量，最后停留下来。
❖ 电子碰撞：电子激发或新的电子空穴对产生 ❖ 原子核碰撞：使原子碰撞，离开晶格，形成
损伤，也称晶格无序
晶格无序
退火
❖ 由于离子注入所造成的损伤区及无序团，使 迁移率和寿命等半导体参数受到严重影响。
❖ 每层版图都有相对应的掩膜版，并对应于不 同的工艺。
4 常用工艺之一：外延生长
❖ 半导体器件通常不是直接做在衬底上的， 而是先在沉底上生长一层外延层，然后将 器件做在外延层上。外延层可以与沉底同 一种材料，也可以不同。
❖ 在双极型集成电路中：可以解决原件间的 隔离；减小集电极串联电阻。
❖ 在CMOS集成电路中：可以有效避免闩锁 效应。
度取决于温度。
3.1半导体基础知识
❖ 关于扩散电阻： ❖ 集成电路中经常见到的扩散电阻其实就是利
半导体制造技术ppt课件
27
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
28
28
3. 软烘（soft baking） • 因为光刻胶是一种粘稠体，所以涂胶结束后并不能直接进行曝光，必须经过烘焙，使光刻
胶中的溶剂蒸发。烘焙后的光刻胶仍然保持“软”状态。但和晶圆的粘结更加牢固。 • 目的:去除光刻胶中的溶剂。
蒸发溶剂的原因： 1）溶剂吸收光，干扰了曝光中聚合物的化学反应。 2）蒸发溶剂增强光刻胶和晶圆的粘附力。
• 典型的方法：自动检查，“检查工作站”
36
36
气相成底膜处理 1、硅片清洗：硅片沾污影响粘附性—显影和刻蚀中的光刻胶飘移 2、脱水烘焙：200~250度 3、硅片成底膜：提高粘附力 成底膜技术：浸泡、喷雾和气相方法
37
37
第一步:清洗 目的：清除掉晶圆在存储、装载和卸载到片匣过程中吸附到的一些颗粒状污染物。 方法：
参数
纵横比（分辨力） 黏结力 曝光速度 针孔数量 阶梯覆盖度 成本 显影液 光刻胶去除剂
氧化工步 金属工步
正胶
更好 更快
有机溶剂 酸 氯化溶剂化合物
负胶 更高
更少 更好 更高 水溶性溶剂
酸 普通酸溶剂
22
光刻工艺8步骤
23
23
24
24
25
25
1、气相成底膜
目的：增强光刻胶与硅片的粘附性 步骤：
正胶: 晶片上图形与掩膜相同 曝光部分发生降解反应，可溶解 曝光的部分去除
15
15
负胶 Negative Optical resist
• 负胶的光学性能是从可溶解性到不溶解性。 • 负胶在曝光后发生交链作用形成网络结构，在
显影液中很少被溶解，而未被曝光的部分充分 溶解。
16
正胶－Positive Optical Resist ❖ 正胶的光化学性质是从抗溶解到可溶性。 ❖ 正胶曝光后显影时感光的胶层溶解了。 ❖ 现有VLSI工艺都采用正胶
半导体制程简=PPT课件
– 例如：硅、硅化 物、金属导线等 等。
– 另外，在去除光 阻止后，通常还 需要有一步清洗， 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后，晶园送回Track进行显影，洗掉被曝 过光的光阻。
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的 主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer)，它的主要成分为硅(Si)。
– 另外，在去除光 阻止后，通常还 需要有一步清洗， 以保证晶园表面 的洁净度。
-
30
2.7 金属蚀刻
• Metal Etch
– 金属蚀刻用于制作芯片中的金属导线。 – 导线的形状由Photo制作出来。 – 这部分工作也使用等离子体完成。
-
31
2.8 薄膜生长
– Develop & Bake
• 曝光完毕之后，晶园送回Track进行显影，洗掉被曝 过光的光阻。
• 然后再进行烘烤，使没有被洗掉的光阻变得比较坚硬 而不至于在下一步蚀刻的时候被破坏掉。
-
24
2.4 酸蚀刻
• Acid Etch
– 将没有被光阻覆盖的薄膜腐蚀掉，是酸蚀刻的 主要任务。
– 蚀刻完毕之后，再将光阻洗去。
• 一般而言通常使用 正光阻。只有少数 层次采用负光阻。
-
20
• 曝光
– Exposure
• 曝光动作的目的是将光罩上的图形传送到晶园上。 • 0.13um，0.18um就是这样做出来的。 • 曝光所采用的机台有两种：Stepper和Scanner。
-
21
• 左图是当今 市场占有率 最高的ASML 曝光机。
半导体制程简介
——芯片是如何制作出来的
-
1
基本过程
• 晶园制作 – Wafer Creation
• 芯片制作 – Chip Creation
• 后封装 – Chip Packaging
-
2
第1部分 晶园制作
-
3
1.1 多晶生成
• Poly Silicon Creation 1
– 目前半导体制程所使用的主要原料就是晶园 (Wafer)，它的主要成分为硅(Si)。
半导体制造工艺课件(PPT 98页)
激活杂质：使不在晶格位置上的离子运动到晶格 位置，以便具有电活性，产生自由载流子，起到 杂质的作用
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，
去掉氮化硅层
P阱离子注入，注硼
推阱
去掉N阱区的氧化层 退火驱入
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅
光刻场隔离区，非隔离区被 光刻胶保护起来
反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
形成多晶硅栅
生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
Salicide工艺
淀积多晶硅、刻蚀 并形成侧壁氧化层；
淀积Ti或Co等难熔 金属
RTP并选择腐蚀侧 壁氧化层上的金属；
最后形成Salicide 结构
形成硅化物
淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2
氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
消除损伤
退火方式：
炉退火
快速退火：脉冲激光法、扫描电子束、连续波激 光、非相干宽带频光源(如卤光灯、电弧灯、石墨 加热器、红外设备等)
氧化工艺
氧化：制备SiO2层 SiO2的性质及其作用 SiO2是一种十分理想的电绝缘材料，
去掉氮化硅层
P阱离子注入，注硼
推阱
去掉N阱区的氧化层 退火驱入
形成场隔离区
生长一层薄氧化层 淀积一层氮化硅
光刻场隔离区，非隔离区被 光刻胶保护起来
反应离子刻蚀氮化硅 场区离子注入 热生长厚的场氧化层 去掉氮化硅层
形成多晶硅栅
生长栅氧化层 淀积多晶硅 光刻多晶硅栅 刻蚀多晶硅栅
掺杂的均匀性好 温度低：小于600℃ 可以精确控制杂质分布 可以注入各种各样的元素 横向扩展比扩散要小得多。 可以对化合物半导体进行掺杂
离子注入系统的原理示意图
离子注入到无定形靶中的高斯分布情况
退火
退火：也叫热处理，集成电路工艺中所有的 在氮气等不活泼气氛中进行的热处理过程都 可以称为退火
Salicide工艺
淀积多晶硅、刻蚀 并形成侧壁氧化层；
淀积Ti或Co等难熔 金属
RTP并选择腐蚀侧 壁氧化层上的金属；
最后形成Salicide 结构
形成硅化物
淀积氧化层 反应离子刻蚀氧化层，形成侧壁氧化层 淀积难熔金属Ti或Co等 低温退火，形成C-47相的TiSi2或CoSi 去掉氧化层上的没有发生化学反应的Ti或Co 高温退火，形成低阻稳定的TiSi2或CoSi2
氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层
经典半导体制造工艺PPT（2000页）
经典半导体制造工艺PPT（2000页）第一章半导体产业介绍1. 什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？(15分)集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数产业周期无集成 1 1960年前小规模(SSI) 2到50 20世纪60年代前期中规模(MSI) 50到5000 20世纪60年代到70年代前期大规模(LSI) 5000到10万 20世纪70年代前期到后期超大规模(VLSI) 10万到100万 20世纪70年代后期到80年代后期甚大规模(ULSI) 大于100万 20世纪90年代后期到现在2. 写出IC 制造的５个步骤？(15分)Wafer preparation(硅片准备)Wafer fabrication (硅片制造)Wafer test/sort (硅片测试和拣选)Assembly and packaging (装配和封装)Final test(终测)3. 写出半导体产业发展方向？什么是摩尔定律？(15分)发展方向：提高芯片性能——提升速度(关键尺寸降低,集成度提高,研发采用新材料)，降低功耗。
提高芯片可靠性——严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为： IC 的集成度将每隔一年半翻一番。
4. 什么是特征尺寸CD？(10分)最小特征尺寸，称为关键尺寸（Critical Dimension，CD）CD常用于衡量工艺难易的标志。
5. 什么是More moore定律和More than Moore定律？(10分)“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
最新半导体制造工艺第1章绪论课件PPT
图1-9 PN结电容结构
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
图1-21 半导体芯片制造的关键工艺
1.4 集成电路制造阶段
(3)掩膜版制作 掩膜版中包括构成芯片的各层图形结构，现在最常 用的掩膜版技术是石英玻璃涂敷铬，在石英玻璃掩膜版表面的铬层 上形成芯片各层结构图形。 (4)装配与封装 芯片制造完成后，封装之前芯片要经过测试/拣选进 行单个芯片的电学测试，拣选出合格芯片和不合格芯片，并作出标 识，合格芯片包装在保护壳体内。 (5)终测 为了确保芯片的功能，要对每个被封装的集成电路进行测 试，以保证芯片的电学和环境特性参数满足要求，即保证发给用户 的芯片是合格芯片。
1.2 基本半导体元器件结构
图1-5 利用基区、发射区扩散形成电阻的结构
1.2 基本半导体元器件结构
图1-6 外延层电阻结构
1.2 基本半导体元器件结构
图1-7 MOS集成电路中的多晶硅电阻
1.2 基本半导体元器件结构
2.集成电路பைடு நூலகம்容结构
图1-8 集成电路中电容的结构
1.2 基本半导体元器件结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
1.2 基本半导体元器件结构
图1-10 MOS场效应晶体管电容结构
1.2 基本半导体元器件结构
1.2.2 有源器件结构 有源器件，如二极管和晶体管与无源元件在电子控制方式上
有很大差别，可以用于控制电流方向，放大小的信号，构成复杂的 电路。这些器件与电源相连时需要确定电极（+或-）。工作时利用 了电子和空穴的流动。 1.二极管的结构
图1-21 半导体芯片制造的关键工艺
1.4 集成电路制造阶段
(3)掩膜版制作 掩膜版中包括构成芯片的各层图形结构，现在最常 用的掩膜版技术是石英玻璃涂敷铬，在石英玻璃掩膜版表面的铬层 上形成芯片各层结构图形。 (4)装配与封装 芯片制造完成后，封装之前芯片要经过测试/拣选进 行单个芯片的电学测试，拣选出合格芯片和不合格芯片，并作出标 识，合格芯片包装在保护壳体内。 (5)终测 为了确保芯片的功能，要对每个被封装的集成电路进行测 试，以保证芯片的电学和环境特性参数满足要求，即保证发给用户 的芯片是合格芯片。
1.2 基本半导体元器件结构
图1-5 利用基区、发射区扩散形成电阻的结构
1.2 基本半导体元器件结构
图1-6 外延层电阻结构
1.2 基本半导体元器件结构
图1-7 MOS集成电路中的多晶硅电阻
1.2 基本半导体元器件结构
2.集成电路பைடு நூலகம்容结构
图1-8 集成电路中电容的结构
1.2 基本半导体元器件结构
图1-15 CMOS反相器电路的电路图、顶视图和剖面图
1.3 半导体器件工艺的发展历史
图1-16 生长型晶体管生长示意图
1.3 半导体器件工艺的发展历史
图1-17 合金结结型晶体管示意图
半导体制造工艺技术PPT(共68页)
Si2H6(气态) （反应半
3) Si2H6(气态) 品形成）
2Si (固态) + 3H2(气态) （最终产
以上实例是硅气相外延的一个反应过程
• 速度限制阶段
在实际大批量生产中，CVD反应的时间长 短很重要。温度升高会促使表面反应速度增加 。基于CVD反应的有序性，最慢的反应阶段会 成为整个工艺的瓶颈。换言之，反应速度最慢 的阶段将决定整个淀积过程的速度。
种新的化合物。
以上5中基本反应中，有一些特定的 化学气相淀积反应用来在硅片衬底上淀 积膜。对于某种特定反应的选择通常要 考虑淀积温度、膜的特性以及加工中的 问题等因素。
例如，用硅烷和氧气通过氧化反应 淀积SiO2膜。反应生成物SiO2淀积在硅 片表面，副产物事是氢。
SiH4 + O2
SiO2 + 2H2
• CVD 过程中的掺杂
CVD淀积过程中，在SiO2中掺入杂质对硅 片加工来说也是很重要。例如，在淀积SiO2的 过程中，反应气体中加入PH3后，会形成磷硅 玻璃。化学反应方程如下：
SiH4(气)+2PH3(气)+O2(气) SiO2(固)+2P(固)+5H2(气)
在磷硅玻璃中，磷以P2O5的形式存在，磷 硅玻璃由P2O5和SiO2的混合物共同组成；对于 要永久黏附在硅片表面的磷硅玻璃来说， P2O5 含量（重量比）不超过4％，这是因为磷硅玻 璃（PSG）有吸潮作用。
CVD 反应
• CVD 反应步骤
基本的化学气相淀积反应包含8个主要步骤， 以解释反应的机制。 1）气体传输至淀积区域； 2）膜先驱物的形成； 3）膜先驱物附着在硅片表面； 4）膜先驱物黏附； 5）膜先驱物扩散； 6）表面反应； 7）副产物从表面移除； 8）副产物从反应腔移除。
半导体制造工艺流程通用课件
半导体制造工艺流程通用课件
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
目录
• 半导体制造概述 • 半导体制造的前处理 • 半导体制造的核心工艺 • 半导体制造的后处理 • 半导体制造的挑战与解决方案 • 半导体制造的发展趋势与未来展望
01
半导体制造概述
半导体制造的定义
半导体制造
指通过一系列精密的物理和化学 工艺，将单晶硅或其他半导体材 料转化为集成电路的过程。
采用高k金属栅极材料， 可以提高芯片的性能和降 低功耗。
新型绝缘材料
采用新型绝缘材料，可以 提高芯片的集成度和可靠 性。
新型封装材料
采用新型封装材料，可以 提高芯片的散热性能和可 靠性。
系统集成与封装技术的发展
系统集成技术
通过系统集成技术，将多个芯片集成在一个封装 内，实现更高的性能和更小的体积。
封装类型
常见的封装类型包括塑料封装、陶瓷封装和金属封装等，它们具有不同的特点和适用范围 。
封装工艺
封装工艺涉及到多个环节，包括芯片贴装、引脚焊接、密封和标记等，每个环节都对保证 芯片的性能和可靠性至关重要。
测试与验证
测试与验证
在半导体制造的后处理过程中，测试与验证是确保芯片性能和质量 的重要环节。
化学气相沉积
总结词
化学气相沉积是通过化学反应在半导体表面形成薄膜的过程。
详细描述
化学气相沉积是在高温下，将气态物质在半导体表面进行化学反应，形成固态薄膜的过程。沉积的薄膜可以作为 绝缘层、导电层或保护层，对半导体器件的性能和稳定性具有重要影响。
04
半导体制造的后处理
金属化
金属化
在半导体制造的后处理过程中，金属化是关键的一步，它 涉及到在芯片表面沉积金属，以实现电路的导电连接。
半导体制造的工艺流程简介
《半导体制造工艺》PPT课件
半导体制造工艺流程
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
P
--
--
+++++
N
半 导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wa fer Fab）、 晶圆针测制程（Wafer Probe）；
0.1um 35 350 NA NA
0.2um 0.3um 0.5
7.5
3
75
30
750
300
NA
NA
10
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺 流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
多晶硅」。一般晶圆制造厂，将多晶硅融解
后，再利用硅晶种慢慢拉出单晶硅晶棒。一支
85公分长，重76.6公斤的 8寸 硅晶棒，约需
2天半时间长成。经研磨、抛光、切片后，即
成半导体之原料 晶圆片
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）
ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
半导体相关知识
• 本征材料：纯硅 9-10个9 250000Ω.cm
• N型硅： 掺入V族元素--磷P、砷As、锑Sb • P型硅： 掺入 III族元素—镓Ga、硼B • PN结：
P
--
--
+++++
N
半 导体元件制造过程可分为
• 前段（Front End）制程 晶圆处理制程（Wafer Fabrication；简称 Wa fer Fab）、 晶圆针测制程（Wafer Probe）；
0.1um 35 350 NA NA
0.2um 0.3um 0.5
7.5
3
75
30
750
300
NA
NA
10
半 导体元件制造过程
前段（Front End）制程---前工序
晶圆处理制程（Wafer Fabrication；简称 Wafer Fab）
典型的PN结隔离的掺金TTL电路工艺 流程
衬底制备 一次氧化 隐埋层光刻 隐埋层扩散
多晶硅」。一般晶圆制造厂，将多晶硅融解
后，再利用硅晶种慢慢拉出单晶硅晶棒。一支
85公分长，重76.6公斤的 8寸 硅晶棒，约需
2天半时间长成。经研磨、抛光、切片后，即
成半导体之原料 晶圆片
第一次光刻—N+埋层扩散孔
• 1。减小集电极串联电阻 • 2。减小寄生PNP管的影响
要求： 1。 杂质固浓度大
半导体制造工艺分类
• 一 双极型IC的基本制造工艺： • A 在元器件间要做电隔离区（PN结隔离、全介质隔离及PN结介质混合隔离）
ECL（不掺金） （非饱和型） 、TTL/DTL （饱和型） 、STTL （饱和型） B 在元器件间自然隔离
半导体制造工艺技术(PPT 68页)
本章将讨论薄膜淀积的原理、过程和所 需的设备，重点讨论SiO2和Si3N4等绝缘材料薄 膜以及多晶硅的淀积。金属和金属化合物薄膜 的淀积将在第13章中介绍。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
Figure 11.10
电信学院微电子教研室
CVD 反应中的压力
如果CVD发生在低压下，反应气体通过边 界层达到表面的扩散作用会显著增加。这会增 加反应物到衬底的输运。在CVD反应中低压的 作用就是使反应物更快地到达衬底表面。在这 种情况下，速度限制将受约于表面反应，即在 较低压下CVD工艺是反应速度限制的。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
MSI时代nMOS晶体管的各层膜
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
Photo 11.3
电信学院微电子教研室
CVD 化学过程
• 高温分解： 通常在无氧的条件下，通过加热化 合物分解（化学键断裂）；
2. 光分解： 利用辐射使化合物的化学键断裂分解； 3. 还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； • 氧化还原反应： 反应3与4地组合，反应后形成两
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
目标
通过本章的学习，将能够：
1. 描述出多层金属化。叙述并解释薄膜生长的三个阶段。 2. 提供对不同薄膜淀积技术的慨况。 3. 列举并描述化学气相淀积（CVD）反应的8个基本步骤，包
Figure 11.10
电信学院微电子教研室
CVD 反应中的压力
如果CVD发生在低压下，反应气体通过边 界层达到表面的扩散作用会显著增加。这会增 加反应物到衬底的输运。在CVD反应中低压的 作用就是使反应物更快地到达衬底表面。在这 种情况下，速度限制将受约于表面反应，即在 较低压下CVD工艺是反应速度限制的。
半导体制造技术 by Michael Quirk and Julian Serda
电信学院微电子教研室
MSI时代nMOS晶体管的各层膜
顶层
垫氧化层
Poly
n+
金属前氧化层 侧墙氧化层
栅氧化层
ILD 场氧化层
n+
p- epi layer
氮化硅
氧化硅
氧化硅 多晶
p+
金属
金属
p+
n-well
p+ silicon substrate
Photo 11.3
电信学院微电子教研室
CVD 化学过程
• 高温分解： 通常在无氧的条件下，通过加热化 合物分解（化学键断裂）；
2. 光分解： 利用辐射使化合物的化学键断裂分解； 3. 还原反应： 反应物分子和氢发生的反应； 4. 氧化反应： 反应物原子或分子和氧发生的反应； • 氧化还原反应： 反应3与4地组合，反应后形成两
半导体制造工艺培训教材PPT(共 57张)
每次煮10min，然后用去离子水煮沸，一直 到中性，烘干；
在真空中加温，时间为1~2h，以去除石墨 中的杂质；
常州信息职业技术学院
蒸铝过程
学习情景三
打开机械泵放气阀门。打开电源开关和机 械泵开关及真空室放气阀门，开启钟罩；
将处理好的铝丝挂好，放好硅片，降下钟 罩，关闭真空室放气阀门；
体（粒子靶）进行轰击，使气相等离子体 内具有被溅镀物体的粒子，这些粒子淀积 到硅晶片上形成溅射薄膜；
常州信息职业技术学院
学习情景三
溅射系统示意图
常州信息职业技术学院
热丝蒸发
学习情景三
分类：真空钨丝蒸发和电子束蒸发
真空钨丝蒸发 真空知识 1标准大气压=760mmHg=760Torr
1mmHg=1Torr=133Pa 粗真空：760~10Torr 低真空：10~10-3Torr 中真空：10-3~10-5Torr 高真空：10-5~10-8Torr 超高真空：10-8Torr以上
学习情景三
学习情景三： 薄膜制备
子情景4： 物理气相淀积
常州信息职业技术学院
学习情景三
半导体制造工艺 第2版
• 书名：半导体制造工 艺 第2版
• 书号：978-7-11150757-4
• 作者：张渊 • 出版社：机械工业出
版社
常州信息职业技术学院
物理气相淀积
学习情景三
概念：物理气相淀积，简称PV喷射出 来。系统中的气体分子不断作扩散运动， 一旦与油蒸汽分子相撞，就被油蒸汽分子 带走。因为油蒸汽分子的质量大，并且作 定向运动，所以气体分子就会被油蒸汽分 子带到前方；
常州信息职业技术学院
学习情景三
蒸发设备
真空蒸发设备又叫真空镀膜机；
在真空中加温，时间为1~2h，以去除石墨 中的杂质；
常州信息职业技术学院
蒸铝过程
学习情景三
打开机械泵放气阀门。打开电源开关和机 械泵开关及真空室放气阀门，开启钟罩；
将处理好的铝丝挂好，放好硅片，降下钟 罩，关闭真空室放气阀门；
体（粒子靶）进行轰击，使气相等离子体 内具有被溅镀物体的粒子，这些粒子淀积 到硅晶片上形成溅射薄膜；
常州信息职业技术学院
学习情景三
溅射系统示意图
常州信息职业技术学院
热丝蒸发
学习情景三
分类：真空钨丝蒸发和电子束蒸发
真空钨丝蒸发 真空知识 1标准大气压=760mmHg=760Torr
1mmHg=1Torr=133Pa 粗真空：760~10Torr 低真空：10~10-3Torr 中真空：10-3~10-5Torr 高真空：10-5~10-8Torr 超高真空：10-8Torr以上
学习情景三
学习情景三： 薄膜制备
子情景4： 物理气相淀积
常州信息职业技术学院
学习情景三
半导体制造工艺 第2版
• 书名：半导体制造工 艺 第2版
• 书号：978-7-11150757-4
• 作者：张渊 • 出版社：机械工业出
版社
常州信息职业技术学院
物理气相淀积
学习情景三
概念：物理气相淀积，简称PV喷射出 来。系统中的气体分子不断作扩散运动， 一旦与油蒸汽分子相撞，就被油蒸汽分子 带走。因为油蒸汽分子的质量大，并且作 定向运动，所以气体分子就会被油蒸汽分 子带到前方；
常州信息职业技术学院
学习情景三
蒸发设备
真空蒸发设备又叫真空镀膜机；
半导体工艺技术优质课件
7 ➢第六次光刻：接触孔刻蚀；
8
➢金属Al淀积； ➢第七次光刻：生成金属化图形；
课程设计作业一
课程设计作业一
形成N阱
初始氧化 淀积氮化硅层 光刻1版，定义出N阱 反应离子刻蚀氮化硅层 N阱离子注入，注磷
形成P阱
去掉光刻胶
在N阱区生长厚氧化层，其他区域被氮化硅层保护 而不会被氧化
优点是选择性好、反复性好、生产效率高、 设备简朴、成本低
缺陷是钻蚀严重、对图形旳控制性较差
干法刻蚀
溅射与离子束铣蚀：经过高能惰性气体离子旳物理轰
击作用刻蚀，各向异性性好，但选择性较差
等离子刻蚀(Plasma Etching)：利用放电产生旳游
离基与材料发生化学反应，形成挥发物，实现刻蚀。选 择性好、对衬底损伤较小，但各向异性较差
➢热氧化生成场氧； ➢氮化硅刻蚀； ➢缓冲层刻蚀； ➢清洗表面； ➢阈值电压调整旳离子注入； ➢栅氧生长；
4
➢CVD淀积N+多晶硅栅； ➢第三次光刻：形成多晶硅图形，定义栅极；
5
➢第四次光刻：打开N+区旳离子注入窗口； ➢磷注入；
5
➢光刻胶掩蔽条； ➢第五次光刻：P+区离子注入；
6
➢光刻胶掩蔽条； ➢CVD淀积SiO2； ➢离子注入退火；
掺杂旳均匀性好 温度低：不大于600℃ 能够精确控制杂质分布 能够注入多种各样旳元素 横向扩展比扩散要小得多。 能够对化合物半导体进行掺杂
离子注入系统旳原理示意图
离子注入到无定形靶中旳高斯分布情况
退火
退火：也叫热处理，集成电路工艺中全部旳 在氮气等不活泼气氛中进行旳热处理过程都 能够称为退火
形成N管源漏区
光刻，利用光刻胶将PMOS区保护起来 离子注入磷或砷，形成N管源漏区
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.常规氧化设备
4.5 氧化设备
图4-7 卧式氧化炉示意图
4.5 氧化设备
图4-8 立式氧化炉的装置部分
2.掺氯氧化设备
4.5 氧化设备
图4-9 掺氯氧化设备示意图
3.氢氧合成氧化设备
4.5 氧化设备
图4-10 氢氧合成氧化设备示意图
4.5 氧化设备
1)氧化前必须检查注入器喷口前端温度是否在氢气的着火点温度(5 85℃)以上，喷口是否在石英管界面的中心位置上，并从出口处检查 喷口前端是否正常，检查安放在喷口前端附近的热电偶是否有断电 现象。 2)定期检查氢气、氮气、氧气的气体管道是否存在漏气。 3)注意石英管是否盖紧，不可有漏气现象发生。 4)在进行设备调试时，必须充分通以氮气后才能工作。 5)氧化结束后要用氮气排除废气，一定要把残留在炉管内的气体， 特别是氢气，排除干净。
4.4 热氧化原理
④生成的副产物扩散出氧化层，并随主气流转移。 2)通过求解相关方程式，可以得到氧化层厚度与氧化时间的关系主 要有以下两种典型情况： ① 氧化层厚度与氧化时间成正比，氧化层的生长速率主要取决于在 硅表面上的氧化反应的快慢，称为表面反应控制，此时的氧化速率 主要取决于化学反应速率常数ks的大小。 ② 氧化层厚度与氧化时间的平方根成正比，氧化层的生长速率主要 取决于氧化剂在氧化层中扩散的快慢，称为扩散控制，此时的氧化 速率主要取决于扩散系数Dox的大小。 2.氧化温度的影响 3.氧化剂分压的影响
半导体制造工艺课件
路漫漫其悠远
少壮不努力，老大徒悲伤
第4章 氧 化
第4章 氧 化
4.1 引言 4.2 二氧化硅膜的性质 4.3 二氧化硅膜的用途 4.4 热氧化原理 4.5 氧化设备 4.6 氧化膜的质量控制 4.7 氧化工艺模拟
4.1 引言
二氧化硅(SiO2)是一种绝缘介质。它在半导体器件中起着十分重要 的作用。硅暴露在空气中，即使在室温条件下，其表面也能生长一 层4nm左右的氧化膜。这一层氧化膜结构致密，能防止硅表面继续 被氧化，且具有极稳定的化学性质和绝缘性质。正因为二氧化硅膜 的这些特性，才引起人们的广泛关注，并在半导体工艺中得到越来
图4-5 硅干氧氧化层厚度与氧化时间的关系
4.4 热氧化原理
2.水汽氧化 解决措施：经过吹干氧(或干氮)热处理，硅烷醇可分解为硅氧烷结 构，并排除水 3.湿氧氧化 4.掺氯氧化 (1)掺氯氧化作用 掺氯氧化的主要作用是减少钠离子的沾污，抑制 氧化堆垛层错，提高少子寿命，即提高器件的性能和可靠性。 1)可吸收、提取硅中的有害杂质。 2)掺氯不仅可以减少钠离子的沾污，并且集中分布在SiO2-Si界面附 近的氯还能使迁移到这里来的钠离子的正电荷效应减弱并被掐住不 动，从而使其丧失电活性和不稳定性。
4.2 二氧化硅膜的性质
(5)介电强度 介电强度是衡量材料耐压能力大小的，单位为V/cm。 2.二氧化硅的化学性质 1)随着氢氟酸浓度的增加，二氧化硅的腐蚀速率也增加，其关系曲 线如图4-3所示。 2)随着腐蚀反应温度的增加，腐蚀速率也加快，其曲线关系如图4-4 所示。
图4-3 二氧化硅的腐蚀速率与氢氟酸浓度的关系
4.4 热氧化原理
(2)掺氯氧化的氯源选择 掺氯试剂往往用氯化氢(HCl)、三氯乙烯(C 2HCl3)、四氯化碳(CCl4)及氯化铵(NH4Cl)等。 5.氢氧合成氧化 4.4.2 影响氧化速率的因素 1.氧化层厚度与氧化时间的关系 1)由上述各种热氧化膜制备过程可知，硅的热氧化过程是氧化剂通 过氧化层向SiO2-Si界面运动，再与界面的硅发生反应，而不是硅穿 透氧化层向外运动的。 ① 氧化剂(O2和H2O)从气相内部输运到气体-氧化层界面(又称膜层表 面)； ② 氧化剂扩散穿透已生成的二氧化硅起始层，抵达SiO2-Si界面； ③ 在界面处与硅发生氧化反应；
4.4 热氧化原理
4.氧化气氛的影响
图4-6 氧化层厚度与氧化温度的关系曲线图
4.4 热氧化原理
5.衬底表面势的影响 衬底表面势的影响主要发生在氧化处于表面反应控制过程中，这是 因为化学反应速率常数ks与衬底表面势有关。而衬底表面势除了与 衬底取向、掺杂浓度有关外，还与氧化前的表面处理等因素有关。
4.3 二氧化硅膜的用途
(2)电容器的介质材料 集成电路中的电容器大都是用二氧化硅来做 的，因为二氧化硅的相对介电常数为3~4，击穿电压较高，电容温度 系数小，这些优越的性能决定了二氧化硅是一种优质的电容器介质 材料。 5.用于电极引线和硅器件之间的绝缘
4.4 热氧化原理
4.4.1 常用热氧化方法 1.干氧氧化
4.2 二氧化硅膜的性质
图4-4 二氧化硅腐蚀速率与温度的关系
4.3 二氧化硅膜的用途
1.二氧化硅膜的掩蔽作用 1)二氧化硅层要有足够的厚度，以确保杂质在其内部扩散时能达到 理想的掩蔽效果。 2)所选杂质在二氧化硅中的扩散系数要比在硅中的扩散系数小得多。 2.二氧化硅膜的保护和钝化作用 3.二氧化硅的隔离作用 4.二氧化硅在某些器件中的重要作用 (1)MOS器件中的栅极材料 在MOS管中，常常以二氧化硅膜作为栅 极，这是因为二氧化硅层的电阻率高，介电强度大，几乎不存在漏 电流。
4.2 二氧化硅膜的性质
1.二氧化硅的物理性质 (1)密度 密度是表示二氧化硅致密程度的标志。
图 4-1 二氧化硅结构平面图
4.2 二氧化硅膜的性质
图4-2 硅-氧四面体结构示意图
4.2 二氧化硅膜的性质
表表示二氧化硅光学特性的参数。 (3)电阻率 电阻率是表示二氧化硅电学性能的重要参数。 (4)相对介电常数 相对介电常数是表示二氧化硅膜电容性能的一个 重要参数。
4.6 氧化膜的质量控制
4.6.1 氧化膜厚度的测量 在生产实践中，测量SiO2厚度的方法有很多，如果精度要求不高，
可采用比色法、腐蚀法等。如果有一定精度要求，则可以采用双光 干涉法和电容电压法。在某些研究分析领域，已经采用了精度极高 的椭圆偏振光法。下面分别介绍一下几种常用的氧化膜厚度测量方 法。 1.比色法
4.6 氧化膜的质量控制