数字电路课程设计——数字钟
数字电路课程设计--数字钟
引言数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。
而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。
且由于数字钟包括组合逻辑电路和时叙电路。
通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
1、设计任务与要求设计一个多功能的数字钟。
要求如下：1)时间以24小时为一个周期；2)显示时、分、秒；3)具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4)计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；5)为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2、方案的论证与选择数字钟实际上是一个对1HZ频率进行计数的计数电路。
由于计数的起始时间不可能与标准时间一致，故需要在电路时行加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡电路构成数字钟，我这里采用的是555定时器和RC电路构成振荡器的方案。
1) 振荡器电路：一般来说，振荡器的频率越高，计时的精度越高。
在本次课程设计中，采用的是集成定时器555与RC 组成的多谐振荡器，经过调整输出1000HZ 脉冲。
2) 分频器电路：分频器电路将1000HZ 的方波信号经1000次分频后得到1HZ 的方波信号供秒计数器进行计数。
分频器实际上也是计数器。
3) 时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器为60进制的计数器，时个位和时十位计数器为24进制的计数器。
4) 译码显示电路：译码显示电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供做够的工作电流，采用的是自带译码功能的数码管。
数电课设-数字钟
数字钟一．基本功能1、设计一个数字钟，能够显示当前时间，分别用6个数码管显示小时、分钟、秒钟的时间，秒针的计数频率为1Hz，可由系统脉冲分频得到。
2、在整点进行提示，可通过LED闪烁实现，闪烁频率及花型可自己设计。
3、能够调整小时和分钟的时间，调整的形式为通过按键进行累加。
4、具有闹钟功能，闹钟时间可以任意设定（设定的形式同样为通过按键累加），并且在设定的时间能够进行提示，提示同样可以由LED闪烁实现。
二．扩展功能1、设计模式选择计数器，通过计数器来控制各个功能之间转换。
2、调整当前时间以及闹钟时间，在按键累加的功能不变的基础上，增加一个功能，即当按住累加键超过3秒，时间能够以4Hz的频率累加。
3、用LCD液晶屏来显示当前时间及功能模式。
library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;use ieee.std_logic_arith.all;entity clock isport(clk: in std_logic; --27M晶振key3,key2,key0: in std_logic:='1'; --时、分、模式按钮，下降沿触发ledg: o ut std_logic_vector(2 downto 0):="000"; --整点提示ledr: out std_logic_vector(2 downto 0):="000"; --闹铃hex7,hex6,hex5,hex4,hex3,hex2,hex0,hex1: out std_logic_vector(6 downto 0) --数码管显示);end;architecture a of clock issignal x: integer range 1 to 13500000:=1; --记27M的上升沿个数signal clka: std_logic; --1HZsignal temp1,temp2,temp3,temp4,temp5,temp6: std_logic_vector(3 downto 0):="0000"; --时分秒走时signal xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6:std_logic_vector(3 downto 0):="0000"; --数码管显示signal temp0: std_logic_vector(1 downto 0):="00"; --模式显示signal tfen1,tfen2,tshi1,tshi2,nfen1,nfen2,nshi1,nshi2: std_logic_vector(3 downto 0); --调时和闹铃时的分、时的个位和十位signal naoling1,naoling2,naoling3,naoling4: std_logic_vector(3 downto 0); --闹铃调时时的显示begin--分频，产生1HZ的时钟process(clk)beginif clk'event and clk='1' thenx<=x+1;if x=13500000 thenclka<=not clka; --27M每13500000个上升沿clka取反x<=1;end if;end if;end process;--模式选择器，用按键控制，有0、1、2 三种模式process(key0)beginif key0'event and key0='0' thenif temp0="10" then --模式2时，再按键则进入模式0temp0<="00";elsetemp0<=temp0+1;end if;end if;end process;--模式用数码管显示process(temp0)begincase temp0 iswhen "00" => hex0<="1000000";--显示0when "01" => hex0<="1111001";--显示1when "10" => hex0<="0100100";--显示2when others => hex0<="0000000";--显示全亮end case;end process;--模式1时，调时，调节时钟的分process(key2,temp0)beginif temp0="01" thenif key2'event and key2='0' thenif tfen1="1001" then --个位到9，十位加1if tfen2="0101" then --加到59，则归零tfen1<="0000";tfen2<="0000";elsetfen2<=tfen2+1;tfen1<="0000";end if;elsetfen1<=tfen1+1;end if;end if;end if;end process;--模式1时，调时，调节时钟的时process(key3,temp0)beginif temp0="01" thenif key3'event and key3='0' thenif tshi1="1001" then ----个位到9，十位加1tshi1<="0000";tshi2<=tshi2+1;elsif tshi1="0011" and tshi2="0010" then --到23，则归零tshi1<="0000";tshi2<="0000";elsetshi1<=tshi1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的分process(key2,temp0)beginif temp0="10" thenif key2'event and key2='0' thenif nfen1="1001" then ----个位到9，十位加1if nfen2="0101" then --加到59，则归零nfen1<="0000";nfen2<="0000";elsenfen2<=nfen2+1;nfen1<="0000";end if;elsenfen1<=nfen1+1;end if;end if;end if;end process;--模式2时，设定闹铃，设定时钟的时process(key3,temp0)beginif temp0="10" thenif key3'event and key3='0' thenif nshi1="1001" then ----个位到9，十位加1nshi1<="0000";nshi2<=nshi2+1;elsif nshi1="0011" and nshi2="0010" then --到23，则归零nshi1<="0000";nshi2<="0000";elsenshi1<=nshi1+1;end if;end if;end if;end process;--三种模式间的显示及传递process(clka,temp0)beginif temp0="01" then --模式1时，传递调时的时，分temp3<=tfen1;temp4<=tfen2;temp5<=tshi1;temp6<=tshi2;xianshi3<=temp3; --模式1时，显示时，分xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;elsif temp0="10" then --模式2时，传递闹铃的时，分naoling1<=nfen1;naoling2<=nfen2;naoling3<=nshi1;naoling4<=nshi2;xianshi3<=naoling1; --模式2时，显示闹铃的时，分xianshi4<=naoling2;xianshi5<=naoling3;xianshi6<=naoling4;elsifclka'event and clka='1' then --正常走时，即temp0=00if temp1="1001" then --秒的个位到9，十位加1if temp2="0101" then --秒到59，则归零，分的个位加1temp1<="0000";temp2<="0000";temp3<=temp3+1;if temp3="1001" then --分的个位到9，十位加1if temp4="0101" then --分到59，则归零，时的个位加1temp3<="0000";temp4<="0000";temp5<=temp5+1;if temp5="1001" then --时的个位到9，十位加1temp5<="0000";temp6<=temp6+1;elsif temp5="0011" and temp6="0010" then --时到23，则归零temp5<="0000";temp6<="0000";end if;elsetemp3<="0000";temp4<=temp4+1;end if;elsetemp3<=temp3+1;end if;elsetemp1<="0000";temp2<=temp2+1;end if;elsetemp1<=temp1+1;end if;----到设置的闹铃时则ledr(0--2)三个灯亮，一分钟后熄灭if temp3=naoling1 and temp4=naoling2 and temp5=naoling3 and temp6=naoling4 thenledr<="111";elseledr<="000";end if;----到整点时时则ledg(0--2)三个灯亮，一分钟后熄灭if temp3="0000" and temp4="0000" thenledg<="111";elseledg<="000";end if;--将走时传递给显示译码xianshi1<=temp1;xianshi2<=temp2;xianshi3<=temp3;xianshi4<=temp4;xianshi5<=temp5;xianshi6<=temp6;end if;end process;----数码管显示译码process(xianshi1,xianshi2,xianshi3,xianshi4,xianshi5,xianshi6) begincase xianshi1 iswhen "0000" => hex2<="1000000";when "0001" => hex2<="1111001";when "0010" => hex2<="0100100";when "0011" => hex2<="0110000";when "0100" => hex2<="0011001";when "0101" => hex2<="0010010";when "0110" => hex2<="0000010";when "0111" => hex2<="1111000";when "1000" => hex2<="0000000";when "1001" => hex2<="0010000";when others => hex2<="1000000";end case;case xianshi2 iswhen "0000" => hex3<="1000000";when "0001" => hex3<="1111001";when "0010" => hex3<="0100100";when "0011" => hex3<="0110000";when "0100" => hex3<="0011001";when "0101" => hex3<="0010010";when others => hex3<="1000000";end case;case xianshi3 iswhen "0000" => hex4<="1000000";when "0001" => hex4<="1111001";when "0010" => hex4<="0100100";when "0011" => hex4<="0110000";when "0100" => hex4<="0011001";when "0101" => hex4<="0010010";when "0110" => hex4<="0000010";when "0111" => hex4<="1111000";when "1000" => hex4<="0000000";when "1001" => hex4<="0010000";when others => hex4<="1000000";end case;case xianshi4 iswhen "0000" => hex5<="1000000";when "0001" => hex5<="1111001";when "0010" => hex5<="0100100";when "0011" => hex5<="0110000";when "0100" => hex5<="0011001";when "0101" => hex5<="0010010";when others => hex5<="1000000";end case;case xianshi5 iswhen "0000" => hex6<="1000000";when "0001" => hex6<="1111001";when "0010" => hex6<="0100100";when "0011" => hex6<="0110000";when "0100" => hex6<="0011001";when "0101" => hex6<="0010010";when "0110" => hex6<="0000010";when "0111" => hex6<="1111000";when "1000" => hex6<="0000000";when "1001" => hex6<="0010000";when others => hex6<="1000000";end case;case xianshi6 iswhen "0000" => hex7<="1000000";when "0001" => hex7<="1111001";when "0010" => hex7<="0100100";when others => hex7<="1000000";end case;hex1<="1111111"; ---关闭hex1数码管end process;end;。
数电课程设计数字钟
数电课程设计数字钟一、课程目标知识目标：1. 理解数字钟的基本原理和组成，掌握数字电路基础知识；2. 学会运用组合逻辑电路设计数字钟的时、分、秒显示部分；3. 掌握数字钟的计时功能，了解其工作过程和调试方法；4. 了解数字钟在实际应用中的优势，如精确度、稳定性等。
技能目标：1. 能够运用所学知识，设计并搭建一个简单的数字钟电路；2. 培养动手实践能力，学会使用相关仪器、工具进行电路搭建和调试；3. 提高问题解决能力，能够分析并解决数字钟运行过程中出现的问题；4. 学会团队协作，与他人共同完成课程设计任务。
情感态度价值观目标：1. 培养学生对电子技术的兴趣，激发创新意识；2. 培养学生的耐心、细心和责任心，养成良好的学习习惯；3. 引导学生关注科技发展，认识数字技术在实际生活中的应用；4. 培养学生的环保意识，注意电子垃圾的处理和回收。
课程性质：本课程为实践性较强的课程，注重培养学生的动手能力和实际操作技能。
学生特点：学生已具备一定的数字电路基础知识，具有较强的求知欲和动手欲望。
教学要求：结合课程性质和学生特点，采用理论教学与实践操作相结合的方式，注重启发式教学，引导学生主动参与课程设计过程，提高学生的实践能力和创新能力。
通过课程目标的分解，确保学生能够达到预定的学习成果，为后续的教学设计和评估提供依据。
二、教学内容1. 数字钟原理及组成- 了解数字钟的基本工作原理- 掌握数字钟的各个组成部分，如振荡器、分频器、计数器、显示电路等2. 组合逻辑电路设计- 学习组合逻辑电路的设计方法- 应用组合逻辑电路设计数字钟的时、分、秒显示部分3. 数字电路基础知识- 复习数字电路基础知识，如逻辑门、触发器、计数器等- 了解不同类型数字电路的特点和应用4. 数字钟电路搭建与调试- 学习数字钟电路的搭建方法- 掌握数字钟电路的调试技巧，分析并解决常见问题5. 教学内容安排与进度- 第一周：数字钟原理及组成，数字电路基础知识复习- 第二周：组合逻辑电路设计，数字钟显示部分设计- 第三周：数字钟电路搭建，初步调试- 第四周：数字钟电路调试，优化与改进6. 教材章节及内容列举- 教材第三章：数字电路基础- 教材第四章：组合逻辑电路- 教材第五章：时序逻辑电路- 教材第六章：数字钟设计与实践教学内容科学、系统，注重理论与实践相结合，以学生动手实践为主，充分调动学生的积极性，培养实际操作能力。
数电课设--数字钟的设计
数电课设--数字钟的设计摘要：该设计主要是设计一种基于数字电路实现的数字钟，用于显示当前时间，同时设计一个简单的时间调整系统来实现对数字钟的时间调整。
本设计实现了数字钟的时间显示、时间调整等功能，具有简单、实用等优点。
关键词：数字钟、计数器、时间调整系统一、引言数字钟是一种时钟显示设备，它可以在显示面板上显示当前时间，数字钟的普及改变了人们观念上的关于时间知识的变革。
本课设就是要通过设计一个数字钟，来综合应用我们所学的数字电路知识，通过数字电路的设计实现时间的显示及调整。
二、数字钟的设计原理数字钟的设计离不开计数器和定时器，计数器的作用是进行计数操作，进而对时间进行处理，定时器的作用是用来控制计数器的计数和复位，使其能够按照固定的时间序列不断进行计数。
数字钟的显示部分采用数码显示管显示当前时间，数码显示管显示的时间单位有小时、分钟和秒。
三、数字钟的设计方案数字钟的设计方案可以分为两部分，一部分是计数器及定时器的设计，另一部分是时间调整系统的设计。
下面分别进行介绍。
（一）计数器及定时器的设计计数器采用7474型D触发器进行设计，二进制计数器采用模8计数模式，带有异步复位功能。
其中，D触发器的Vcc接+5V电源，GND接地，CLK接定时器的输出，D接Q的输出，Q接下一级触发器D端。
计数器采用8253/8254型定时器，应该根据标准时钟的频率和预置值计算计数器的频率和复位时间。
时间调整功能通常是通过8255接口芯片实现。
（二）时间调整系统的设计时间调整系统通过单片机实现，主要实现以下功能：上下键切换修改时间单位、按键快速调整修改时间数字、按键高频稳定范围设置、判断闹钟是否开启、日历选择等。
四、数字钟的实现数字钟的实现可以参考实验教材进行，实现前需要明确以下几点：1. 根据实际需求确定数字钟的参数：例如显示的时间格式，以及是否需要设置闹钟等。
2. 设计好数字钟的原理图，并选择适合的元件进行接线。
3. 进行电路调试和测试，对电路进行稳定性测试等。
数字电路课程设计之数字钟
一﹑设计说明及任务书数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
经过一个学期的学习我对Protel Dxp这门课程有了基本的了解,也为了更好掌握和加深对数字电路的认识,更好地掌握数字电路的设计方法和计数器的扩展级联方法,我开始了一个有关数字钟的课程设计,设计一个利用计数器,译码器,显示系统等构成的数字钟. . 一．基本目的：训练学生运用本课程所学理论及专业知识，经收集课题相关资料、确定方案、具体完成设计等过程，扩大学生的专业视野、巩固所学知识、提高动手能力及培养学生独立思考、钻研并解决问题的工作作风。
二．设计内容：数字钟三．设计要求：●具有时、分、秒显示功能的数字时钟。
●能用层次电路图画原理图。
四．设计目的：●掌握数字集成电路的设计方法和调试方法。
●掌握计数器、加法器、半导体数码管显示器与七段码显示译码器的使用。
二﹑电路设计原理数字钟是电子台历的主要构成部分。
而数字钟一般由振荡器、分频器、译码器、显示器等几部分组成。
原理图如下：1.秒信息发生器图(1)图(1)所示的以NE555N构成的振荡器,利用调节外部电阻及电容的大小使其振荡周期为1秒,做成一个频率为1HZ 的秒信号发生器,接到计数输入端,信号就通过译码器显示出来.2.计数器秒,分计时分别用两片74LS160接成六十进制计数器,而时计数则接成十二进制(见原理图).3.译码和显示电路译码就是把给定代码进行翻译，变成相应状态，用于驱动LED七段数码管，只要在它的输入端输入数码，七段数码管就显示十进制数字(见原理图)。
4.电路原理图图(2)图(3)图(4)图(5)三﹑电路仿真仿真设置如图(6)所示:仿真图象如图(7)所示:图(6)图(7)设计体会在这次课程设计中我补回了前段时间在学习上的缺漏部分，学会和深刻了数字电路中部分芯片的功能和运用。
同时在课程设计中使我对数字电子电路和Protel的兴趣也大大地提高。
数字电路课程设计--数字时钟
《数字时钟》技术报告概要数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。
它的计时周期为24小时，显示满刻度为23时59分59秒。
一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。
由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。
本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。
通过采用各种集成数字芯片搭建电路来实现相应的功能。
具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。
该电路具有计时和校时的功能。
在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。
实验证明该设计电路基本上能够符合设计要求！一、系统结构。
（1）功能。
此数字钟能显示“时、分、秒”的功能，它的计时周期是24小时，最大能显示23时59分59秒，并能对时间进行调整和校对，相对于机械式的手表其更为准确。
（2）系统框图。
系统方框图1（3）系统组成。
1.秒发生器：由555芯片和RC组成的多谐振荡器，其555上3的输出频率由接入的电阻与电容决定。
2.校时模块：由74LS03中的4个与非门和相应的开关和电阻构成。
3.计数器：由74LS90中的与非门、JK触发器、或门构成相应芯片串接得到二十四、六十进制的计数器，再由74LS90与74LS08相连接而得到秒、分、时的进分别进位。
4.译码器：选用BCD锁存译码器4511，接受74LS90来的信号，转换为7段的二进制数。
5.显示模块：由7段数码管来起到显示作用，通过接受CD4511的信号。
本次选用的是共阴型的CD4511。
二、各部分电路原理。
1.秒发生器：555电路内部（图2-1）由运放和RS触发器共同组成，其工作原理由8处接VCC，C1处当Uco=2/3Vcc>u11时运放输出为1，同理C2也一样。
最终如图3接口就输出矩形波，而形成的秒脉冲。
数字逻辑电路课程设计__数字钟1
数字逻辑课程设计姓名:学号:班级：计102指导老师:2012-05-20数字钟简要说明数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。
计时有24h和12h两种。
当接通电源或数字钟走时出现误差，都需要对数字钟作手动时分秒时间校正。
一。
任务与要求设计任务：设计一个具有整点报时功能的数字钟要求：1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。
2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。
3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。
4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。
5、画出框图和逻辑电路图。
功能：1、计时功能：要求准确计时，以数字形式显示时、分、秒的时间。
小时的计时要求为“12翻1”。
2、校时功能：当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。
校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。
为使电路简单，这里只进行分和小时的校时。
对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。
校时方式有“快校时”和“慢校时”两种。
“快校时”是通过开关控制，使计数器对1Hz 的校时脉冲计数 。
“慢校时”是用手动产生单脉冲作校时脉冲。
3、仿广播电台整点报时：每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。
二、设计方案 电路组成框图：图1 数字钟电路组成框图数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。
其主要功能为计时、校时和报时。
利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。
秒、分、时之间采用同步级联的方式。
开关S1和S2分别是控制分和时的校时。
数字电路课程设计数字时钟报告
数字电路课程设计数字时钟报告数字电路课程设计数字时钟介绍•数字电路课程设计是一门重要的电子工程课程，旨在培养学生在数字电路设计领域的能力和技巧。
•数字时钟是数字电路设计项目中一个典型的案例，可以通过该项目加深对数字电路原理和实践的理解。
设计目标•开发一个功能完备、性能稳定的数字时钟电路。
•通过数字时钟项目，培养学生的数字电路设计能力、团队合作能力和解决问题的能力。
设计步骤1.分析需求：确定数字时钟的功能和性能要求，例如显示精度、时钟模式、闹钟功能等。
2.确定器件：根据设计需求，选择适合的数字电路和组件，如时钟发生器、计数器、显示器等。
3.设计电路原理图：根据需求和选择的器件，绘制数字时钟的电路原理图。
4.进行逻辑设计：使用数字逻辑门和触发器等器件，实现数字时钟的各个功能模块。
5.进行测试：将电路搭建并连接，对数字时钟进行功能和性能测试。
6.优化和修改：根据测试结果，优化和修改电路设计，确保数字时钟的稳定性和可靠性。
7.编写报告：总结设计过程，记录问题和解决方案，描述数字时钟的设计和实现。
设计要点•确保数字时钟的显示精度和稳定性，避免数字闪烁或误差较大。
•采用合适的计数器和时钟发生器，确保数字时钟能准确计时和显示时间。
•考虑数字时钟的功耗和可靠性，选择适合的电源和元器件。
•在设计中考虑数字时钟的扩展性和功能性，如增加闹钟、温湿度显示等功能。
结论•数字时钟设计是数字电路课程中有趣而实用的项目，能够培养学生的实践能力和创造力。
•通过数字时钟项目，学生可以通过实践掌握数字电路设计的方法和技巧，提高解决问题的能力和团队协作能力。
•数字时钟设计也是一个不断优化和改进的过程，通过反复测试和修改，可以得到一个性能稳定、功能完备的数字时钟电路。
数字电路课程设计数字电子钟
数字电路逻辑设计课程设计学校：学院：专业班级：姓名：学号：同组人：课程设计题目数字电子钟设计要求1. 设计一个具有时、分、秒显示的电子钟（23小时59分59秒）。
2. 该电子钟应具有手动校时、校分得功能。
3. 整点报时。
从59分50秒起，每隔2s发出一次“嘟”的信号。
连续5次，最后1次信号结束即达到正点。
设计方案1. 数字电子钟基本工作原理和整体设计方案数字钟实际上是一个对标准频率进行计数的计数电路。
它的计时周期是24小时，由于计数器的起始时间不可能与标准时间（如北京时间）一致所以采用校准功能和报时功能。
数字电子钟是由石英晶体振荡器、分频器、计数器、译码器、显示器和校时电路组成，石英晶体振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过时、分、秒译码器显示时间。
秒脉冲是整个系统的时基信号，它直接决定计时系统的精度，将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个时脉冲信号，该信号将被送到时计数器。
时计数器采用24进制计时器，可实现对一天24小时的计时。
译码显示电路将“时”、“分”、“秒”计数器的输出状态通过显示驱动电路，七段显示译码器译码，在经过六位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一个脉冲信号，然后去触发一音频发生器实现报时。
校准电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
数字电子钟逻辑框图如下：2. 数字电子钟单元电路设计、参数计算和元件芯片选择（1）石英晶体振荡器和分频器石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
它还具有压电效应，在晶体的某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限止时，才达到最后稳定。
数电课程设计之数字钟
课程设计任务书学生姓名： XXX 专业班级：指导教师：工作单位：题目: 多功能数字钟电路设计初始条件：74LS390，74LS48，数码显示器BS202各6片，74LS00 3片，74LS04，74LS08各 1片，电阻若干，电容，开关各2个，蜂鸣器1个，导线若干。
要求完成的主要任务:用中、小规模集成电路设计一台能显示日、时、分秒的数字电子钟，要求如下：1.由晶振电路产生1HZ标准秒信号。
2.秒、分为00-59六十进制计数器。
3.时为00-23二十四进制计数器。
4.可手动校正：能分别进行秒、分、时的校正。
只要将开关置于手动位置。
可分别对秒、分、时进行连续脉冲输入调整。
5.整点报时。
整点报时电路要求在每个整点前鸣叫五次低音（500HZ），整点时再鸣叫一次高音（1000HZ）。
时间安排：第20周理论设计、实验室安装调试，地点：鉴主15楼通信实验室一指导教师签名：年月日系主任（或责任教师）签名：年月日多功能数字钟电路设计摘要 (1)Abstract (2)1系统原理框图 (3)2方案设计与论证 (4)2.1时间脉冲产生电路 (4)2.2分频器电路 (6)2.3时间计数器电路 (7)2.4译码驱动及显示单元电路 (8)2.5校时电路 (8)2.6报时电路 (10)3单元电路的设计 (12)3.1时间脉冲产生电路的设计 (12)3.2计数电路的设计 (12)3.2.1 60进制计数器的设计 (12)3.2.2 24进制计数器的设计 (13)3.3译码及驱动显示电路 (14)3.4 校时电路的设计 (14)3.5 报时电路 (15)3.6电路总图 (17)4仿真结果及分析........................................... 错误！未定义书签。
4.1时钟结果仿真....................................... 错误！未定义书签。
4.2 秒钟个位时序图..................................... 错误！未定义书签。
数字钟数字电子课程设计
数字钟数字电子课程设计一、课程目标知识目标：1. 理解数字钟的基本原理，掌握数字电子技术的基本概念。
2. 学会使用集成电路芯片，了解其功能及在数字钟中的应用。
3. 掌握数字钟各模块（如秒表、时钟、闹钟等）的工作原理及其相互关系。
技能目标：1. 能够运用所学知识设计简单的数字钟电路，具备实际操作能力。
2. 学会使用相关软件（如Multisim、Proteus等）进行电路仿真，提高实践技能。
3. 培养团队协作能力，学会与他人共同分析问题、解决问题。
情感态度价值观目标：1. 培养学生对数字电子技术的兴趣，激发学习热情，提高自主学习能力。
2. 培养学生严谨的科学态度，注重实践与理论相结合，养成良好的学习习惯。
3. 增强学生的环保意识，注重电子废弃物的合理处理，培养社会责任感。
本课程针对高年级学生，在已有电子技术知识的基础上，进一步深化对数字电子技术的理解。
课程性质为实践性、综合性，要求学生具备一定的理论基础和动手能力。
通过本课程的学习，旨在使学生在理论知识和实践技能上得到全面提升，培养具备创新精神和合作意识的高素质技术人才。
二、教学内容1. 数字电子技术基本原理回顾：逻辑门电路、触发器、计数器等。
2. 集成电路芯片介绍：集成电路的分类、功能及其在数字钟中的应用。
- 侧重于时钟芯片、计数器芯片、显示驱动芯片等。
3. 数字钟工作原理及模块设计：- 秒表模块：基于计时器/计数器的秒表设计。
- 时钟模块：时钟信号的产生、时序控制及时间调整。
- 闹钟模块：闹钟功能的设计与实现。
4. 数字钟电路设计与仿真：- 使用Multisim、Proteus等软件进行电路设计、仿真及调试。
- 熟悉电路图绘制、仿真分析及报告撰写。
5. 实际操作与制作：- 采购元器件、焊接组装数字钟电路板。
- 调试电路、测试功能、解决实际问题。
6. 教学内容的安排与进度：- 原理回顾与芯片介绍（2课时）。
- 数字钟模块设计（4课时）。
- 电路设计与仿真（4课时）。
数电课程设计--数字钟
目录摘要 (I)1 数字钟的构成 (1)2 数字钟单元电路的设计 (3)2.1 振荡器电路设计 (3)2.2 时间计数单元设计 (3)2.2.1 集成异步计数器74LS90. (3)2.2.2 用74LS90构成秒和分计数器电路 (5)2.2.3 用74LS90构成时计数器电路 (6)2.2.4 时间计数单元总电路 (6)2.3 译码显示单元电路设计 (7)2.3.1 译码器74LS48 (7)2.3.2 显示器LG5011AH (9)2.3.3 译码显示电路 (10)2.4 校时单元电路设计 (11)3 数字钟的实现电路及其工作原理 (12)4 电路的安装与调试 (13)5 课程设计心得体会 (14)参考文献 (15)附录1 (16)摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和24进制计时计数器，秒、分、时的译码显示部分及校正电路等。
采用74LS系列（双列直插式）中小规模集成芯片进行硬件的焊接。
关键词：数字钟振荡器计数器译码驱动1 数字钟的构成数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“24翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，当计时出现误差时，可以用校时电路校时、校分。
数字电路课程设计——数字闹钟
当计数至1010时，LD=0， 异步置数，0000，计数0~9； 此时LD出现上升沿，D 触发器接收信号，置1；
U/D=0，加法计数；
继续计数：10、11、12； （十位由D触发器输出， 个位由191输出）
当计数到13，即191刚出现0011时，U/D=1，RD=0, 191开始减计数2变1，D触发器清零，即从12翻至1.
CD4060
1 11 10 1 14级计数器
12脚应接地
3脚Q14： 输出2Hz
石英晶体
C2
VDD C1 16 1
Q10 15 2
Q8 14 3
Q9 13 4
CLR CP1 CP0 12 5 11 6 10 7
CP0 9 8
22
32768Hz
CD4060
15分频电路构成的秒脉冲电路
23
三、单元电路的设计
35
三、单元电路的设计
振荡器的设计 分频器的设计
时、分、秒计数器的设计
译码显示电路设计
校时电路的设计
定时控制电路的设计
正点报时电路的设计
报整点时数电路的设计
触摸报时电路的设计
36
4．译码显示电路设计
74LS47、74LS48为BCD—7段译码/驱动器。 74LS47可用来驱动共阳极的发光二极管显示器示器； 74LS48则用来驱动共阴极的发光二极管显示器。
“快校时”是，通过开关控制，使计数器对1Hz 的校时脉冲计数。
“慢校时”是用手动产生单脉冲作校时脉冲。
40
5．校时电路的设计
至时个位计数器 至分个位计数器 需要注意的是，校时电路是由与非门构 成的组合逻辑电路，开关S1或S2为“0” & & 或“1”时，可能会产生抖动，接电容C1 、C2可以缓解抖动。必要时还应将其改 如果校时脉冲由 & & & & 为去抖动开关电路 单次脉冲产生器 分十位 S2为校“时 S1秒十位 为校“分 提供，则可以进 1 1 进位脉冲 进位脉冲 ”用的控 ”用的控 行“慢校时” 当S1或S2分别 校时脉冲 制开关 制开关 为“0”时可 S S C C 进行“快校时 3.3k 3.3k ” 0.01F 0.01F
数电课程设计报告完整版——数字钟
数字电子钟设计摘要所谓数字钟,是指利用电子电路构成的计时器。
相对机械钟而言,数字钟能达到准确计时，并显示小时、分、秒,同时能对该钟进行调整。
在此基础上，还能够实现整点报时，定时报闹等功能。
设计过程采用系统设计的方法,先分析任务，得到系统要求，然后进行总体设计，划分子系统,然后进行详细设计，决定各个功能子系统中的内部电路,最后进行测试。
本文针对简易数字钟的设计要求,提出了两种整体设计方案,在比较两个方案的优缺点后，选择了其中较优的一个方案,进行由上而下层次化的设计,先定义和规定各个模块的结构，再对模块内部进行详细设计。
详细设计的时候又根据可采用的芯片,分析各芯片是否适合本次设计,选择较合适的芯片进行设计,最后将设计好的模块组合调试,并最终在pｒotuｅs下仿真通过。
关键词：数字电子钟校时报时子系统ﻬ1前言由于现代社会的数字电子技术高速发展，电子钟应运而生,又由于电子技术的不断改进，采用中规模的逻辑器件可以使电子钟的体积变得很少，实用更加方便,应用更加广泛。
作为电气工程及其自动化专业的学生，我们都应该能够运用学到的数电和抹点知识,去解决和分析一些逻辑电路的问题,继而学会设计具有一定逻辑功能的逻辑器件,这次电子工艺实习给我们一个能力全面提升的契机。
我们设计的电子钟,严格按照设计要求,具有整点报时，调时,调分等功能,而且增加了停止计时，秒信号灯等功能。
特别是，我们的调时调分开关,都加上了消抖电路,使用了硬件消抖的方法消抖,这些都是我们组,区别于其他组的地方。
ﻬ 2 设计任务２．1 设计思路能按时钟功能进行小时、分钟、秒计时,能调时调分,能整点报时，使用3个２位数码管显示。
总体设计本阶段的任务是根据任务要求进行模块划分,提出方案，并进行比较分析,最终找到较优的方案。
该方案的优点是模块内部简单,基本不需要额外的电路，该方案结构简单,模块间关系较明确,模块外不需使用较多门电路,但不利于功能扩充。
２.2 设计方案２.2．１设计方案一、采用同步电路,总线结构时钟信号分别加到各个模块，各个模块功能相对独立，框图如下：控制总线设计方案12.2.２设计方案二、采用异步电路，数据选择器将时钟信号输给秒模块,秒模块的进位输给分模块,分模块进位输入给时模块，切换的时候使用2选1数据选择器进行切换,电路框图如下：该方案用总线结构,主要功能集中在模块内部,模块功能较为独立,模块间连线简单,易于扩展，但设计难度大,门电路数量也比较多。
数字电子技术课程设计——数字钟
数字电子技术课程设计——数字钟一、设计目的数字钟是一种用数字电路技术实现时、分、秒计时的装置，和机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。
数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
因此，我们此次设计和制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理和使用方法.二、设计要求（1）设计指标①时间以12小时为一个周期；②显示时、分、秒；③具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；④计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；⑤为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
（2）设计要求①画出电路原理图（或仿真电路图）；②元器件及参数选择；③电路仿真和调试；④PCB文件生成和打印输出。
（3）制作要求自行装配和调试，并能发现问题和解决问题。
（4）编写设计报告写出设计和制作的全过程，附上有关资料和图纸，有心得体会。
三、原理框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能和标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
（a）数字钟组成框图2．晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
一般输出为方波的数字式晶体振荡器电路通常有两类，一类是用ＴＴＬ门电路构成；另一类是通过ＣＭＯＳ非门构成的电路，本次设计采用了后一种。
数字电路课程设计 数字钟逻辑电路设计
数字电路课程设计数字钟逻辑电路设计
数字钟逻辑电路设计可以参考如下步骤：
1. 确定所需功能：数字钟通常需要显示当前时间、设置闹钟、调整时间等功能。
根据需求确定需要实现的功能。
2. 设计时钟计时电路：时钟计时电路可以使用时钟发生器和计时器组合实现。
时钟发生器用于产生稳定的时钟信号，计时器用于记录时间。
可以选择使用74系列的计数器和分频器来实现。
3. 设计时钟显示电路：时钟显示电路可以使用数码管显示时钟的小时与分钟。
可以使用BCD码->数码管译码器芯片来实现。
4. 设计闹钟功能电路：闹钟功能可以使用定时器和蜂鸣器组合实现。
定时器用于设置闹钟时间，蜂鸣器用于发出闹钟提醒声音。
5. 设计按钮控制电路：按钮控制电路可以使用触发器和门电路组合实现。
触发器用于存储按钮状态，门电路用于控制不同功能的触发。
6. 连接各个模块：根据设计的电路模块连接各个模块，确保信号的正确传递和相互配合。
7. 进行测试和调试：对设计的数字钟逻辑电路进行测试和调试，确保各个功能都可以正常工作。
注意：数字钟逻辑电路设计需要具备一定的数字电路知识和电路设计经验。
在实际设计过程中可能还需要考虑一些细节问题，如时钟信号的精度、电源电压稳定性等。
数电课程设计多功能数字钟
数电课程设计多功能数字钟一、课程目标知识目标：1. 让学生理解数字电路基础知识，掌握组合逻辑电路和时序逻辑电路的设计原理；2. 使学生掌握数字钟的组成、工作原理及功能，能运用所学知识设计多功能数字钟；3. 帮助学生掌握数字电路的测试方法，学会分析并解决数字电路故障。
技能目标：1. 培养学生运用所学知识，结合实际需求，设计具有一定功能的数字电路的能力；2. 培养学生动手操作、调试和优化数字电路的技能；3. 培养学生运用EDA工具（如Multisim、Protel等）进行电路设计、仿真和测试的能力。
情感态度价值观目标：1. 培养学生对数字电路和电子技术的兴趣，激发学生探索科学技术的热情；2. 培养学生严谨、务实的学习态度，养成团队合作、互相学习的良好习惯；3. 培养学生关注社会发展，认识到电子技术在日常生活和国家建设中的重要作用。
课程性质分析：本课程为电子技术专业课程，旨在让学生掌握数字电路的基本原理和设计方法，通过设计多功能数字钟，提高学生的实践能力和创新能力。
学生特点分析：学生已具备一定的电子技术基础，具有较强的学习兴趣和动手能力，但部分学生对数字电路的原理和应用尚不熟悉。
教学要求：1. 结合课本内容，注重理论与实践相结合，提高学生的实际操作能力；2. 突出重点，分步骤讲解，确保学生掌握数字电路设计的基本方法；3. 注重培养学生的创新思维和团队合作精神，提高学生的综合素质。
二、教学内容1. 数字电路基础知识回顾：组合逻辑电路、时序逻辑电路的原理与设计方法，数字电路常用器件的特性和应用。
2. 数字钟原理及功能：讲解数字钟的组成、工作原理，介绍秒、分、时显示功能及闹钟、定时器等拓展功能。
3. 多功能数字钟设计：引导学生运用所学知识，结合实际需求，设计具有基本时间显示和至少一项拓展功能的数字钟。
a. 电路图设计：使用EDA工具绘制电路图；b. 电路仿真：运用EDA工具对设计电路进行功能仿真；c. 硬件制作：根据电路图焊接元器件，制作数字钟；d. 调试优化：对制作完成的数字钟进行调试，确保其正常运行。
数电课程设计之数字时钟
目录一、设计任务 (3)1.设计课题：数字时钟设计2.设计步骤与要求二、分析及设计过程 (3)1.数字钟的功能要求2.数字钟电路系统的组成框图3.主体电路的设计（1）振荡器 (4)（2）分频器 (4)（3）时分秒计数器 (5)（4）译码显示电路 (6)（5）校时电路 (6)（6）主体电路的装调 (7)三、总体电路图 (8)四、元器件清单 (9)五、小结 (9)六、参考文献 (10)一、设计任务1.设计课题：数字时钟设计2.设计步骤与要求⑴拟定数字钟电路的组成框图，要求设计优化，电路功能正确，器件少，成本低⑵设计并安装各单元电路，要求布线整齐美观，便于级联与调试⑶测试数字钟系统的逻辑功能，使满足设计功能的要求⑷画出数字钟系统的整机逻辑电路图⑸写出课程设计报告二、分析及设计过程本课题是数字电路中计数、分频、译码、显示及时钟振荡器等组合逻辑电路与时序逻辑电路的综合应用。
通过学习，要求掌握多功能数字钟电路的设计方法、装调技术及数字钟的扩展应用。
1.数字钟的功能要求①准确计时，以数字形式显示时、分、秒的时间；②小时的计时要求为“12翻1”，分和秒的计时要求为60进位；③校正时间。
2.数字钟电路系统的组成框图如图一所示，数字钟电路系统由主体电路和扩展电路两大部分所组成。
其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。
系统的工作原理是：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间基准，然后经分频器输出标准秒脉冲。
秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
计数器的输出分别经译码器送显示器显示。
计时出现误差时可以用校时电路校时、校分、校秒。
各扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。
主体电路扩展电路图一（S1-1）多功能数字钟系统组成框图3.主体电路的设计主体电路是由功能部件或单元电路组成的。
在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用TTL集成电路或都采用CMOS集成电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四川工业科技学院电子信息工程学院课程设计专业名称: 电子信息工程课程名称：数字电路课程设计课题名称：自动节能灯设计设计人员：蔡志荷指导教师：***2018年1月10日《模拟电子技术课程设计》任务书一、课题名称：数字钟的设计二、技术指标：（1）掌握数字钟的设计、组装和调试方法。
（2）熟练使用proteus仿真软件。
（3）熟悉各元件的作用以及注意事项。
三、要求：（1）设画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系。
（2）设计各个功能模块的电路图，加上原理说明。
（3）选择合适的元器件，设计、选择合适的输入信号和输出方式，确保电路正确性。
指导教师：廖俊东学生：蔡志荷电子信息工程学院2018 年1 月10 日课程设计报告书评阅页课题名称：数字钟的设计班级：15级电子信息工程4班姓名：蔡志荷2018 年1 月10 日指导教师评语：考核成绩：指导教师签名：20 年月目录摘要 (1)第1章设计任务与要求 (2)1.1 设计指标数字钟简介 (2)1.2 具体要求 (2)1.3 设计要求 (3)第2章元件清单及主要器件介绍 (4)2.1 元件清单 (4)2.2 主要器件介绍 (4)2.2.1 74LS90计数 (4)2.2.2 74LS47 (5)2.2.3 七段数码显示器 (7)第3章设计原理与电路 (8)3.1 计时电路 (8)3.1.1 计秒、计分电路 (8)3.1.2 计时电路 (10)3.2 校时电路 (11)3.2.1 报时锁存信号 (13)3.2.2 报时 (13)第4章仿真结果及误差分析 (15)4.1 实验结果 (15)4.2 实时分析 (15)第5章设计总结 (16)参考文献 (17)摘要本次课程设计的主题是数字电子钟。
干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。
秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器加分频器来实现。
将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。
“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。
“时计数器”采用24进制计时器，可实现对一天24小时的累计。
译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。
整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。
数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。
通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。
本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。
关键词：数字时钟，振荡器，计数器，报时电路第1章设计任务与要求1.1 设计指标数字钟简介数字钟电路是一款经典的数字逻辑电路，它可以是一个简单的秒钟，也可以只计分和时，还可以计秒、分、时，分别为12进制或24进制，外加校时和整点报时电路。
数字钟已成为人们日常生活中必不可少的生活日用品。
广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。
由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点。
因此本次设计就用数字集成电路和一些简单的逻辑门电路来设计一个数字式电子钟，使其完成时间及星期的显示功能。
多功能数字钟采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。
具有时间显示、走时准确、显示直观、精度、稳定等优点，电路装置十分小巧,安装使用也方便而受广大消费的喜爱。
1.2 具体要求1、掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；3、提高电路布局，布线及检查和排除故障的能力。
1.3 设计要求1、设计一个有“时”、“分”、“秒”（23小时59分59秒）显示，且有校时功能的电子钟。
2、用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试3、画出框图和逻辑电路图、写出设计、实验总结报告。
4、整点报时。
在59分51秒时输出信号，音频持续10秒，在结束时刻为整点。
第2章元件清单及主要器件介绍2.1 元件清单1、74LS90（6个）2、74LS47（6个）3、74LS00（6个）4、74LS20（6个）5、74LS04（6个）6、共阳七段数码显示器（6个）7、蜂鸣器（1个）8、快关若干，电阻若干2.2 主要器件介绍2.2.1 74LS90计数本题目核心器件是计数器，常用的有同步十进制计数器74HC160以及异步二、五、十进制计数器74LS90.这里选用的是74LS90芯片。
74LS90的引脚图如图2-1表示。
图2-174LS90内部是由两部分电路组成的。
一部分是由时钟CKA与一位触发器Q0组成的二进制计数器，可记一位二进制数；另外一部分是由时钟CKB与三个触发器Q1、Q2、Q3组成的五进制异步计数器，可记五个数000~111.如果把Q0和CKB 连接起来，CKB从Q0取信号，外部时钟信号接到CKA上，那么由时钟CKA和Q0、Q1、Q2、Q3组成十进制计数器。
R0(1)和R0(2)是异步清零端，两个同时为高电平有效；R9(1)和R9(2)是置9端，两个同时为高电平时，Q3Q2Q1Q0=1001,；正常计数时，必须保证R0(1)和R0(2)中至少一个接低电平，R9(1)和R9(2)中至少一个接低电平。
74LS90的功能表如表2-1所示。
表2-12.2.2 74LS4774LS47的引脚图如图2-3表示。
图2-3译码为编码的逆过程。
它将编码时赋予代码的含义“翻译”过来。
实现译码的逻辑电路成为译码器。
译码器输出与输入代码有唯一的对应关系。
74LS47是输出低电平有效的七段字形译码器，它在这里与数码管配合使用。
表2-2列出了74LS47的真值表，表示出了它与数码管之间的关系。
表2-2H=高电平，L=低电平，×=不定74LS47译码器原理如图2-4.图2-474LS47是BCD-7段数码管译码器/驱动器， 74LS47的功能用于将BCD码转化成数码块中的数字,通过它解码，可以直接把数字转换为数码管的显示数字，从而简化了程序，节约了单片机的IO开销。
因此是一个非常好的芯片！但是由于目前从节约成本的角度考虑，此类芯片已较少用，大部份情况下都是用动态扫描数码管的形式来实现数码管显示。
2.2.3 七段数码显示器共阳极七段数码管引脚图如图2-5表示。
图2-5LED数码管中的发光二极管共有两种连接方法：1、共阴极接法：把发光二极管的阴极连在一起构成公共阴极。
使用时公共阴极接地，这样阳极端输入高电平的段发光二极管就导通点亮，而输入低电平的则不点亮。
实验中使用的LED显示器为共阴极接法。
2、共阳极接法：把发光二极管的阳极连在一起构成公共阳极。
使用时公共阳极接＋5V。
这样阴极端输入低电平的段发光二极管就导通点亮，而输入高电平的则不点亮，而输入高电平的则不点亮。
注：课设中使用的是共阳极数码管。
第3章设计原理与电路3.1 计时电路计时电路共分三部分：计秒、计分、计时。
其中计秒和记分都是60进制，而计时为24进制。
难点在于三者之间进位信号的实现。
3.1.1 计秒、计分电路1、个位向十位的进位实现。
用两片74LS90异步计数器接成一个一步的60进制计数器。
所谓异步60进制计数器，即两片74LS90的时钟不一致。
各位时钟为1Hz方波来计秒，十位计数器的时钟信号需要从个位计数器来提供。
进位信号的要求是在十个秒脉冲中只产生一个下降沿，且与第十秒的下降沿对齐。
只能从个位计数器的输出端来提供，不可能从其输入端来找。
而计数器的输出端只有Q0、Q1、Q2、Q3四个信号，要么是其中一个，要么是它们之间的逻辑运算结果。
把个位的四个输出波形画出来，如图3-1所示。
图3-1由于74LS90是在时钟的下降沿到来时计数，所以Q3正好符合要求，在10秒之内只给出一个下降沿，且与第19秒的下降沿对齐。
Q2虽然也只产生一个下降沿，但产生的时刻不对。
这样，个位和十位之间的进位信号就找到了，把个位的Q3（11端）连接到十位的CKA（14端）上。
2、六十进制的实现当几秒到59时，希望回00.此时个位正好计满十个数，不用清零即可自动从9回0；十位应接成六进制，即从0~5循环计数。
用异步清零法，当6出现的瞬间，即Q3Q2Q1Q0=0110时，同时给R0(1)和R0(2)高电平，使这个状态变成0000，由于6出现时间很短，被0取代。
接线如图3-2所示。
图3-2当十位计数到6时，输出0110，其中正好有两个高电平，把这两个高电平Q2和Q1分别接到74LS90的R0(1)和R0(2)端，即可实现清零。
一旦清零，Q2和Q1都为0，不能再继续清零，恢复正常计数，直到下次再同时为1。
计秒电路的仿真图如图3-2所示，计分电路和计秒电路是完全一致的，只是周期为1S的时钟信号改成了周期为60秒即1分钟的时钟信号。
3、秒向分的进位信号的实现积分电路的关键问题是找到秒向分的进位信号。
当秒电路计到59秒时，产生一个高电平，在计到60秒时变成低电平，来一个下降沿送给计分电路做时钟。
计秒电路在计到59时的十位和个位的状态分别为0101和1001，把这四个1与起来即可，即十位的Q2和Q0，个位的Q3和Q0，与的结果作为进位信号。
使用74LS20四入与非门串反相器构成与门，如图3-3所示。
图3-3计分电路与计秒电路一样，只是四输入与门产生的信号应标识为59分。
3.1.2 计时电路用两片74LS90实现二十四进制计数器，首先把两片74LS90都接成十进制，并且两片之间连接成具有十的进位关系，即接成一百进制计数器，然后在计到24时，十位和个位同时清理。
计到24时，十位的Q1=1，个位的Q2=1，应分别把这两个信号连接到双方芯片的R0（1）和R0(2)端。
如个位的Q2接到两个74LS90的R0(1)清零端，十位的Q1接到两个74LS90的R0(2)清零端。
计时电路的个位时钟信号来自秒、分电路产生59分59秒两个信号相与的结果，如图3-4所示。
图3-4计分和计时电路可以先单独用秒脉冲调试，以节省时间。
联调时，可把秒脉冲的频率加大。
图3-5是一个链接好的简单的没有校时和报时的数字时钟电路。