数字逻辑课程设计十路抢答器

数字逻辑系统

课程设计

项目：十路智力竞赛抢答器

班级： 09电子A班

姓名：刘金梁

学号： 0915211039

题目及要求：

题目4多路智力竞赛抢答器

一、任务

设计一个多路智力竞赛抢答器。

二、设计要求

1、基本要求

<1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。

2、发挥部分

<1）扩展为10路<1～10）智力竞赛抢答器。

<2）设计抢答最长时间<30秒）限制和倒计时显示。

1)根据题目要求设计系统总框图及总原理图如下：

下面分模块对各个部分进行方案选取和论证：

1.抢答按钮

抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。

2.译码电路及数码显示

译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。下图为四路采用148进行译码的范例

另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图

个人认为第二种方法更简单、便捷，故采取第二种。

3.锁存器

锁存器采用74ls74 Ｄ触发器，经过４个或门处理

当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。

4.报警电路

因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒

单稳触发器，因为

低脉冲的时候触发

而按键按下置高，

故需加一反向器，

用或非74ls02也可。

T=RC*ln3=1.1RC，故电阻取10u电阻取100k。

5.减数及译码电路

要产生1hz的秒脉冲，同样选用555定时器，接法如下电路，

故选用电容100u，则计算出=14.3k，选用

R1=4.3K,R2=5K。减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示

6.主持人开关

主持人同样采用微动开关，可控制系统的清零和抢答的开

始 1抢答的开始 2清零

2)系统仿真

仿真时，仿真结果达到了设计目标，由 Proteus 仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s 倒计时，倒计时的时候，有人抢答后号码锁存住一直显示，蜂鸣器发出报警，并且重置倒计时。超时未抢答仍然锁定后禁止抢答直到主持人清零。仿真图如下：

3)印制版图的设计

本次选用Altium Designer Release 10来布置电路板以学习另外的布板软件，其中画的原理图如下：

因为这次走线较多，故采用双面板，也可以锻炼下

4)心得体会

做完板后调试发现抢答时数字不能锁定<怀疑 D 触发器输出），仔细检查仔细检查发现那根线腐蚀断掉那端没有连接好4511 的 5 脚），仔细检查发现那根线腐蚀断掉了，连好之后就能锁定。定时部分也出现问题:数码管显示的数连好之后就能锁

定。定时部分也出现问题: 字不完整，经检查发现有虚焊的现象，修改之后也就显示完整数字了。还有些器件封装出错，导致又

多加了几根跳线。现在调试结果基本上达到要求，实际电路和仿真电路相差不大。通过这次课程设计我不仅更加学会软件的应用熟悉Altium Designer软件的应用，还学会使用了

Proteus 软件对电路进行仿真，通过查找资料巩固了数电知识，虽然 PCB 图画的不够完美，跳线也多，但相信经过这次的磨炼之后，对今后的学习会有很大的帮助。