数字逻辑课程设计十路抢答器
数字抢答器的设计(数电课程设计)
数字电路课程设计一、设计任务和要求：1. 抢答器同时供4名选手抢答，抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器进行计时（0~9）。
2. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
3. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间,绿灯亮，并保持到主持人将系统清除为止。
4. 在“抢答开始”命令发出后，超出规定时间无人抢答，定时显示器上显示9,显示抢答人组号的数码管此时显示无用字符，且红灯亮。
5．在“抢答开始”命令前抢答者，显示违规抢答者序号:红灯亮。
二、总体方案选择：工作原理如框图所示：接通电源后，主持人开关开始时接地处于禁止状态，编号显示器显示0，定时器显示时间（0）；此时,若有人抢答, 为违规抢答,LED显示器显示其编号,并红灯警告.定时器显示不变;主持人将开关置“开始"端，宣布"开始"，抢答器工作，同时定时器计时,选手在定时时间内抢答时，抢答器完成:优先判断, 编号锁存, 编号显示。
若在10秒内无人抢答，10秒到后抢答器自动锁定，计数器停止计数，抢答无效，且红灯亮。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
数字抢答器框图：抢答按钮优先编码锁存器译码电路译码显示电路主持人控控制电路制开关秒脉冲产生定时电路译码电路显示电路三,单元电路设计所用器材芯片数量芯片数量555一片74LS161一片74LS75一片74LS32一片74LS48两片74LS20 一片74L04 一片七段显示管两个74L08一片发光二极管2个74L000 一个电阻6个电容:0.01uf 4.7uf 各一个面包板一块该电路完成两个功能：一是分辨出抢答的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键,操作无效。
巧妙制作十路数显无线抢答器
巧妙制作十路数显无线抢答器该无线数显抢答器采用PT2262和PT2272编码电路为核心元件，设计巧妙，结构简单，制作容易，体积小巧。
由于按钮与显示主机没有电线连接，使用和收藏都非常方便。
一、电路的结构原理下图是抢答发射器电路原理图，由无线发射模块FS和编码IC PT2262等元件组成，电路中，S0为4位编码开关，与PT2262的数据端DO～D3连接，当其置ON位时，将编码电路的数据端接高电位，不同的发射器，开关的位置状态都不同，由此决定发射机的分组号码。
同时，这里把编码电路PT2262的地址端A7、A8接高电平，其余悬空处理。
按下发射器的按钮开关后，发射器发射模块和编码电路接通电源，向外发射编码信号。
下图是数显接收电路的原理图，由无线接收模块JS和解码IC PT2272、BCD译码驱动电路CD4511、LED数码管、音乐IC等组成。
电路中，CD4511是一只有锁存功能的7段BCD译码驱动电路，可直接驱动LED数码发光二极管发光显示。
A、B、C、D是它的BCD 编码输入端，当4个输出端都为低电平0000时，显示为0，当输出为0001时，显示为1，由于它们直接与解码电路PT2272的DO～D3连接，就可通过对抢答发射器的数据端进行BCD编码，接收电路解码后就会从DO～D3端输出对应的BCD码，由CD4511译码驱动LED数码管，实现从0-9十个组别的号码显示，当BCD码超过1001后，CD4511七段显示熄灭。
电路中将解码IC PT2272的地址编码端A7、A8通过4只二极管D1、D2、D3、D4 分别与数据端的DO～D3连接，这样，当DO～D3输出为高电平时，解码lCPT2272的地址码与抢答器发射机的地址码一致，地址端A7、A8为高电平，其余端悬空，只要有抢答发射器按钮按下，数显接收电路就可接收到发出来的编码信号，由于发射机数据编码是本组的组号编码，四个输出端总有一个为低电位，接收电路的解码器在接收信号后会输出相同的。
十路抢答器设计报告
十路抢答器设计报告一、设计方案论证1、电路原理框图如下2、工作原理接通电源后，主持人按下清零开关，倒计时从30Sk开始倒计时，在倒计时进行内抢答器处于允许状态，十位选手可以抢答，当有选手按下按键，将发出一声声响，同时LED亮，显示管将显示第一位选手编号，发出同时反馈回一信号将锁存器锁定，禁止其他选手抢答。
当30s内无人按下按键，倒计时为0时，锁存器锁定，此时无法再抢答。
主持人再次按下清零键，重新计时。
二、电路设计1、倒计时电路（如图）两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端实现预置数30s。
清零按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，锁存器锁定，以后选手抢答无效。
2、555时钟信号电路在倒计时电路我们需要1HZ频率的方波，根据公式f=1.44/[(R1+2R2)*C],我们可以计算得R1=15K,R2=68K,C=10uf。
电路如下3、抢答电路设计在倒计时进行时，当选手按下按键后，通过74ls147（10-4编码）进行编码后输入74ls373锁存器，再经过7404反相器取反输入74ls48，译码输入数码管显示。
同时经过7432或门反馈回一信号到74373的LE端，当有抢答时LE变成低电平，74373锁存，禁止其他信号。
4、报警电路经过74147编码后，经过7408引出一信号，当有人抢答时为输出搞电平，驱动LED和蜂鸣器。
三、proteus仿真图经过proteus软件仿真，能实现所有功能，仿真图见附录一四、制作调试过程中出现的问题及解决1、制作成实物后，首次测试时发现倒计时显示乱码，无法倒计时。
解决方法：首先对照检查线路，是否有短路，断路。
排除线路问题后，又检查555的脉冲输出是否正常，结果正常。
数字逻辑课设(抢答器)
目录1.绪论 (2)2.需求分析 (3)3.理论设计 (3)3.1．抢答器控制电路设计 (3)3.2．定时电路 (5)3.3．犯规罚下电路 (5)3.4．时序控制电路设计 (6)4.原理电路图 (6)5.选器件 (8)5.1．元器件清单 (8)5.2．元器件的功能 (8)6. 实际连线图 (11)7.调试过程 (12)8.结论 (13)9.结束语 (13)参考文献 (14)1.绪论随着电子产品的不断发展，数字电子的应用越来越广泛。
在现今社会各种智力竞赛也层出不穷，为了更加具有公平性，抢答器是必不可少的。
它是一名公正的裁判员。
因此它的发展也是比较快的，从一开始的光具有抢答锁定功能的一个电路，到现在的具有倒计时、定时、报警等。
多功能的技术合并，都足以说明其多功用及发展的快速。
抢答器的主要任务是从若干名参赛选手中确定出最先的抢答者，并要求在规定的时间内回答问题。
根据我所学的数字电子技术的知识，设计了一种比较简单的抢答器，没有特别多的，复杂的元器件。
它是一个可供三个参赛组进行智力竞赛的电路装置，本抢答电路主要有五部分组成：抢答判别电路、显示电路、时序控制电路、定时和犯规罚下电路。
当有某一参赛者首先按下抢答开关时，显示其号码、相应显示灯亮并伴有声响。
此时，抢答不在接其他参赛组的出入信号；用控制电路和主持人开关启动报警电路相连，电路具有回答问题时间控制功能。
本文介绍了抢答器的设计方案、各相关元器件的功能及在设计过程中所做的改进。
2.需求分析模拟电子抢答器是竞赛问答中一种常用的必备装置，根据系统功能及技术要求，要完成题目要求的逻辑功能的数字逻辑控制系统，至少应包括以下几个部分：抢答判别部分、显示部分、时序控制部分定时电路和犯规罚下部分、主持人控制部分。
各部分功能如下：①.抢答判别部分：立刻分辨出抢答者的编号，并进行锁存，然后由译码显示电路显示编号。
②.显示电路：一方面要显示优先抢答的编号；另一方面要进行计时抢答。
数电十路抢答器课程设计报告
数电课程设计：10路抢答器鄢志伟************电子B班一、课程设计任务与要求1. 抢答器同时供10名选手或10个代表队比赛，分别用10个按钮J1 ~ J10表示。
2. 设置一个系统清除和抢答控制开关J11，该开关由主持人控制。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
二、课程设计目的本次课程设计主要是配合《模拟电子技术》和《数字电子技术》理论课程而设置的一门实践性课程，起到巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想的效果。
三、课程设计初始条件1．复习编码器、十进制加/减计数器的工作原理。
2．分析与设计时序控制电路。
3. 画出定时抢答器的整机逻辑电路图4.要求用集成电路：74LS00与非门、CD4511译码器和其它器件等，实现了10路定时抢答功能。
四、方案说明：对于多路抢答器的设计方案有很多，方案1：由优先编码器编码器加上控制、锁存、译码电路等构成。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
方案2：考虑抢答器的公平性，要求每一录得抢答几率应该相等，而不应该有优先的现象（理论上优先编码器确实有优先的现象，尽管这种现象的发生几率非常小）。
那么可以采用8D锁存器，8D锁存器对输出的控制是用电平信号锁存方式。
如果将输出状态的组合连接到输出控制线，使锁存器一旦响应了第一个变化的端口，则输出控制线关闭了对其他输入信号的反映，这样就可以使8D锁存器仅对第一个输入做出响应。
要是抢答器复位，可以在输出控制端口的组合电路中加入按键复位信号。
综合上述两种方案，最后决定用CD4511中的译码和复位功能，控制输入端有一个输入就发出报警和数码显示。
这种方案更加简单和容易实现。
五、课程设计原理（1）设计原理图见图1所示。
数字电路课程设计-抢答器课程设计课件
实际应用中的改进方案
改进方案
01
在调试过程中，应更加耐心细致，逐步排 查问题，提高解决问题的效率。
03
02
在设计过程中，应更加注重元件参数的选择 和匹配，以提高设计的准确性。
04
具体实施
在选择元件时，应仔细阅读元件手册，确 保参数符合设计要求。
05
06
在调试过程中，可以采用分步调试的方法 ，逐步排查问题，找到问题的根源。
调试步骤和方法
步骤三：功能测试 逐个测试抢答器的各个功能，如抢答、显示等。
检查是否存在逻辑错误或功能异常。
调试步骤和方法
方法：分块调试 将电路分成若干模块，分别进行调试，以确定问题所在。
使用示波器、逻辑分析仪等工具辅助调试。
测试方案和结果分析
方案一：正常情况下的功能测 试
按照使用说明书的操作步骤进 行测试。
阐述电路板布线的技巧和规范，包括 线宽、间距、转角等，以确保电路板 的可制造性和稳定性。
03
抢答器软件设计
控制逻辑设计
控制逻辑电路
采用逻辑门电路（如与门、或门、非门等）实现控制逻辑，确保抢答器在主持 人按下开始按钮后开始工作。
状态机设计
设计状态机来管理抢答器的不同工作状态，如等待状态、抢答状态、违规状态 等，以便根据不同状态执行相应的操作。
数字电路课程设计抢答器课程设计课件
目录
• 引言 • 抢答器电路设计 • 抢答器软件设计 • 调试与测试 • 总结与展望
01
引言
课程设计的目的和意义
01
02
03
实践应用
通过设计抢答器，学生可 以实际应用数字电路的知 识，加深对理论知识的理 解。
问题解决
设计过程中会遇到各种问 题，需要学生运用所学知 识进行解决，提高解决问 题的能力。
数字逻辑电路课程设计——抢答器
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：班级：实习时间：数字电路课程设计------------数字抢答器一、课程设计题目数字式抢答器二、设计任务和要求1．抢答器同时可供4路参赛选手同时抢答，分别用4个按钮S0~S3来控制。
2. 设置一个主持人开关，用来控制抢答的开始和结束。
3. 抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在数码管上显示，选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间为10秒。
当主持人启动"开始"键后，定时器采用倒计时计数到0。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，绿灯亮，数码管上显示选手的编号和剩余抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到（计数至0），有人抢答，则为超时抢答。
红灯亮，并在数码管管上显示该抢答选手。
7.如果主持人未启动“开始”键，有人抢答，为提前抢答。
显示其号码，此时红灯亮提示。
三、数字抢答器总体方案1. 接通电源后，主持人将开关拨到"高电平"状态，抢答器处于禁止状态，编号显示器显示为0,定时器显示为0。
此时, 若有人抢答, 为违规抢答数码管显示其编号,并红灯警告.定时器显示不变。
2.主持人将开关置于”开始”状态，宣布"开始"抢答，抢答器工作, 定时器倒计时, 选手在定时时间内抢答时，抢答器完成, 编号锁存, 编号显示, 绿灯亮表示抢答有效。
3.若在10秒内无人抢答，10秒后抢答器自动锁定，计数器停止计数，抢答无效。
如果再次抢答必须由主持人再次操作"开始"状态开关。
四、单元电路设计1.抢答器电路的设计 (即完成锁存和显示功能)（1）抢答, 锁存电路:在这一部分，最主要的是锁存电路，锁存电路主要由74LS75来实现,当74LS75的4，13号管角的信号为使能端，当为“0”时，它将保持原来的状态：74LS75的管脚图和真值表：7475功能表D0Q0D1Q3Vcc有一组队员按下开关后，Q1，Q2，Q3，Q4中有一个信号为0，则它们四个通过与门后的信号为0，接入E12和E34,7475实现锁存功能，保持状态不变。
数字逻辑课程设计方案十路抢答器
个人收集整理仅供参考学习数字逻辑系统课程设计项目：十路智力竞赛抢答器班级：09 电子 A班姓名：刘金梁学号：0915211039题目及要求：题目 4 多路智力竞赛抢答器一、任务设计一个多路智力竞赛抢答器.二、设计要求1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统地清零和抢答地开始，控制电路可实现最快抢答选手按键抢答地判别和锁定功能，并禁止后续其他选手抢答. b5E2RGbCAP（2）抢答选手确定后给出一声音响地提示和选手编号地显示，抢答选手地编号显示保持到系统被清零为止 .2、发挥部分（1）扩展为 10 路（ 1～ 10）智力竞赛抢答器 .（2）设计抢答最长时间（ 30 秒）限制和倒计时显示 .1)根据题目要求设计系统总框图及总原理图如下：下面分模块对各个部分进行方案选取和论证：1.抢答按钮抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭地拨动开关 .2.译码电路及数码显示译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3 译码器 ), 可用两片组合成 16-4 译码器，选取其中 10 路.下图为四路采用 148 进行译码地范例p1EanqFDPw另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图个人认为第二种方法更简单、便捷，故采取第二种.3.锁存器锁存器采用74ls74 Ｄ触发器，经过４个或门处理当有按键按下去地时候置高，从而 D 触发器 5 端输出为高电平反馈到4511 地 5 端（使能端），从而实现锁定功能. DXDiTa9E3d4.报警电路因为要求抢答报警时只能响一声，故用555 另配合电阻、电容可形成大约 1 秒单稳触发器，因为低脉冲地时候触发而按键按下置高，故需加一反向器，用或非 74ls02 也可 .T=RC*ln3=1.1RC，故电阻取10u 电阻取 100k.5. 减数及译码电路要产生 1hz 地秒脉冲，同样选用555 定时器，接法如下电路，故选用电容100u ，则计算出=14.3k ，选用R1=4.3K,R2=5K.减计数芯片选用十进制74ls192, 接法如下，把秒脉冲输入到底下那片地 4 脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到 0 后 13 脚也产生一个负脉冲输入74ls74 地清零端，并使 74 地输出负端接到计数器地置数端使之一直置数，认为倒计时结束，显示部分仍用4511 译码显示RTCrpUDGiT6.主持人开关主持人同样采用微动开关，可控制系统地清零和抢答地开始 1 抢答地开始 2 清零2) 系统仿真仿真时，仿真结果达到了设计目标，由Proteus 仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s 倒计时，倒计时地时候，有人抢答后号码锁存住一直显示，蜂鸣器发出报警，并且重置倒计时. 超时未抢答仍然锁定后禁止抢答直到主持人清零. 仿真图如下：5PCzVD7HxA3) 印制版图地设计本次选用 Altium Designer Release 10来布置电路板以学习另外地布板软件，其中画地原理图如下：jLBHrnAILg个人收集整理仅供参考学习由于这次走线较多，故采用双面板，也可以锻炼下4) 心得体会做完板后调试发现抢答时数字不能锁定（怀疑 D 触发器输出），仔细检查仔细检查发现那根线腐蚀断掉那端没有连接好4511 地 5 脚），仔细检查发现那根线腐蚀断掉了，连好之后就能锁定 .定时部分也出现问题 :数码管显示地数连好之后就能锁定.定时部分也出现问题 : 字不完整，经检查发现有虚焊地现象，修改之后也就显示完整数字了.还有些器件封装出错，导致又多加了几根跳线 .现在调试结果基本上达到要求，实际电路和仿真电路相差不大 .通过这次课程设计我不仅更加学会软件地应用熟悉Altium Designer 软件地应用，还学会使用了Proteus软件对电路进行仿真，通过查找资料巩固了数电知识，虽然 PCB 图画地不够完美，跳线也多，但相信经过这次地磨炼之后，对今后地学习会有很大地帮助 .xHAQX74J0X版权申明本文部分内容，包括文字、图片、以及设计等在网上搜集整理.版权为个人所有This article includes some parts, including text,pictures, and design. Copyright is personalownership. LDAYtRyKfE用户可将本文地内容或服务用于个人学习、研究或欣赏，以及其他非商业性或非盈利性用途，但同时应遵守著作权法及其他相关法律地规定，不得侵犯本网站及相关权利人地合法权利. 除此以外，将本文任何内容或服务用于其他用途时，须征得本人及相关权利人地书面许可，并支付报酬. Zzz6ZB2LtkUsers may use the contents or services of thisarticle for personal study, research or appreciation, andother non-commercial or non-profit purposes, but at thesame time, they shall abide by the provisions of copyrightlaw and other relevant laws, and shall not infringe uponthe legitimate rights of this website and its relevantobligees. In addition, when any content or service of thisarticle is used for other purposes, written permission and remuneration shall be obtained from the person concernedand the relevant obligee.dvzfvkwMI1转载或引用本文内容必须是以新闻性或资料性公共免费信息为使用目地地合理、善意引用，不得对本文内容原意进行曲解、修改，并自负版权等法律责任. rqyn14ZNXIReproduction or quotation of the content of thisarticle must be reasonable and good-faith citation for the个人收集整理仅供参考学习use of news or informative public free information. It shall not misinterpret or modify the original intention of the content of this article, and shall bear legal liability such as copyright.EmxvxOtOco。
课程设计实验报告-抢答器
课题二数字式抢答器一．数字式抢答器功能概述在举办各种智力竞赛活动中，常常需要确定随是第一个抢答的人。
数字式抢答器利用电子器件可以准确的解决这一问题。
数字式抢答器允许抢答者在规定的时间范围内进行抢答，可以用数字显示抢先者的序号，并配有相应的灯光指示和声报警功能；对犯规抢答者（指在抢答开始命令下达前抢答者），除用声、光报警外，还应显示出犯规者的序号；若规定抢答时间已过，要告示任何输入的抢答信号均无效，除非重新下达抢答命令。
二．任务和要求设计一个数字式抢答器，具体要求如下：1．要求至少控制四人抢答，允许抢答时间为10秒，输入抢答信号是在“抢答开始”命令后的规定时间内，显示抢先抢答者的序号，绿灯亮。
2．在“抢答开始”命令前抢答者，显示违规抢答者的序号；红灯亮。
3．在“抢答开始”命令发出后，超过规定的时间无人抢答，显示无用字符（可自行确定）。
4．选做：不仅能显示抢答者的序号并且能显示抢答次序。
三．原理电路和程序设计(一)总体设计电路如下图所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置开始"状态，宣布"开始"抢答器工作。
定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示,当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示零。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关(二)部分电路介绍1、抢答器电路参考电路如下图所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于"清除"端时，当有选手将键按下时74L148的四个输出相与控制74L75的使能端，使其锁存并且让它和开关相与去控制红灯亮，保证报警电路通。
十路抢答器实验报告
十路抢答器实验报告09电子B 鄢志伟0915212024 一、设计方案选取与论证对于多路抢答器的设计方案有很多，倒计时部分主要方案为由NE555产生1s的脉冲配合74ls192减计数。
主要是抢答部分设计的不同。
本实验采用的方案为：抢答器部分由74HC148优先编码器编码器进行编码，CD4511译码，74LS74的D触发器控制译码器锁存端。
尽管从理论上优先编码器对各路信号的优先级别有所不同，但实际上抢答时间的同时性不可能精确到ns的数量级。
所以调试电路时，时序问题要考虑清楚。
原理框图：二、单元电路设计1、抢答部分电路：该部分电路主要就是编码、译码、抢答锁存报警，而抢答锁存报警则为电路核心。
各路开关均为四脚按键开关，在正常工作状态下，任意按下一路按键，在74ls148的输入端编码，由于74ls148在编码状态下时，GS 输出口为高电平，EO输出口会变为低电平，利用两芯片的该输出口接74ls32或门去控制蜂鸣器，即抢答时只要有按键按下，148工作，蜂鸣器发出声响提示。
十位编码74ls148芯片的A2口接非门电平反向之后控制十位数码管显示1。
十位编码器的A1和各位编码器的A0作为74ls00与非门的输入，输出接数码管个位数码管的A。
其他路同理完成编码和译码电路设计。
考虑倒计时部分需要显示30s倒计时，即数码管需要译码输出，译码和锁存端LS=0;在抢答时将四个数码管同时锁存。
考虑148的GS端正常工作为高电平，在有一路抢答时，两芯片的GS端通过00与非门后会出现一个高电平脉冲，以此作为74ls74D触发器的CLC触发Q有低变为高电平控制CD4511锁存。
2、倒计时部分电路：该部分电路设计方案较少，主要区别就在于1HZ的脉冲产生。
可以用晶振或用NE555芯片构成多谐振荡。
在本次设计中采用555，通过芯片外围电路电阻电容参数的选择实现1HZ脉冲。
NE555的1脚是电路地GND；8脚是正电源端Ucc，工作电压范围为5~18V；2脚是低触发端TR；3脚是输出端OUT；4脚是主复位端R；5脚是控制电压端Uc；6脚是高触发端TH；7脚放电端DISC。
数字逻辑课程设计报告数字式竞赛抢答器
数字逻辑课程设计报告--数字式竞赛抢答器课程设计课程名称电子技术综合设计与实践题目名称数字式竞赛抢答器学生学院专业班级学号学生姓名指导教师2013年6 月14日广东工业大学课程设计任务书题目名称数字式竞赛抢答器学生学院专业班级姓名学号一、课程设计的内容数字式竞赛抢答器。
二、课程设计的要求与数据设计要求包括：1. 设计1个可容纳6组参赛队的数字式抢答器，每组设1个按钮，供抢答者使用；2. 当1个抢答者抢答后，其他抢答者的按钮不起作用；3. 设置1个主持人复位按键；4. 主持人复位后，开始抢答，由数码管显示其组别；5. 设置1个计分电路，每组开始预置10分，由主持人计分，答对1次计1分，打错1次扣1分。
6. 主持人复位开始抢答后，设置一个9s的倒计时显示。
若9s内有某组抢答，则计时器停止计时，显示当前计数值；若9s到时仍无人抢答，计时停止显示0s，此时不可抢答。
回复抢答需要主持人复位。
注：由于DE2板数码管数量有限，由于有6组的分值均需要显示，所以有一部分组别的分值可以用指示灯来模拟显示。
三、课程设计应完成的工作1. 利用各种电子器件设计数字式竞赛抢答器；2. 利用DE2板对所设计的电路进行验证；3. 总结电路设计结果，撰写课程设计报告。
四、课程设计进程安排五、应收集的资料及主要参考文献[1] 欧阳星明. 数字逻辑（第四版）[M]. 武汉：华中科技大学出版社, 2009.2: 194-195.[2] 陈永甫. 数字电路基础及快速识图[M]. 北京：人民邮电出版社, 2003.5: 275-279.[3] 张锁良. 数字电子技术基础[M]. 北京：北京邮电大学出版社, 2011.8: 329-334.[4] 荀殿栋等. 数字电路设计实用手册[M]. 北京：电子工业出版社, 2003.7: 105-107.发出任务书日期：2013 年 6 月 4 日指导教师签名：计划完成日期：2013 年6 月14 日基层教学单位责任人签章：主管院长签章：摘要数字式竞赛抢答器是由一个互锁电路构成的。
数电课程设计抢答器
西安邮电学院数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：电子科学与技术班级：科技0904实习时间：2011年12月5日—— 2011年12月16日题目：数字电路抢答器一实验目的1. 学习并掌握抢答器的工作原理及其设计方法2. 熟悉各个芯片的功能及其各个管脚的接法。
3. 灵活运用学过的知识并将其加以巩固.发散思维.提高学生的动手能力和思维的缜密。
二实验要求预习要求：1）复习编码器.十进制加/减计数器的工作原理。
2）设计可预置时间的定时电路。
3）分析与设计时序控制电路。
4）画出定时抢答器的整体逻辑电路图。
设计要求：抢答器的基本功能：1.设计一个智力抢答器.可同时供四名选手或四个代表队参加比赛.编号为一.二.三.四.各用一个抢答按钮.分别用四个按钮S0——S3表示。
2.给节目主持人设置一个控制开关.用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3.抢答器具有数据锁存和显示的功能.抢答开始后.若有选手按动抢答按钮.编号立即锁存.并在LED数码管上显示出选手的编号.此外.要封锁输入电路.实现优先锁存.禁止其他选手抢答.优先抢答选手的编号一直保持到主持人将系统清零为止。
简言之.有选手按下时.显示选手的编号。
同时.其他人再按下时电路不做任何处理。
也就是说.如果有选手按下以后.别的选手再按的话电路不会显示是他的编号。
扩展功能：1）抢答器具有定时抢答的功能.且一次抢答的时间由主持人设定为10秒.当节目主持人说比赛开始后.要求定时器开始计时.计数并在显示器上显示。
2）参赛选手在设定的时间内抢答.抢答有效.定时器停止工作.显示器上显示选手的编号和抢答时刻的时间.并保持到主持人将系统清零为止。
数码管和发光二极管要接限流电阻100欧.防止被烧坏。
3）如果定时时间已到.无人抢答.本次抢答无效.系统报警并禁止抢答.定时显示器上显示00.三使用元件1.数字试验箱。
2.集成电路两片74LS161.一片74LS148.一片74LS75.两片74LS48.一片74LS20.一片74LS00.两片74LS04.一个用来产生脉冲信号555。
十路智能抢答器报告
数电课程设计设计题目：十路智能抢答器指导老师：林其伟班级：09电子A姓名：学号：0915211020一、任务及要求设计一个多路智力竞赛抢答器。
1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分（1）扩展为10路（1～10）智力竞赛抢答器。
（2）设计抢答最长时间（30秒）限制和倒计时显示。
二、方案论证与设计图1 抢答器总体框图抢答器的总体框图如图1所示，它由主体电路和扩展电路两部分组成。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号，能产生提示声音，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答的功能。
图1所示的定时抢答器的工作原理是：接通电源时，节目主持人将开关置于“清除”位置，抢答器处于禁止工作状态，编号显示器为零，定时显示器显示设定的时间为30秒，当节目主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器倒计时。
当定时时间到，却没有选手抢答时，系统报警。
当选手在定时时间内按动抢答键时，抢答器要完成以下四项工作：①编码电路立即分辨出抢答者的编号，并由锁存电路进行锁存，然后由译码显示电路显示编号；②扬声器发出声响，提醒节目主持人注意；③控制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；④控制电路要使定时器停止工作，时间显示器清零。
当选手将问题回答完毕，主持人操作控制开关，使系统回复到禁止工作状态，以便进行下一轮抢答。
三、单元电路设计1、抢答电路部分方案一：可采用74ls148或者74ls147作为编码芯片完成抢答，经过74ls373锁存保持最先按下选手的编号，最后经过74ls47作为译码到数码管显示，此方案用的芯片数量较多且价格稍高，我放弃此方案。
数电课程设计---十路智力竞猜抢答器
数字电子技术课程设计设计题目：十路智力竞猜抢答器课程设计题目：多路智力竞赛抢答器一、任务设计一个多路智力竞赛抢答器。
二、设计要求1、基本要求1)设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
2)抢答选手确定后给出音响提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分1)扩展为10路（1～10）智力竞赛抢答器。
2)设计抢答最长时间（30秒）限制和倒计时显示。
三、系统框图设计四、系统各个方案选择与论证1)抢答按键的选择a.轻触开关：轻触开关速度快，符合实际。
b.自锁开关: 自锁开关在抢答时，不够方便，每次都要复位。
所以本设计采用轻触开关。
2)数码管驱动芯片的选择a.CD4511: 用于驱动共阴LED（数码管）显示器的BCD----七段码译码器，具有BCD转换、消隐、锁存控制、七段译码以及驱动功能的CMOS能提供较大的拉电流，能直接驱动LED显示器。
b.74LS48: 现在比较流行的七段译码器，但是没有所存功能。
本设计由于要使用微动开关，所以选择有锁存功能的CD4511。
3）计数器的选择：a.CD40192:是同步十进制可逆计数器，具有双时钟输入，并具有清除和置零功能。
其为CMOS类型，具有更加稳定的性能和较小的功耗。
但要求输入电流很小。
b.74LS192:功能和CD40192差不多，因为它为TTL型，所以运行速度较快，功耗较大。
能承受较大的输入电流。
本设计为了尽量不去考虑输入电流的大小对计数芯片的影响，所以采用74LS192计数器。
4）触发器的选择：经过分析，D触发器组成的电路能满足本设计电路的逻辑运算。
并且价格相对较便宜。
所以采用D触发器。
五、系统单元电路设计1)抢答电路设计抢答部分采用CD4511直接驱动数码管，CD4511的输出电流较大，所以在输出接300至500欧的限流电阻。
多路(十路)智力竞赛抢答器设计报告(完全版)
多路智力竞赛抢答器设计报告一、题目：任务设计一个多路智力竞赛抢答器。
设计要求1、基本要求（1）设计一个4路（1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
（2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分（1）扩展为10路（1～10）智力竞赛抢答器。
（2）设计抢答最长时间（30秒）限制和倒计时显示。
二、设计方案选取与论证：获得如图所示十路30秒倒计时抢答器的原理图。
原理图由倒计时部分和抢答器部分组成。
1、原理分析抢答器部分原理：用10个选手按键通过二极管直接控制4511输入端，一旦按键接通，4511则使7段数码管显示相应的数字。
初始状态个位和十位数码管均显示“10”，其锁存端电位为0。
在显示数字1—9时，十位数码管保持显示“0”，a 段输出是高电平，与个位数码管的f 端输出进行运算后接入4511的锁存端。
将个位数码管的g 端输出也接至此锁存端。
观察4511真值表：可知，和g 端输出在1—10的显示过程中至少其中之一输出高电平。
故，当抢答器部分因为按键的输入导致4511输出使得数码管显示从“00”跳变到“01”—“10”的数字时，使得两个4511连接起来的锁存端电位同时从低电平跳变为高电平，从而实现锁存功能。
锁存以后，无论按键如何输入，也不会改变数码管显示，仅当清零按键清零之后才可使锁存端电位置零。
倒计时部分原理：倒计时部分与抢答器部分的连接控制（1）抢答器部分4511的锁存端（2）倒计时部分555的端。
倒计时部分由555定时器组成多些振荡器，产生时间脉冲，由两片74LS192计数器芯片实现减法计数。
当主持人开关打开时，倒计时预置初始数值为30减数至0，当计数至0时，锁存555使振荡器不再输出脉冲，并通过与抢答器部分的连接使抢答器部分4511的锁存端置高电平，因此当计时器从30秒倒计时至0期间无按键输入后，会同时锁存倒计时部分和抢答器部分，知道主持人开关清零为止。
数字逻辑课程设计—多路竞赛抢答器
第一章系统概述1.1课程设计内容和要求1.1.1课程设计内容设计一个可供多名参赛者使用的多路竞赛抢答器。
1）设计一个可容纳多名参赛者的竞赛抢答器，每组设计一个抢答按钮供参赛者使用。
2）电路应具有第一抢答信号的鉴别和显示功能。
在主持人清零发出抢答指令后，如果某名参赛者在第一时间按动抢答开关，则显示器显示出该名参赛者的组号。
3）电路应具备自锁功能。
在某组参赛者在第一时间抢答成功后，其他组参赛者的抢答无效。
1.1.2程设计要求1）多路抢答器可供多名参赛者使用。
2）每组参赛者拥有一个抢答按钮。
3）电路具有鉴别第一抢答信号的功能并将其显示。
4）电路应具有清零功能。
5）电路应具备自锁功能，当某一参赛者抢答成功后，其他信号将被封锁。
1.2课程设计目的通过此次试验，学会使用EWB软件，掌握设计数字逻辑电路的基本方法及步骤。
掌握了闩锁电路的基本原理，能够运用基本RS 触发器原理设计自锁电路。
掌握了编码器和七段显示器的使用等。
第二章课程设计原理2．1课程设计原理1）利用闩锁电路原理实现抢答电路鉴别第一抢答信号的功能。
利用4012四输入与非门将自身电路的输入信号与其他几路电路的输出信号进行与非，以实现闩锁功能。
2）利用8线-3线优先编码器，将最终的几路输出信号接入1-4输入端以实现最终显示结果时为1-4有效的组号，由于8线-3线优先编码器为低电平有效故将其它0，5，6，7不用的输入端接入高电平。
3）利用七段译码显示器将最终结果显示出来，由于七段译码显示器中为高电平有效，而8线-3线优先编码器中，最终的输出信号为低电平有效，故还需要利用非门将8线-3线优先编码器的输出转变为高电平有效并接入7段译码显示器中，将最终结果显示。
4）清零电路则应使电路按清零按钮后整个电路能恢复初始状态，由于将抢答电路输入段初始为高电平，在按抢答按钮后则变为低电平，即低电平为有效信号。
故清零后应将所有输入再次变为高低平而后可进行下一轮抢答。
因此利用逻辑非在按下清零按钮后将高低电平进行转换将电路转换为抢答前的状态。
课程设计十路任务书
信息与电气工程学院
电子技术课程设计任务书
一、题目：多路智力竞赛抢答器
二、课程设计班级及小组成员：电气07－1－5、自动化07－1－4、每班一组
三、课程设计起止时间：19周－20周
四、原始数据及主要任务：
设计一个十路智力竞赛抢答器,为了保证抢答竞赛的公正性、准确性、提高竞赛得分的透明性并能产生激烈的竞赛气氛，要求由电子电路实现一个多人参赛,具备限时开始抢答, 限时结束抢答, 抢答结束后有声、光指示
五、技术要求：
1. 设一个主持人按键, 供主持人宣布抢答开始. 抢答开始后, 十个抢答按键才有效, 同时启动限时定时器。
2. 设十个抢答按键供十人抢答使用，第一个抢答键按下后要锁住抢答器，并用声、光指示，要显示是几号按键抢到，后按的抢答键不起作用。
3. 安排倒计数定时器。
开始后若预定时间内无人抢答，自动给出信号停止抢答，倒计数定时器的时间可以随意预置。
倒计数计数脉冲要准确。
学生（签字）：指导教师（签字）：
系主任（签字）：院长（签字）：
注：按题目拟订任务书。
十路抢答器设计
十路抢答器设计报告摘要：本设计采用十个按键与编码器74HC148，SR锁存器74LS74,与非门等组成的多谐振荡器构成抢答器的抢答模块；用可逆计数器74LS192，与555多谐振荡器构成倒计时30S；采用共阴数码管和CD4511构成显示部分；或门74LS32，三极管9013，有源蜂鸣器构成报警电路。
整体实现参赛选手抢答时报警，显示锁存抢答选手号码，并且阻止其他选手抢答，同时实现30S倒计时，时间到时，阻止抢答。
一、抢答器设计原理框图图1二、方案选取与论证1、按键编码模块方案一：采用40147进行按键编码。
BCD10-4线优先编码器40147成本比较高，在淘宝价格为10元，虽然功能齐全，但是性价比不适合。
方案二：采用74LS147进行编码。
BCD10-4线优先编码器74LS147，可以输入1-9，10要通过硬件编码。
方案三：采用IC芯片编码器编码。
采用BCD8-3线优先编码器编码，电路简单，性能稳定，故本设计采用方案三。
编码时，考虑到编码要与实际数值对应，故舍弃了一般的编码器，采用2片74HC148进行按键编码。
2、所存显示模块方案一：采用带所存功能译码器CD4511、SR锁存器74LS74与74SL00配合其他元件构成所存电路。
采用CD4511与共阴数码管构成显示电路。
方案二：采用带74LS48配合带置数清零的SR锁存器74ls74构成锁存显示电路。
方案二电路比较简单，74LS48可以直接驱动数码管，但是性价比不高。
方案一虽然电路较为复杂，但是性价比较为适合，但故采用方案一。
3、倒计时模块方案一：采用可预置双向计数器74LS192与555多谐振荡器构成倒计时电路。
方案二：采用可预置双向计数器CD4510与555多谐振荡器构成倒计时电路。
方案一较为稳定，本设计采用方案一。
4、本设计的特点优点：采用2位数码管显示按键编码，更具人性化。
采用CD4511译码锁存一体IC，容易实现抢答锁存。
缺点：采用IC多，硬件电路复杂，给硬件做板，布线带来不便。
十路智力竞赛抢答器
十路智力竞赛抢答器湖北宜昌市三峡大学职业技术学院电子0005 班陈德标本抢答器由一只CD4017 和一只CD4011 数字集成电路为核心组成，见图 1 ，其中，CD4011 组成两个多偕振荡电路，一个为脉冲分配器CD4017 提供计数脉冲，另一个作声音信号发生器用。
CD4017 在电路中作抢答判决元件，前级计数脉冲接在其上沿触发端CP 端，平时其使能端EN 通过电阻R4 接地，CD4017 处于计数状态，其输出端Y0~Y9 不断轮流输出高电平，与其相连的发光指示灯被点亮，由于设计时计数脉冲频率较高，各发光管都快速闪烁发光，发光较暗。
电路中，抢答器的按钮开关接在发声电路与CD4017 的各输出端之间，平时，由于CD4011 的 C 门输入端接地，该发声电路不工作，当按下任一个按钮开关后，电阻R3 上的电位上升为高电平，发声电路工作，喇叭发出约500Hz 的声音信号。
与此同时，CD4017 的使能端EN 也成为高电平，使其停止计数，被按钮按下的一端保持高电平不变，该端所接发光二极管持续发光，其余发光二极管不再发光，由于一但按钮按下后，只有被按下的输出端保持为高电平，其余都为底电平，因此，以后再按下的按钮均不再起作用，由此作出抢答判决。
本电路对元件无特殊要求，所有指示用发光二极管都可用6V 小灯泡代替，发光效果会更好一些，此时串连的电阻应去掉。
按钮开关的选用要注意可靠性检验，有些按钮开关结构简单，按下后接触不良，不能可靠导通，这会给抢答造成不公，不能使用。
所有按钮不要直接焊接在电路上，应将其先用单声道插座将连接线引出，接在面板上，按钮开关用较长的线连接，另一头接在单声道插头上，使用时，将按钮插头插入面板上的按钮插座上即可，这样便于携带和保管。
电路的印刷电路板见图 2 ，安装完成后的抢答器见图 3 。
使用时，先将按钮插头插入面板的对应插座中，然后开启电源开关，随后即可进行抢答操作，注意的是，抢先的一方在未得到主持人认可时，不要松开按钮，否则抢先无效，主持人在听到音响后，通过抢答器面板上的发光灯，就可判断出抢先的一方。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字逻辑系统
课程设计
项目：十路智力竞赛抢答器
班级： 09电子A班
姓名：刘金梁
学号： 0915211039
题目及要求：
题目4多路智力竞赛抢答器
一、任务
设计一个多路智力竞赛抢答器。
二、设计要求
1、基本要求
<1）设计一个4路<1～4）智力竞赛抢答器，主持人可控制系统的清零和抢答的开始，控制电路可实现最快抢答选手按键抢答的判别和锁定功能，并禁止后续其他选手抢答。
<2）抢答选手确定后给出一声音响的提示和选手编号的显示，抢答选手的编号显示保持到系统被清零为止。
2、发挥部分
<1）扩展为10路<1～10）智力竞赛抢答器。
<2）设计抢答最长时间<30秒）限制和倒计时显示。
1)根据题目要求设计系统总框图及总原理图如下：
下面分模块对各个部分进行方案选取和论证：
1.抢答按钮
抢答顾名思义就是要求快速，方便，故选用微动开关，而不选用别扭的拨动开关。
2.译码电路及数码显示
译码电路主要有两种，一种是用芯片进行译码，比如74ls148(8-3译码器>,可用两片组合成16-4译码器，选取其中10路。
下图为四路采用148进行译码的范例
另一种是利用加二极管防止反向然后直接连接到4511等七段显示译码器如下图
个人认为第二种方法更简单、便捷，故采取第二种。
3.锁存器
锁存器采用74ls74 Ｄ触发器，经过４个或门处理
当有按键按下去的时候置高，从而 D 触发器5 端输出为高电平反馈到 4511 的 5 端<使能端），从而实现锁定功能。
4.报警电路
因为要求抢答报警时只能响一声，故用555另配合电阻、电容可形成大约1秒
单稳触发器，因为
低脉冲的时候触发
而按键按下置高，
故需加一反向器，
用或非74ls02也可。
T=RC*ln3=1.1RC，故电阻取10u电阻取100k。
5.减数及译码电路
要产生1hz的秒脉冲，同样选用555定时器，接法如下电路，
故选用电容100u，则计算出=14.3k，选用
R1=4.3K,R2=5K。
减计数芯片选用十进制74ls192,接法如下，把秒脉冲输入到底下那片的4脚，计数十次后在13脚会产生一个脉冲，输入到上面那片，而上面那片从3减到0后13脚也产生一个负脉冲输入74ls74的清零端，并使74的输出负端接到计数器的置数端使之一直置数，认为倒计时结束，显示部分仍用4511译码显示
6.主持人开关
主持人同样采用微动开关，可控制系统的清零和抢答的开
始 1抢答的开始 2清零
2)系统仿真
仿真时，仿真结果达到了设计目标，由 Proteus 仿真结果达到了设计目标，可以实现当主持人按下开始开关，就开始30s 倒计时，倒计时的时候，有人抢答后号码锁存住一直显示，蜂鸣器发出报警，并且重置倒计时。
超时未抢答仍然锁定后禁止抢答直到主持人清零。
仿真图如下：
3)印制版图的设计
本次选用Altium Designer Release 10来布置电路板以学习另外的布板软件，其中画的原理图如下：
因为这次走线较多，故采用双面板，也可以锻炼下
4)心得体会
做完板后调试发现抢答时数字不能锁定<怀疑 D 触发器输出），仔细检查仔细检查发现那根线腐蚀断掉那端没有连接好4511 的 5 脚），仔细检查发现那根线腐蚀断掉了，连好之后就能锁定。
定时部分也出现问题:数码管显示的数连好之后就能锁
定。
定时部分也出现问题: 字不完整，经检查发现有虚焊的现象，修改之后也就显示完整数字了。
还有些器件封装出错，导致又
多加了几根跳线。
现在调试结果基本上达到要求，实际电路和仿真电路相差不大。
通过这次课程设计我不仅更加学会软件的应用熟悉Altium Designer软件的应用，还学会使用了
Proteus 软件对电路进行仿真，通过查找资料巩固了数电知识，虽然 PCB 图画的不够完美，跳线也多，但相信经过这次的磨炼之后，对今后的学习会有很大的帮助。