扇出型晶圆级封装芯片偏移问题的研究

扇出型晶圆级封装芯片偏移问题的研究

扇出型晶圆级封装(fan-out wafer level package,FOWLP),具有芯片单元稳定,集成度高,可靠性强,机械保护好,封装面积更大,性价比更高,已经成为当前IC芯片封装的主流技术。尽管基于FOWLP技术制作的产品,诸如处理器,传感器,通信模块等在IC市场中占据了重要地位,但该技术依旧面临的许多挑战,比如线路图案和通孔的精度问题、连接方式的选择、3D封装的实现以及不同封装工艺的选择等。

本文首先回顾了扇出型封装的发展现状。通过对市售电子封装产品进行解剖,分析了当前四种主要封装工艺及其封装产品的不足之处。

以解决芯片偏移问题为目标,针对与其密切相关的芯片重布、塑封和再布线等技术开展研究。采用ANSYS有限元分析软件,对芯片偏移和翘曲问题进行建模实体建模、网格划分以及施加载荷的方式完成产品的总体模型,并对热膨胀产生的偏移量以及单个网格的翘曲度进行了计算,最后通过仿真的方式得出产生芯片偏移的主要原因。

在此基础上,结合现有工艺条件,提出了对芯片边缘阻挡的双面胶膜形状进行改进的方案。在此基础上进一步通过实验验证了该方案的可行性。

最后对封装产品进行测试,从外观检测,焊球强度检测,以及整体的电性能和热性能多个角度进行检测。结果表明,改进后的封装工艺方案是稳定可靠的,总体可以实现芯片的偏移量低于5um,总体翘曲度低于3%,外观检测指标,焊球的质量以及电性能均符合要求,产品总良率高于80%,与现有技术和工艺流程比较,该方案能够较好地解决芯片偏移问题,验证了改进后以及工艺可行性。