数字电路与系统设计：第9章习题答案
数字电路逻辑设计课后答案
2．由T1161组成的时序逻辑电路如下图所示，请对应CK波形画出输出Q0Q1Q2Q3的波形。
解：
3．用T4195连接成的电路如图所示，试分析该电路，列出状态表，指出其功能、F端的脉码序列及其循环周期。
解：
QCQBQA
DA＝J＝K＝QC⊕QB
0 0 1
0
0 1 0
1
1 0 1
1
0 1 1
1
解：电压传输特性曲线
回差：ΔVT＝VT（＋）－VT（－）＝1.7－0.8＝0.9V
2．给定施密特与非门的Vi波形，试对应画出其输出波形。
解：
3．由555构成的施密特电路如下图所示，试对应给出的Vi、VA波形定性画出输出电压VOl的波形。
解：
逻辑真值表.
输入
输出
A B C
Y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
0
0
0
0
0
1
1
1
逻辑函数表达式
Y=AB+ AC
逻辑图
13．解：根据已知条件，需满足：
解得
四、分析下列各题
1．按下图所示求出F的逻辑式，并将其化简成最简与或式。
解：按图求得：F=BCD·B·D+D
30．VD＋0.7V，－0.7V，极小，激增
31．数字，模拟
32．电路功耗低、抗干扰能力强、集成度高等
33．VNL= ViL(max)－VoL(max)
34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关
35．只包含门电路（无存储元件）
数字电路与系统分析第九章习题答案
9.3 习题答案9.1 在ROM中，什么是“字数”，什么是“位数”？如何标注存储器的容量？解：地址译码器的输出线称作字线，字数表示字线的个数；存储矩阵的输出线称作位线(数据线)。
位数表示位线的个数。
字线和位线的每个交叉占处有—个存储单元。
因此存储容量用“字数×位数”表示。
9.2 固定ROM、PROM、EPROM、E2PROM之间有何异同？解：固定ROM、PROM、EPROM、E2PROM都是只读存储器，它们的工作原理和结构相同，都是由地址译码器、存储矩阵和输出电路构成，当地址译码器选中某一个字后，该字的若干位同时由输出电路输出，存储矩阵由M个字、每个字N位的存储单元构成。
它们的不同之处在于存储单元的写入和擦除方式不同。
固定ROM出厂时结构数据已经固定，用户不能更改，适于存储大批量生产的程序和数据，常被集成到微控制器中作为程序存储器；PROM可由用户写入数据，但只能一次性写入，之后不能更改。
适于存储中、小批量生产的程序和数据；EPROM数据可通过紫外线擦除，重新写入。
可擦除数百次，写入一个字节需50ms。
适用于开发研制阶段存储数据和程序，并可经常修改；E2PROM数据可通过电擦除，因此在工作时间可随时擦写。
可擦除数10~1000万次，写入一个字节需20ms。
适合于信息量不大，经常要改写，掉电后仍保存的场合。
9.3 试用ROM阵列图实现下列一组多输出逻辑函数F1(A,B,C)=⎺AB+A⎺B+BCF2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC解：将F1 ,F2 ,F3都用最小项表达式表示：F1(A,B,C)=⎺AB+A⎺B+BC=∑m(2,3,4,5,7)F2(A,B,C)=∑m(3,4,5,7)F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC=∑m(0,1,3,6,7)ROM的阵列图如下图：9.4 用适当规模PROM 设计2位全加器，输入被加数及加数分别为a 2a 1和b 2b 1，低位来的进位是CI ，输出本位和∑2∑1以及向高位的进位C O2。
数字逻辑电路与系统设计[蒋立平主编][习题解答]
![数字逻辑电路与系统设计[蒋立平主编][习题解答]](https://img.taocdn.com/s3/m/fd945382a21614791611283f.png)
（4）（932.1）10=（100100110010.0001）8421BCD
1.7将下列有符号的十进制数表示成补码形式的有符号二进制数。
（1）+13（2）−9（3）+3（4）−8
题1.7解：
（1）+13 =（01101）2（2）−9=（10111）2
（3）（1101101）2=（109）10（4）（11111111）2=（255）10
（5）（0.1001）2=（0.5625）10（6）（0.0111）2=（0.4375）10
（7）（11.001）2=（3.125）10（8）（101011.11001）2=（43.78125）10
1.3 将下列二进制数转换为等值的十六进制数和八进制数。
第1章习题及解答
1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2（2）（10010111）2
（3）（1101101）2（4）（11111111）2
（5）（0.1001）2（6）（0.0111）2
（7）（11.001）2（8）（101011.11001）2
题1.1 解：
（1）（11011）2=（27）10（2）（10010111）2=（151）10
题3.7 解：设三台设备为A、B、C，正常工作时为1，出现故障时为0；
F1为绿灯、F2为黄灯、F3为红灯，灯亮为1，灯灭为0。
根据题意可列写真值表为：
A
B
C
F1
F2
F3
0
0
0
0
0
1
0
0
1
0
0
1
0
数字电子技术基础习题册答案
第7章 时序逻辑电路【7-1】已知时序逻辑电路如图所示，假设触发器的初始状态均为0。
(1 )写出电路的状态方程和输出方程。
(2) 分别列出X =0和X =1两种情况下的状态转换表，说明其逻辑功能。
(3) 画出X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形。
1J 1KC11J 1KC1Q 1Q 2CPXZ1图解：1．电路的状态方程和输出方程n 1n2n 11n 1Q Q Q X Q +=+n 2n 11n 2Q Q Q ⊕=+ CP Q Q Z 21=2．分别列出X =0和X =1两种情况下的状态转换表，见题表所示。
逻辑功能为 当X =0时，为2位二进制减法计数器；当X =1时，为3进制减法计数器。
3．X =1时，在CP 脉冲作用下的Q 1、Q 2和输出Z 的波形如图(b)所示。
题表Q Q Z图(b)【7-2】电路如图所示，假设初始状态Q a Q b Q c =000。
(1) 写出驱动方程、列出状态转换表、画出完整的状态转换图。
(2) 试分析该电路构成的是几进制的计数器。
Q c图解：1．写出驱动方程1a a ==K J ncn a b b Q Q K J ⋅== n b n a c Q Q J = n a c Q K = 2．写出状态方程n a 1n a Q Q =+ n a n a n a n a n c n a 1n b Q Q Q QQ Q Q +=+ nc n a n c n b n a 1n b Q Q Q Q Q Q +=+3．列出状态转换表见题表，状态转换图如图(b)所示。
图7.2(b)表7.2状态转换表CP na nbc Q Q Q 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 16 0 0 0n4．由FF a 、FF b 和FF c 构成的是六进制的计数器。
【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q 或Q ）填入下表解：题表7-3下降沿触发 由 Q 端引出进位 由Q 端引出借位触发方式 加法计数器 减法计数器上升沿触发 由Q 端引出进位 由Q 端引出借位【7-4】电路如图(a)所示，假设初始状态Q 2Q 1Q 0=000。
数字逻辑电路与系统设计[蒋立平主编][习题解答]
![数字逻辑电路与系统设计[蒋立平主编][习题解答]](https://img.taocdn.com/s3/m/cddc61bd700abb68a882fb25.png)
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
数字逻辑电路与系统设计蒋立平主编习题解答
第4章习题及解答用门电路设计一个4线—2线二进制优先编码器。
编码器输入为3210A A A A ，3A 优先级最高，0A 优先级最低，输入信号低电平有效。
输出为10Y Y ，反码输出。
电路要求加一G 输出端，以指示最低优先级信号0A 输入有效。
题 解：根据题意，可列出真值表，求表达式，画出电路图。
其真值表、表达式和电路图如图题解所示。
由真值表可知3210G A A A A =。
(a)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10000000000000000000000000010100011111010110000103A 2A 1A 0A 1Y 0Y G真值表≥1&1Y 3A 2A 1&&1A 0Y &1GA 00 01 11 100010001111000000001101113A 2A 1A 0A 03231Y A A A A =+00 01 11 1000000011110001000011103A 2A 1A 0A 132Y A A =(b) 求输出表达式(c) 编码器电路图图 题解4.1试用3线—8线译码器74138扩展为5线—32线译码器。
译码器74138逻辑符号如图（a ）所示。
题 解：5线—32线译码器电路如图题解所示。
&&&&11EN01234567BIN/OCTENY 0&G 1G 2AG 2B42101234567BIN/OCTEN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B42101234567BIN/OCT EN&G 1G 2A G 2B421A 0A 1A 2A 3A 4Y 7Y 8Y 15Y 16Y 23Y 24Y 31图 题解4.3写出图所示电路输出1F 和2F 的最简逻辑表达式。
资料：蒋立平版数字逻辑电路与系统设计习题答案
蒋立平版数字逻辑电路与系统设计第1章题库及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
第9章+微型计算机控制系统应用实例
转换成为
9.2信.2号系；统电压的信控号制，要能求够采集阀位反响回来的模拟
最〔后有阀2〕以根门下能定据几位对点器以：对上单采片集机到控制的系信统号的进设行计运要求算、整理， 偏差的大小输出连续信号或一定宽度的脉
冲来控制 压电阀；
〔3〕利用数码管能现场显示输入的参数以及阀 门开度； 〔4〕利用按键能在现场对阀门的工作流量特性 的参数，
表内非易失性内存芯片与IC卡内芯片一样，即 AT24C02〔2〕。煤气表中诸如累积已耗用气量、结 余气量、购气次数等重要数据都存放在AT24C02〔2〕
这样可克服由充电电池长期维持RAM中的信息所潜在的不可靠性。 AT24C02仅有8条引脚，串行通信只用两根口线，做成IC卡时,外接连线 少，作为非易失性内存更是比采用并行EEPROM减少许多连线，PCB布 线更简洁，体积更小。IC卡煤气表中所需存取的重要数据少，且数据存 取速度要求不高，故这种小容量的串行EEPROM非常适用。AT24C02是 I²C总线结构器件，87C51非此类器件，这就要求87C51通过编程使其 P1.0和P1.1完全遵循I²C总线时序及AT24C02的数据传送格式，去分别等 效串行数据线SDA和串行时钟SCL，从而实现两者的通信。
第9章 微型计算机控制系统应用实例
9.1 微型机在煤气表机心负压试漏中的应用 9.2 微型机在阀门定位器中的应用 9.3 IC卡智能煤气表的设计 9.4 微型机实现电加热锅炉系统的自动控制 9.5 单片机与微机RS-485通信 9.6 微机控制的公共汽车自动报站系统 9.7 温度控制系统的设计
9.1.1 煤气表机心负压试漏原理
首先，把煤气表出气口密封住，然后翻开控 制负压的电磁阀，这时高速流动的压缩空气，经 负压阀产生负压，把表内的气体往外抽，表内形 成负压，同时斜管压力计液面往上升，当抽到设 定值时〔煤气表工艺要求斜管压力计显示 270Pa〕，即光电管所在的位置时，关闭电磁阀， 这时斜管压力计的液面要继续往上升，停在一个 确定的位置。如果在规定的时间内〔一般工艺要 求６s〕，斜管压力计的液面不回落到光电管所在 的位置，那么表的密封性好，不漏；相反，表的 密封性不好，漏。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年
数字电路与逻辑设计中国大学mooc课后章节答案期末考试题库2023年1.设计一个能存放8位二进制代码的寄存器,需要的触发器级数是( )。
参考答案:82.用3级触发器可以记忆的状态数是( )。
参考答案:83.基于74161，采用清零法设计模值为十二的计数器，则反馈状态【图片】是________。
参考答案:11004.基于74161，采用置零法设计模值为十二的计数器，则反馈状态【图片】是________。
参考答案:10115.若时序电路的状态转移图如下，则下列说法正确的是________。
【图片】参考答案:CP的频率是Q1的4倍6.用卡诺图对带约束项的逻辑函数进行化简时，以下说法正确的是____。
参考答案:卡诺圈中不可以全是无关项_无关项小方格可以当0格或者1格处理，具体应以化简结果最简为准7.标准与或式就是指函数的最小项表达式。
参考答案:正确8.下图所示电路的逻辑表达式为F=A。
【图片】参考答案:错误9.JKFF的激励信号序列为J=101100和K=010110，信号的变化均在相应时钟下降沿到来前完成，则触发器的输出序列为____。
参考答案:10100010.能完成两个1位二进制数相加，不考虑低位来的进位的器件称为______。
参考答案:半加器11.十进制数(7.5)10对应的二进制数是( )2。
参考答案:111.100012.在时钟有效沿作用下，下列说法正确的是________。
参考答案:边沿DFF具有2种功能13.同步计数器是指的计数器。
参考答案:各触发器时钟端连在一起，统一由系统时钟控制14.由4级触发器构成的寄存器可以存入位二进制代码。
参考答案:415.顺序脉冲信号发生器可以用环形计数器电路构成。
参考答案:正确16.电路如下图所示，下列说法正确的是________。
【图片】参考答案:模值为7的计数器_具备自启动性17.若用DFF设计11110000移存型序列信号发生器，则下列说法正确的是________。
精品课件-数字电路与EDA设计-第9章 设计实现和时序仿真
设计实现和时序仿真-时序约束
下面给出在约束编辑器中编辑约束的步骤： 1、双击与时钟网络CLK相关的周期单元，打开时钟周 期对话框； 2、为定义时钟信号，选择Specify Time：可明确地定义 时钟的周期； 3、在Time框中输入7.0；
设计实现和时序仿真 -使用PlanAhead分配I/O位置
翻译步骤中使用UCF文件和设计网表文件来产生 一个新的NGD文件。下面主要介绍输入输出模块 （IOB）分配信号的过程：
1、在Sources窗口中，选择stopwatch模块； 2、单击+展开User Constraints目录层级； 3、如图9.11所示，双击I/O Pin Planning (PlanAhead)-Post-Synthesis，将完成用户约束
设计实现和时序仿真 -使用PlanAhead分配I/O位置
利用PlanAhead能添加和编辑定义在NGD文件中的管 脚位置和面积组约束。PlanAhead写约束到工程用户约束 文件（User Constraint File,UCF）文件。当工程中有多个 UCF文件的情况下，将问设计人员新的约束写到哪个约 束文件中。如果修改了已经存在的约束，它们将写回到 最初创建的约束文件中。PlanAhead也提供了设备指定的 设计规则检查（Design Rule Check,DRC）,来帮助进行引 脚规划和布局。
设计实现和时序仿真-实现过程概述
翻译的主要作用是将综合输出的逻辑网表翻译为 Xilinx特定器件的底层结构和硬件原语。
数电课后习题及答案
第1章 数字电路基础知识1 电子电路主要分为两类：一类是电子电路主要分为两类：一类是 模拟电路 ，另一类是，另一类是 数字电路 。
2 模拟电路处理的是模拟电路处理的是 模拟信号 ，而数字电路处理的是，而数字电路处理的是 数字信号 。
3 晶体管（即半导体三极管）的工作状态有三种：晶体管（即半导体三极管）的工作状态有三种：截止截止、 放大和 饱和。
在模拟电路中，晶体管主要工作在体管主要工作在 放大状态 。
4 在数字电路中，晶体管工作在在数字电路中，晶体管工作在 截止与 饱和状态，也称为状态，也称为 “开关”状态。
状态。
5 模拟信号是一种模拟信号是一种大小随时间连续变化大小随时间连续变化的电压或电流，数字信号是一种的电压或电流，数字信号是一种突变突变的电压和电流。
6 模拟信号的电压或电流的大小是模拟信号的电压或电流的大小是随时间连续缓慢变化的随时间连续缓慢变化的，而数字信号的特点是“保持”（一段时间内维持低电压或高电压）和“段时间内维持低电压或高电压）和“突变突变”（低电压与高电压的转换瞬间完成）。
7 在数字电路中常将0~1v 范围的电压称为范围的电压称为低电平低电平，用，用““0”来表示；将3~5v 范围的电压称为高电平，用，用““1”来表示。
来表示。
介绍了数字电路的发展状况和数字电路的一些应用领域，并将数字电路和模拟电路进行了比较，让读者了解两者的区别，以利于后面数字电路的学习。
以利于后面数字电路的学习。
第2章 门电路1 基本门电路有基本门电路有与门与门、或门、非门三种。
三种。
2 与门电路的特点是：只有输入端都为只有输入端都为 高电平 时，输出端才会输出高电平；只要有一个输入端为“0”，输出端就会输出输出端就会输出 低电平 。
与门的逻辑表达式是与门的逻辑表达式是 Y A B =· 。
3 或门电路的特点是：只要有一个输入端为只要有一个输入端为 高电平 ，输出端就会输出高电平。
只有输入端都为 低电平 时，输出端才会输出低电平。
数字逻辑电路与系统设计习题答案
第1章习题及解答将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（）2（3）（1101101）2 （4）（）2（5）（）2（6）（）2（7）（）2（8）（）2题解：（1）（11011）2 =（27）10 （2）（）2 =（151）10（3）（1101101）2 =（109）10 （4）（）2 =（255）10（5）（）2 =（）10（6）（）2 =（）10（7）（）2=（）10（8）（）2 =（）10将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（1）2（3）（）2 （4）（）2题解：（1）（1010111）2 =（57）16 =（127）8（2）（0）2 =（19A）16 =（632）8（3）（）2 =（）16 =（）8（4）（）2 =（2C.61）16 =（）8将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（）10（3）（）10 （4）（）10题解：（1）（43）10 =（01000011）8421BCD（2）（）10 =（.00010010）8421BCD（3）（）10 =（）8421BCD（4）（）10 =（.0001）8421BCD将下列有符号的十进制数表示成补码形式的有符号二进制数。
（1） +13 （2）−9 （3）+3 （4）−8题解：（1） +13 =（01101）2（2）−9 =（10111）2（3） +3 =（00011）2（4）−8 =（11000）2用真值表证明下列各式相等。
（1）BA+=+B+BBAA（2）()()()=⊕A⊕CACABB（3）()C BA+=+BCA（4）CAB++A=AABC题解：（1）证明BA+=++BABBA（2）证明()()()ACABCBA⊕=⊕（3）证明()C BACBA+=+（4）证明CAB++=AACBA用逻辑代数公式将下列逻辑函数化成最简与或表达式。
（1）D++A=F+BCBCACA（2）()()D++=F+AACCDA（3）()()B++F+=B+DCDBDDA（4）()D++F+=ADCBCBA（5）()C A B C B AC F ⊕++= （6）()()C B B A F ⊕⊕= 题解：（1）BC A D C A BC C A B A F +=+++= （2）()()CD A D CD A C A A F +=+++=（3）()()C B B A D B D A C B D D D B F ++=++++= （4）()D C B A D C B AD C B A F +=+++= （5）()C B AC C A B C B AC F +=⊕++=（6）()()C A BC B A C B B A F ++=⊕⊕=或C A C B AB ++= 用卡诺图将下列逻辑函数化成最简与或表达式。
《数字电路与系统设计》课后答案
= A·BD·BC
(3) 画逻辑电路，如下图所示：
D
B
F
C
A
题4.4图
4.10电话室对3种电话编码控制，按紧急次序排列优先权高低是：火警电话、急救电话、普通电话，分别编码为11，10，01。试设计该编码电路。
解：设火警为A，急救为B，普通为C，列真值表为：
A
B
C
F
1
F2
1
1பைடு நூலகம்
1
0
1
1
0
0
0
1
0
1
0
0
0
= Y0Y4Y8Y12
F2(A,B,C,D)
m(0,1,2)
= m0m1m2
= Y0Y1Y2
F3(A,B,C,D)
m(8,9,10,11)
= m8m9m10m11
= Y8Y9Y10Y11
F4(A,B,C,D)m0
=Y0
数字电路与系统设计课后答案
4.1分析图P4.1电路的逻辑功能
第9章 数模转换和模数转换
。
数字电路与逻辑设计
Rf
（2）求和放大器A：为 一个接成负反馈的理想 运算放大器。即：AV＝ ∞，iI＝0，Ro＝0。由于 负反馈，存在虚短和虚 断，即V－≈V＋＝0， iI＝ 0。
I A vO
VREF
输入数字Di=1时，开关Si将电阻23-iR接到基准电压VREF上， 在23-iR上的电流为
Ii VREF VREF i D = D 2 i i 23 i R 23 R
2
i
VREF ()
注意：该电路转换精度较高，
虑的是恒流源特性问题。
RI f4 2
但电路结构较复杂，主要考 vo I Rf Rf4I (20 D0 21 D1 22 D2 23 D3 )
2 D
i 0
3
i
数字电路与逻辑设计
改进：采用具有电流负 反馈的BJT恒流源电路 的权电流D/A转换器：
数字电路与逻辑设计
第9章 数模转换和模数转换
本章要点 本章分别讲授了数模转换和模数转换的基本原理和常 见的典型电路。文中主要介绍数模转换的基本原理，数模 转换器的转换精度和转换速度，分别介绍了权电阻网络数 模转换器，倒 T型电阻网络数模转换器和权电流型数模转 换器；然后介绍了模数转换的一般原理和步骤，分别介绍 了并联比较型模数转换器，逐次逼近型和双积分型模数转 换器的工作原理。
Rf VREF 3 2Rf VREF 3 i i vO I Rf Rf I i ( D 2 ) ( D 2 ) i i 3 4 R 2 i 0 R 2 i 0 i 0
3
若取反馈电阻Rf=R/2，则输出模拟电压表达式为
VREF 3 vO I Rf 4 ( Di 2i ) 2 i 0
蒋立平版数字逻辑电路与系统设计习题答案
蒋立平版数字逻辑电路与系统设计 第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1） （11011）2（2（10010111）2 （3） （1101101）2（4 （11111111）2 （5） （0.1001）2 （6 （0.0111）2 （7） （11.001）2 （8 （101011.11001）2题1.1 解： （1） （11011）2 =（27）10（10010111）2 =（151）10（3） （1101101）2 =（109）10 （11111111）2 =（255）10（5） （0.1001）2 =（0.5625）10 （0.0111）2 =（0.4375）10（7） （11.001）2 =（3.125）10 （101011.11001）2 =（43.78125）101.3 数。
（1） （1010111）2（110111011）2 （3） （10110.011010）2（4） （101100.110011）2 题1.3 解： （1） （1010111）2=（57）16 =（127）8（2） （110011010）2 =（19A ）16 =（632）8 （3） （10110.111010）2 =（16.E8）16 =（（4） （101100.01100001）2 =（2C.61）16 =1.5 将下列十进制数表示为8421BCD 码。
（1） （43）10 （95.12）10 （3） （67.58）10 （ （932.1）10题1.5 解：（1） （43）10 =（01000011）8421BC D（2） （95.12）10 =（10010101.00010010）8421BC D （3） （67.58）10 =（01100111.01011000）8421BC D （4） （932.1）10 =（1.7 将下列有符号的十进制数表示成补二进制数。
（1） +13 （2）−9 （3）+3 （4）−题1.7解：（1） +13 =（01101）2 （（10111）2（3） +3 =（00011）2 （（11000）21.9 用真值表证明下列各式相等。
数字电路逻辑设计课后答案
《数字电路与逻辑设计》习题答案一、填空1．（51．625）10 = （110011.101 ）2= （33.A ）162．（110101.1011）2 =（35.B ）163．（1997）10= （0100 1100 1100 1010）余3BCD= （0001 1001 1001 0111）8421BCD 4．（0110 1001 1000）8421BCD= （689）10（0110 1001 1000）余3BCD = （365）105．（BF.5）16= （1011 1111. 0101）26．16；67．4位8．除2取余法，乘2取余法9．1×2 3 ＋0×2 2 ＋1×2 1 ＋1×2 0 ＋0×2－1 ＋1×2－210．2 i ，N i11．奇校验码12．1，113．与、或、非14．逻辑式、真值表、逻辑图15．输出值“1”的对应最小项相加16．三进制及三进制以上进制的算术加，二进制算术加，逻辑加，模2加17．2 n18．相邻码组之间只有一位不同19．n个相领项20．开通，延迟，上升，t ON ＝t d ＋t r21．关闭，存储，下降，t OFF ＝t s ＋t f22．从负载流（灌）入反相器（或与非门），低23．从反相器（或与非门）流（拉）到负载，高24．与非门允许多大的噪声电压叠加到输入信号的高、低电平上，而不致破坏其正常逻辑状态，抗干扰能力越强25．最多可以带动10个同类型门电路。
26．t PHL ，t PLH ，（t PHL ＋t PLH）/227．短接，短接F 1 •F 2 ，线与28．“0”，“1”，“高阻”29．PMOS，NMOS，CMOS反相器，PMOS，NMOS，CMOS传输门30．V D＋0.7V，－0.7V，极小，激增31．数字，模拟32．电路功耗低、抗干扰能力强、集成度高等33．V NL= V iL(max) －V oL(max)34．电路任一时刻的输出仅取决于该时刻的输入状态，而与电路前一时刻的状态无关35．只包含门电路（无存储元件）36．37．确定它的逻辑功能，并加以改进38．两数的本位加，不带低位的进位加，带进位加39．16个，低电平“0”，高电平“1”40．它们都有两个稳态，可以触发翻转，故具有记忆能力41．特性表、特性方程、波形图42．D、T'、T、RS、JK43．可以用CP控制其翻转时刻，同步触发器、主从触发器、边沿触发器，电平触发、主从触发、边沿触发44．主从、边沿触发器可以克服空翻，而同步触发器不能克服空翻45．两门之间因交叉耦合而产生的自锁作用46．RS＝0，R、S不能同时为“1”47．0，148．可控制的计数，计数翻转，保持原状态49．下降，上升，150．边沿触发方式51．同步时序电路，异步时序电路52．触发器53．统计计数脉冲个数54．Q i－1 Q i－2‥‥‥Q 1 Q 0 ，Q n－1 Q n－2 ‥‥‥Q 1Q 055．暂存，平移56．串/并转换57．16μS58．波形变换、整形、脉冲鉴幅二、选择题:1. A D2. B C D3. A B4. D5. C6. A B D7. D.8. C9. B10. D11. B12. A.13. B14. A B三、化简下列各题1．用代数法化简下列函数为最简与或表达式（1）F＝A B＋B C＋AC＝B（A＋C）＋AC＝B AC＋AC＝B＋AC（2）F＝C D＋CD＋C D＋C D＝（C D＋C D）＋（CD＋C D）＝C＋C＝1（3）F＝AB C＋AB＋B C＋AC＝AB＋B C＋AC＝AB＋B C（4）F＝A＋CDAD＝A＋BCD＋AD＋B＋B＋B＝A＋B2．将下列函数式化为最小项表达式（1）F＝AB＋BC＋AC＝AB（C＋C）＋（A＋A）BC＋A（B＋B）C ＝ABC＋AB C＋A BC＋A B C（2）F＝BCAB ＝AB＋BC＝AB（C＋C）＋（A＋A）BC＝ABC＋AB C＋A BC3．用代数法证明下列等式（1）左式＝（A B＋B）＋（A CD＋C）＋D＝A＋B＋A D＋C＋D＝A ＋B ＋D ＋C ＋D＝1（2）A ⊕0＝A ·0＋A ·1＝A（3）A ⊕1＝A ·1＋A ·1 ＝A（4）A ⊕A ＝A ·A ＋A ·A＝A ＋A ＝14．直接写出下列各函数的对偶式F'，并用反演规则写出其反演式F（1）F'＝（A ＋B ）（B ＋C ）（C ＋A D ）F ＝（A ＋B ）（B ＋C ）（C ＋A D ）（2）F'＝A ·）＋（E D C BF ＝A ·）＋（E D C B5．用对偶规划求下列各式的对偶等式（1）左式的对偶式为（A ＋B ）（A ＋C ）（B ＋C ＋D ）右式的对偶式为（A ＋B ）（A ＋C ）∴其对偶等式为：（A ＋B ）（A ＋C ）（B ＋C ＋D ）＝（A ＋B ）（A ＋C ）（根据对偶规则两式相等，则其对偶式也相等）（2）左式的F'1 ＝C B A ⋅⋅右式的F'2 ＝A ＋B ＋C其对偶等式为：C B A ⋅⋅＝A ＋B ＋C6．试写出下列卡诺图的最小项表达式，并用卡诺图法求其最简与或式（1）最小项表达式F （A 、B 、C ）＝∑），，，，（54310 或F ＝A B C ＋A B C ＋A BC ＋A B C ＋A B C 最简与或式F ＝A C ＋B（2）最小项表达式F （A 、B 、C 、D ）＝），，，，，（1086420∑或F ＝A B C D ＋A B C D ＋A B C D ＋A BC D ＋A B C D ＋A B C D ；最简与或式F ＝B D ＋A D7．用卡诺图法化简下列函数为最简与或式（1）F ＝A B C ＋AD ＋D （B ＋C ）＋A C ＋A D ＝A ＋B C ＋D（2）10157φ32869）＋（，（11，，，，，，，＝A B＋A C＋B D＋CD9．（1）错(2) 错(3) 对10．⋅⋅=+F⋅BCBAC1⋅B=C+⊕F⋅BCA2+⋅=3⋅⋅BCF⋅ACBA11．当控制信号BC=00时，输出是输入变量的反码。
数字逻辑与数字系统设计习题参考答案
2.3解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
解：设3个输入变量分别为A、B、C，输出为F，按题意，其中有奇数个为1，则输出F＝1，因此可写出其逻辑表达式为F= 。根据逻辑表达式可绘制逻辑习题2.3图如下：
习题2.3图
2.4解：根据逻辑图可直接写出逻辑表达式：(a) F= ；(b) F=
2.5解：
(1)若A+B=A+C,则B=C
不正确。若A=1，B和C为不同值（如B＝0，C＝1或B＝1，C＝0），A+B=A+C仍然成立。
(2)若AB=BC,则A=C
不正确。若B=0，A和C为不同值，等式仍然成立。
(3)若1+A=B,则A+AB=B
1.6(1)(117)8=(1001111)2=(79)10
(2)(7456)8=(111100101110)2=(3886)10
(3)(23765.64)8=(10 0111 1111 0101.1101)2=(10229.8125)10
(4)(0.746)8=(0.11111)2=(0.96875)10
W=A+BD+BCX= Y= Z=
= = = =
根据化简并变换后的逻辑表达式可绘制逻辑习题4-12图所示下：
4.13解：
//4.6的VerilogHDL描述
module ex6(a,b,s,f);//
input a,b,s;
output f;
assign f=(s?b:a);
endmodule
数字逻辑电路与系统设计[蒋立平主编][习题解答]
第1章习题及解答1.1 将下列二进制数转换为等值的十进制数。
（1）（11011）2 （2）（10010111）2（3）（1101101）2 （4）（11111111）2（5）（0.1001）2（6）（0.0111）2（7）（11.001）2（8）（101011.11001）2题1.1 解：（1）（11011）2 =（27）10 （2）（10010111）2 =（151）10（3）（1101101）2 =（109）10 （4）（11111111）2 =（255）10（5）（0.1001）2 =（0.5625）10（6）（0.0111）2 =（0.4375）10（7）（11.001）2=（3.125）10（8）（101011.11001）2 =（43.78125）10 1.3 将下列二进制数转换为等值的十六进制数和八进制数。
（1）（1010111）2 （2）（110111011）2（3）（10110.011010）2 （4）（101100.110011）2题1.3 解：（1）（1010111）2 =（57）16 =（127）8（2）（110011010）2 =（19A）16 =（632）8（3）（10110.111010）2 =（16.E8）16 =（26.72）8（4）（101100.01100001）2 =（2C.61）16 =（54.302）81.5 将下列十进制数表示为8421BCD码。
（1）（43）10 （2）（95.12）10（3）（67.58）10 （4）（932.1）10题1.5 解：（1）（43）10 =（01000011）8421BCD（2）（95.12）10 =（10010101.00010010）8421BCD（3）（67.58）10 =（01100111.01011000）8421BCD（4）（932.1）10 =（100100110010.0001）8421BCD1.7 将下列有符号的十进制数表示成补码形式的有符号二进制数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
习题目录
9.1 (2)
9.2 (2)
9.3 (2)
9.4 (3)
9.5 (4)
9.6 (6)
9.7 (6)
9.8 (6)
9.9 (6)
9.10 (7)
9.11 (7)
9.1在ROM中，什么是“字数”，什么是“位数”？如何标注存储器的容量？
解：地址译码器的输出线称作字线，字数表示字线的个数；存储矩阵的输出线称作位线(数据线)。
位数表示位线的个数。
字线和位线的每个交叉占处有—个存储单元。
因此存储容量用“字数×位数”表示。
9.2固定ROM、PROM、EPROM、E2PROM之间有何异同？
解：固定ROM、PROM、EPROM、E2PROM都是只读存储器，它们的工作原理和结构相同，都是由地址译码器、存储矩阵和输出电路构成，当地址译码器选中某一个字后，该字的若干位同时由输出电路输出，存储矩阵由M个字、每个字N位的存储单元构成。
它们的不同之处在于存储单元的写入和擦除方式不同。
固定ROM出厂时结构数据已经固定，用户不能更改，适于存储大批量生产的程序和数据，常被集成到微控制器中作为程序存储器；PROM可由用户写入数据，但只能一次性写入，之后不能更改。
适于存储中、小批量生产的程序和数据；EPROM数据可通过紫外线擦除，重新写入。
可擦除数百次，写入一个字节需50ms。
适用于开发研制阶段存储数据和程序，并可经常修改；E2PROM数据可通过电擦除，因此在工作时间可随时擦写。
可擦除数10~1000万次，写入一个字节需20ms。
适合于信息量不大，经常要改写，掉电后仍保存的场合。
9.3 试用ROM阵列图实现下列一组多输出逻辑函数
F1(A,B,C)=⎺AB+A⎺B+BC
F2(A,B,C)=∑m(3,4,5,7)
F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC
解：将F1 ,F2 ,F3都用最小项表达式表示：
F1(A,B,C)=⎺AB+A⎺B+BC=∑m(2,3,4,5,7)
F2(A,B,C)=∑m(3,4,5,7)
F3(A,B,C)=⎺A⎺B⎺C+⎺A⎺BC+⎺ABC+AB⎺C+ABC=∑m(0,1,3,6,7)
ROM的阵列图如下图：
图9.3.1 题9.3的阵列图
9.4 用适当规模PROM 设计2位全加器，输入被加数及加数分别为a 2a 1和b 2b 1，低位来的
进位是CI ，输出本位和∑2∑1以及向高位的进位C O2。
解：列两位全加器的真值表9.3.1：
表9.3.1 全加器的真值表
A B
C
F 1 F 2 F 3
需要32×3的PROM ，阵列图如图所示：
图9.3.2 题9.4的阵列图
9.5用PROM 实现下列码制转换：
（1）4位二进制自然码转换成二进制格雷码。
（2）4位二进制格雷码转换成二进制自然码。
解：（1）列真值表9.3.2：
表9.3.2 4位二进制自然码转换成二进制格雷码的真值表 a 1b 1C O2 ∑
b 2a 2∑
G3=∑m（8，9，10，11，12，13，14，15）G2=∑m（4，5，6，7，8，9，10，11）
G1=∑m（2，3，4，5，10，11，12，13）G0=∑m（1，2，5，6，9，10，13，14）
图9.3.3 题9.5（1）的阵列图
图9.3.4 题9.5（2）的阵列图
9.6ROM和RAM的主要区别是什么？它们各适用于那些场合？
答：主要区别是ROM工作时只能读出，不能写入，但断电以后所存数据不会丢失；
RAM工作时能对位读写，但掉电以后数据丢失。
ROM适用于存放固定信息；
RAM适用于存放暂存信息。
9.7 有容量为256×4,64K×1,1M×8,128K×16为的ROM,试分别回答:
(1)这些ROM有多少个基本存储单元?
(2)这些ROM每次访问几个基本存储单元?
(3)这些ROM个有多少个地址线?
答: (1) 分别有1024个,1024×64个,1M×8,128K×16个
（2）分别为4个,1个,8个,16个
（3）分别有2, 16,20,17条地址线
9.8 2114RAM（1024×4位）的存储器为64×64矩阵，它的地址输入线，行地址输入线，
列地址输入线，输入/输出线各是多少条？每条列选择输出线同时接几位？
答：地址输入线10条；
行地址输入线6条；
列地址输入线4条；
输入输出线4条；
每条列选输出线同时接四位。
9.9试用5位扩展方法将两片256×4位的RAM组成一个256×8的RAM，画出电路图。
图9.3.5 题9.9的RAM扩展图
9.10用2114构成2K×8的静态存储器，画出逻辑图
（参阅教材P236例9.2.1）
9.11说明串行存储器与ROM、RAM的区别。
串行存储器根据不同可分为哪几种形式？
根据移位寄存器采用的类型不同又分为哪几种？
答：（1）SAM工作时既可读出又可写入，这一点相当于RAM而不同于ROM，但RAM 可对位读写，而SAM中数据是按次序串行写入或读出，读写时间较长，但是是非破坏性读写。
（2）按结构分类可分为：先进先出、先进后出。
（3）可分为MOS移位寄存器型SAM和CCD移位寄存器型SAM。