Allegro中设置差分对

合集下载

ALLEGRO约束设置

ALLEGRO约束设置

ALLEGRO约束规则设置介绍目录:第一部分:差分对的约束设置 (1)第二部分:非差分信号约束设置 (8)第三部分:区域约束设置 (11)第四部分:XNet等长设置 (12)本文所有操作与设置均在Allegro PCB editor 15.5环境中进行。

第一部分:差分对的约束设置下面我们将通过对LVDS差分对信号的约束设置分步骤的讲解各个设置过程,其约束条件如步骤1:全局约束设置。

在PCB editor界面下,点击“Setup→Constraints”或点击图标打开“Constraints Sys”窗口,将出现下图所示窗口。

点击“Set standard values”,弹出“Default values form”界面,在此可设置默认值,且窗口中所有设置值各自分属于spacing rule 和Physical rule 中名为“Default”的约束集。

此处我们取默认值。

图1下面步骤2-步骤4为Physical(Line/vias)rule物理特性(线宽和过孔)约束设置过程步骤2:线宽约束设置。

点击“Physical(Line/vias)rule set→set values”,在出现的窗口上方空白处填入新约束名称,如“LVDS_SIG”,然后点击“ADD”,新的约束就产生了。

如果需要设置这是某一层的约束,还要在“subclass”中选择相应的层面。

接下来就在相应栏填入需要的值。

如下图所示:图2如果还有其它信号的线宽要求,请重复上述步骤。

Min line width:最小线宽Max line width:最大线宽,填0=∞Min neck width:Neck 模式最小线宽Max neck length:Neck 模式最大走线长度DiffPair primary gap:首选差分间距(单端线可不填)DiffPair neck gap:Neck 模式差分间距(单端线可不填)过孔规格在“Via list property”中设定,一般设定在默认约束规则下。

Allegro设置差分线和等长的方法

Allegro设置差分线和等长的方法

Allegro设置差分线和等长的方法
方法一:
1、Logic -->Assign Differential Pair
2、在弹出的对话框里选择需要添加的差分对,点击Add按钮,即可添加。

方法二:
1、Setup -->Constraints -->Electrical
2、选择Net,然后在Objects-->Create-->Differential Pair
3、在弹出的对话框里选择需要添加的差分对,点击Create按钮
设置完差分对后,需要设置其约束规则,方法如下:
1、Setup -->Constraints -->Electrical-->Physical-->Physical Constraint Set-->All Layers
2、初始默认的有一个DEFAULT规则,右击DEFAULT,选择Create -->Physical CSet
4、弹出对话框,在Physical CSet 栏写上规则名称(建议根据差分线的阻抗描写,例:DIFF100),点击OK,可以看到多了一行PCS。

5、设置好规则项后,就可以在这项规则里设置线宽、线间距、过孔等参数
6、在Net 一栏看到有已经设好的差分线,在Referenced physical CSet 选项下选择刚设好的规则。

allegro建立差分线规则

allegro建立差分线规则

allegro建立差分线规则
建立差分线规则是在使用Allegro软件进行PCB设计时非常重要的一步。

差分
线是一对相互衔接的信号线,用于传输高速数字信号,如USB、HDMI和以太网等。

通过建立差分线规则,可以确保差分线的质量和稳定性,减少干扰和串扰,从而提高整体电路性能。

首先,在Allegro软件中,打开设计文件并进入布局编辑器。

选择需要添加差
分线规则的信号线对,并右键单击选择“差分对属性”。

在弹出的对话框中,可以设置差分线的物理特性、约束条件和信号完整性要求。

物理特性方面,可以设置差分线的宽度、间距和层堆栈,以满足设计要求。


些参数会影响差分线的阻抗和信号传输速率,需要根据具体设计需求进行调整。

约束条件方面,可以设置差分线的最大长度、最小间距和最大串扰限制等。


些约束条件会在布线时自动检测和优化差分线,确保其满足电路的可靠性和性能要求。

信号完整性要求方面,可以设置差分线的最大延迟和最小延迟不平衡等。

这些
要求会在信号传输过程中考虑时延和时序要求,确保差分信号的同步性和稳定性。

在建立差分线规则之后,可以进行布线操作。

Allegro软件会根据所设定的差
分线规则自动分配和布线差分线,同时提供实时反馈和报告,以便进行优化和调整。

综上所述,建立差分线规则是使用Allegro软件进行PCB设计中至关重要的一步。

通过准确设置差分线的物理特性、约束条件和信号完整性要求,可以确保差分线的质量和稳定性,提高整体电路性能。

同时,在布线过程中,Allegro软件提供
了自动分配和布线差分线的功能,方便优化和调整设计。

allegro差分线设置规则

allegro差分线设置规则

allegro差分线设置规则Allegro差分线设置规则引言:Allegro差分线是一种常用的信号传输方式,在电路设计中起到了重要的作用。

本文将探讨Allegro差分线设置规则,从理论和实践角度介绍如何正确地设置Allegro差分线以保证信号传输的准确性和稳定性。

一、什么是Allegro差分线?Allegro差分线是一种差分信号传输方式,通过同时传输正负两个信号来降低干扰和提高信号的抗噪声能力。

差分信号在信号线上的电压差被解读为二进制信号,从而实现数据传输。

Allegro差分线广泛应用于高速数据传输、音频信号传输等领域。

二、设置规则1. 差分线对称布局:为了减小差分信号间的电磁干扰,差分线应该尽量保持对称布局。

在PCB设计中,可以通过布局对称的方式将差分信号线放置在相邻的层上,并且保持相同的长度和宽度,以确保信号的平衡传输。

2. 差分线长度匹配:差分线的长度差异会导致信号的相位差,从而影响信号的准确性和稳定性。

因此,在布线过程中,应尽量使差分线的长度保持一致,以确保信号的同步传输。

3. 差分线与其他信号线的间隔:为了避免干扰,差分线应与其他信号线保持一定的间隔。

特别是与高频信号线、时钟线等应尽量保持一定的距离,以减小相互之间的电磁干扰。

4. 差分线与地线的间隔:差分线与地线之间的间隔也需要特别注意。

过大的间隔会增加信号线的阻抗,影响信号的传输质量;而过小的间隔则容易导致信号与地线之间的串扰干扰。

因此,在实际设计中,应根据具体情况合理设置差分线与地线的间隔。

5. 差分线的屏蔽与接地:为了进一步降低差分线的干扰,可以采用屏蔽措施。

常见的做法是在差分线周围设置屏蔽层,并将屏蔽层接地,以消除外部电磁干扰对信号的影响。

6. 差分线的阻抗匹配:差分线的阻抗匹配是保证信号传输质量的关键。

在设计中,应根据差分线的特性和设计要求,选择合适的阻抗值。

常见的阻抗匹配方式有微带线和差分对线,设计时需要注意保持差分线的阻抗匹配。

Allegro16.3约束设置

Allegro16.3约束设置

Allegro16.3约束设置Allegro16.3约束设置差分对的约束设置第一步,差分对的设置差分对的设置有很多方法,下面介绍两种最常用的方法。

1.点击菜单Logic→Assign Differential Pair... 弹出以下对话框。

点击你想要创建差分对的Net1和Net2,填入差分的名字,点击Add后就成功创建了差分对。

点击Auto Generate按钮后,弹出以下对话框:在第一个输入框填入Net的主要名字后,在下面的框中填入差分线的标志如N,P。

点击Generate即可自动产生差分对。

2.在约束管理器中设置差分对。

在DSN上点击右键,在菜单中选择Create→Differential Pair。

即可弹出下面的对话框。

和上一种方法的设置差不多,这里就不再叙述了。

第二步差分对约束规则的设置差分对各项约束可以在约束管理器中的Electric→Net→routing→Differential Pair中直接在各差分对上填入各项约束数值就可生效,但更好的方法是创建约束规则后赋给各个差分对。

在DSN上点击右键,在菜单中选择Create→Electrical CSet后,弹出下面的对话框;输入规则名后点Ok,在Electric→constraimt set→outing→Differential Pair中可以看到新规则。

在表格中输入各项数值即可完成新规则的设置。

如图所示差分对约束参数主要有以下几个:1coupling paramaters 主要包括了Primary Gap 差分对最优先线间距(边到边间距)。

Primary Width 差分对最优先线宽。

Neck Gap 差分对Neck模式下的线间距(边到边间距),用于差分对走线在布线密集区域时切换到Neck值。

Neck Width差分对Neck模式下的线宽,用于差分对走线在布线密集区域时切换到Neck值。

如图所示设置数值时在表格中右键菜单中选择change,会出现以下各层数值表格,可以在每一层上设置不同的数值。

allegro差分对和XNET设置

allegro差分对和XNET设置

差分线的设置,相对等长线以及xnet的设置不同的信号对走线的要求不同,差分线为了抗干扰能力强,要求两根信号线在一定范围内等长等间距。

而现对等长线要求信号的相对延时在一定的范围内必须比较接近。

这个设置在原理图阶段可以设置,不过现在要讲的主要是在allegro环境下的设置。

一差分线的设置点击logic——》assign differential pair出现以上对话框的时候选择要创立的差分对的两根线。

方法很简单只要点击要选择的线就可以了在net1 和net2 上就可以显示这两个线的名字。

Diff pair name 自己起个记住名字。

一会设置规则的时候还要用到。

点击add 差分对就设定好了。

下面是通过约束管理器来定义差分对的走线规则。

点击set up——》constraints——》electrical选择net ——》differential pair 找到我们刚才设定的差分对名字lwq4 规则设定为5/7 Ok二等长线以及xnet 的设置许多等长线要求的场合往往等长线里还包含电阻,如果不用xnet 就需要画两组等长线,给布线带来很大的工作量。

特别是布线空间有限的时候。

1.设置xnet2.点击analyze——》SI/EMI sim ——》signal model assignment如上图,点击要创建xnet的器件比如说排阻rp4 点击creat model 出现如下对话框点击ok 出现如下对话框这里value 是仿真的时候用的阻值我们可以随便填个值比如说10 不过记住要这组等长线所有value 都要相等。

Single pins 这个非常重要,现在我们用的是排阻他有八个引脚。

就是说有四根线输入输出排阻,那么1 脚和8脚对应第一根线的输入输出,那么 2 脚和7脚对应第二根线的输入输出,那么3 脚和6脚对应第三根线的输入输出,那么4脚和5脚对应第四根线的输入输出,所以single pins 就对应 1 8 2 7 3 6 4 5 。

allegero设置差分和等长

allegero设置差分和等长

1,设置差分
要设置的选项包括
GATHER CONTROL 为include
TOLERANCE 为5mil
LINE SPACE MIN 为5mil
PRIMARY GAP 为7Mil PRIMARY WIDTH 为6.1mil NECK GAP 为5mil
2,设置等长
进入ACM ALLEGRO CONSTRAINT MAGANEMT
比如现在要将E_AD1和E_AD2设为等长组,我们先将这两个设为BUS1
首先,将E-AD1和E-AD2选中右键CREATE –BUS
建立BUS1后上面出现了BUS1
然后我们在BUS1下的点E-AD1 E-AD2 右键
这样就出现了一个BUS 和一个等长组MG2 ,
MG右键ANALYZE分析长度
在SCOPE 下设置GLOBAL
DELTA TOLERANCE 设置0mil
右键CHANGE 设置误差范围0mil –到50mil 这里误差范围设成50mil 就是表示大于或小于50mil范围是正确的。

然后右边选定一个目标值
设为目标值。

注意我们加入等长组后,我们分析后下面为变成引脚对的形式。

但是有时候会出现这种情况
有时候我们点分析后,后面不会出现长度报告
这个时候我们要将它们创建成PIN PAIR,比如U-AD0 UAD1 我们要CREATE PIN PAIR之后然后再加入到等长组里面即可。

我们可以在ALLEGRO中EDIT PROPERTITY .点NET
在右边加入BUS这个属性之后就可以在allegro constraint magager 中发现已加入了BUS 或者我们可以直接进入约束管理中加入BUS。

allegro设置差分线和等长的方法

allegro设置差分线和等长的方法

一、设置差分线的方法方法一:1、Logic→Assign Differenttial Pair2、在弹出的对话框里选择需要添加的差分对,点击Add按钮,即可添加方法二:1、Setup→Constraints→Electrical2、选择Net,然后在Objects→Create→Differenttial Pair3、在弹出的对话框里选择需要添加的差分对,点击Create按钮,即可添加设置完差分线对后,需要设置其约束规则,方法如下:1、初始默认的有一个DEFAULT规则,右击DEFAUlT,选择Create→Physical CSet2、弹出一下对话框,在Physical CSet栏写上规则名称,建议根据差分线的阻抗描写,点击OK,这里已经写好,规则名称为:DIFF100,就可以看到多了一行PCS3、设立好规则后就可以在这项规则里设置线宽间距等参数了4、在Net一栏看到有已经设好的差分线,在Referenced physical C Set选项下选择刚刚设好的规则DIFF100*规则设置中各个项目的含义*Line Width(设置基本走线宽度)Min:最小线宽Max:最大线宽,写0相当于无限大Neck(neck模式,一般在间距很小的时候用到)Min Width:最小线宽Max Length:最大线长Differential Pair(差分线设置,单端线可不写)Min Line Spacing:差分对的最小线间距Primary Gap:差分对理想线间距Neck Gap:差分对最小允许线间距(+)T olerance:差分线允许的误差+(-)Tolerance:差分线允许的误差-Vias(过孔选择)BB Via Stagger(设置埋/盲孔的过孔间距)Min:最小间距Max:最大间距AllowPad-Pad Connect:/ Etch:/Ts:/示意图:二、设置等长1、进入规则设置页面Electrical→Net→Routing→Relative Propagation Delay2、选中需要设置等长的网络,右击,选择Create→Match Group3、更改组名称4、设置好后,会显示MGrp,如下图。

allegro中的差分过孔椭圆避让

allegro中的差分过孔椭圆避让

Allegro 中差分过孔椭圆避让在是指在布局过程中,为了让差分过孔(Differential Pairs)在满足电磁兼容(EMC)要求的同时,避免与其他信号或过孔产生干扰,需要对差分过孔进行椭圆避让。

椭圆避让是通过设置一定的间距和尺寸来实现的。

以下是实现 Allegro 中差分过孔椭圆避让的方法:1. 打开 Allegro 软件,导入或创建 PCB 布局。

2. 设置差分过孔的参数。

在 Constraints Manager(约束管理器)中,找到 Electric Net Routing Differential Part Primary Gap (差分对主间隙),设置合适的值。

这个值表示差分过孔之间的最小间距。

3. 绘制差分过孔。

在 Pad Designer(过孔设计器)中,绘制所需的差分过孔。

可以根据需要调整过孔的尺寸和形状。

4. 设置椭圆避让。

在过孔绘制完成后,选中过孔,右键选择“Place -> Expand”(放置 -> 扩展)。

在弹出的对话框中,输入椭圆避让的半径,例如 17.02。

确认后,过孔会按照设定的椭圆避让半径进行避让。

5. 审查布局。

在布局过程中,可以使用“Show Element”(显示元素)命令查找和查看过孔位置。

如有需要,可以根据实际情况调整椭圆避让的大小和过孔位置,以确保满足电磁兼容性要求。

6. 完成布局后,保存并生成 Gerber 文件。

在制造过程中,根据 Gerber 文件进行制版和焊接。

通过以上步骤,可以在 Allegro 中实现差分过孔的椭圆避让。

需要注意的是,具体的避让尺寸和位置需要根据实际项目需求和制造工艺进行调整。

Allegro设置差分线和等长地方法

Allegro设置差分线和等长地方法

一、设置差分线的方法方法一:1、Logic→Assign Differenttial Pair2、在弹出的对话框里选择需要添加的差分对,点击Add按钮,即可添加方法二:1、Setup→Constraints→Electrical2、选择Net,然后在Objects→Create→Differenttial Pair3、在弹出的对话框里选择需要添加的差分对,点击Create按钮,即可添加设置完差分线对后,需要设置其约束规则,方法如下:1、初始默认的有一个DEFAULT规则,右击DEFAUlT,选择Create→Physical CSet2、弹出一下对话框,在Physical CSet栏写上规则名称,建议根据差分线的阻抗描写,点击OK,这里已经写好,规则名称为:DIFF100,就可以看到多了一行PCS3、设立好规则后就可以在这项规则里设置线宽间距等参数了4、在Net一栏看到有已经设好的差分线,在Referenced physical C Set选项下选择刚刚设好的规则DIFF100*规则设置中各个项目的含义*Line Width(设置基本走线宽度)Min:最小线宽Max:最大线宽,写0相当于无限大Neck(neck模式,一般在间距很小的时候用到)Min Width:最小线宽Max Length:最大线长Differential Pair(差分线设置,单端线可不写)Min Line Spacing:差分对的最小线间距Primary Gap:差分对理想线间距Neck Gap:差分对最小允许线间距(+)Tolerance:差分线允许的误差+(-)Tolerance:差分线允许的误差-Vias(过孔选择)BB Via Stagger(设置埋/盲孔的过孔间距)Min:最小间距Max:最大间距AllowPad-Pad Connect:/Etch:/Ts:/示意图:二、设置等长1、进入规则设置页面Electrical→Net→Routing→Relative Propagation Delay2、选中需要设置等长的网络,右击,选择Create→Match Group3、更改组名称4、设置好后,会显示MGrp,如下图。

allegro差分对走线技巧

allegro差分对走线技巧

allegro差分对走线技巧
差分对走线技巧是一种用于设计高速数据传输电路的技术。

差分对走线是指将信号分成两个互为相反的差分信号,在PCB
设计中将两条差分信号线路作为一对对称的线路进行布线。

以下是几种常用的差分对走线技巧:
1. 避免走线长度不一致:差分信号走线两条线路的长度应保持一致,避免信号的相位差引起信号的失真。

2. 保持差分信号的相邻距离:两条差分信号线路之间的距离也要保持一致,用于减少信号的互相干扰。

3. 使用相同的线宽:差分信号的两条线路应该使用相同的线宽,确保两个信号的阻抗匹配。

4. 使用地平面: 在差分对走线的两条线路之间放置地平面,用
于减少信号之间的干扰。

5. 使用差分信号线路层叠: 在PCB设计中,将差分信号线路放置在相邻的层上,可以进一步减少信号之间的干扰。

以上是一些常见的差分对走线技巧,设计工程师可以根据具体的电路需求和信号特性,结合实际情况选择适合的技巧进行设计。

allegro差分对布线规则中的每个参数的意思

allegro差分对布线规则中的每个参数的意思

allegro差分对布线规则中的每个参数的意思Allegro是一款广泛应用于电子设计自动化(EDA)领域的PCB设计软件,其强大的差分对布线功能在高速信号设计中尤为突出。

在使用Allegro进行差分对布线时,需要遵循一定的规则,并设置多个参数以确保信号完整性。

本文将对这些参数进行详细解析,以帮助读者更好地理解其意义。

一、差分对布线规则参数概述在Allegro中,差分对布线规则主要包括以下参数:1.差分对名称(Diff Pair Name)2.差分对层(Diff Pair Layer)3.差分对间距(Diff Pair Spacing)4.差分对宽度(Diff Pair Width)5.差分对长度匹配(Diff Pair Length Match)6.差分对阻抗(Diff Pair Impedance)二、各参数意义解析1.差分对名称(Diff Pair Name)差分对名称用于标识差分对,方便在布线过程中对其进行识别和管理。

差分对名称应具有一定的意义,便于理解。

2.差分对层(Diff Pair Layer)差分对层用于指定差分对所在的布线层。

通常情况下,差分对应在同一层进行布线,以减小层间耦合对信号完整性的影响。

3.差分对间距(Diff Pair Spacing)差分对间距是指差分对两个信号线之间的距离。

合适的间距有助于减小信号线之间的相互干扰,提高信号完整性。

通常,差分对间距应大于等于两倍线宽。

4.差分对宽度(Diff Pair Width)差分对宽度是指差分对两个信号线的宽度。

在高速信号设计中,差分对宽度对信号完整性有很大影响。

通常,差分对宽度应保持一致,以减小信号线之间的阻抗差异。

5.差分对长度匹配(Diff Pair Length Match)差分对长度匹配是指差分对两个信号线的长度差异。

在高速信号设计中,长度匹配对信号完整性至关重要。

为了减小信号延迟和相位差,应尽量使差分对两个信号线的长度相等。

allegro渐变线参数

allegro渐变线参数

在Allegro PCB设计软件中,渐变线(也称为差分对或differential pair)是指两个走线,它们在电气特性上被设计成一起工作,以传输差分信号。

差分信号是一种双绞线信号,其中两个信号线的电压相位相差180度,通常用于高速通信和模拟信号传输,以减少噪声和干扰。

在Allegro中设置差分线时,需要考虑以下几个关键参数:
1. 差分对名称(Pair Name):为差分对分配一个唯一的名称,以便在设计中识别和管理。

2. 网络(Net):选择构成差分对的两个网络,这两个网络将在物理上由一对走线表示。

3. 差分规则(Differential Rule):设置差分对的基本规则,包括差分对之间的间距(Primary Max Sep)和长度容差(Length Tolerance)等。

4. 走线模式(Routing Mode):选择如何布设差分对,通常有自动布线(Automatic)和手动布线(Manual)两种模式。

5. 差分对属性(Differential Pair Properties):包括差分对之间的电气特性和行为,如阻抗匹配、布线规则等。

6. 约束设置(Constraint Settings):定义差分对的布线约束,如线宽、线间距、走线角度等。

7. 差分对对齐(Pair Alignment):控制差分对走线在板上的对齐方式,以确保信号的稳定传输。

8. 差分对之间的间距(Spacing Between Pairs):设置差分对之间以及差分对与其它走线或对象之间的最小间距。

9. 走线颜色(Trace Color):为了更好的视觉区分,可以为差分对设置不同的颜色。

allegro 差分对间 控制

allegro 差分对间 控制

allegro 差分对间控制Allegro差分对间控制差分对间控制是一种常见的电路设计技术,在许多电子设备中被广泛应用。

本文将介绍差分对间控制的基本原理和应用场景。

一、差分对间控制的原理差分对间控制是一种基于差分信号的反馈控制技术。

差分信号是由两个输入信号之间的差值构成的。

差分对间控制通过比较差分信号与设定值之间的差异,并根据差异的大小进行相应的调节,以实现对输出信号的控制。

差分对间控制的基本原理是通过放大差分信号并将其与设定值进行比较,然后根据比较结果来调节系统的输出。

常用的差分对间控制器包括比例控制器、积分控制器和微分控制器。

比例控制器根据差分信号与设定值的比例关系进行调节;积分控制器根据差分信号与设定值的积分关系进行调节;微分控制器根据差分信号与设定值的微分关系进行调节。

这些控制器可以单独使用,也可以组合使用,以实现更精确的控制。

二、差分对间控制的应用场景差分对间控制广泛应用于各种电子设备中,特别是在模拟信号处理和通信系统中。

以下是几个常见的应用场景:1. 音频放大器:差分对间控制可以用于音频放大器的电平控制,以实现音频信号的放大和输出控制。

通过差分对间控制,可以使音频信号的输出保持在设定的电平范围内,以避免信号失真或过载。

2. 通信系统:差分对间控制可以应用于通信系统中的信号调节和增益控制。

通过差分对间控制,可以实现对输入信号的动态调节,以适应不同的信号强度和传输距离。

3. 传感器信号处理:差分对间控制可以用于传感器信号的处理和调节。

通过差分对间控制,可以对传感器信号进行放大、滤波和校正,以提高信号的稳定性和精确性。

4. 自动控制系统:差分对间控制在自动控制系统中起着重要作用。

通过差分对间控制,可以对系统的输入和输出进行实时监测和调节,以实现系统的稳定性和性能优化。

三、差分对间控制的优势和挑战差分对间控制具有以下优势:1. 高精度:差分对间控制通过比较差分信号与设定值的差异来进行调节,可以实现对输出信号的高精度控制。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

1)pair 名称:
Allegro菜单点击logic-->Assign differential pair,在net filter 中选择所要设的net1,net2, 或直接在board file 中点选net,在Rule Name 中key 入pair 名称﹐点右下方的Add 后会自动增加到上方的Rule Selection Area 中﹐可以点Modify或Delete 来修改或删除所设的pair.
2)设置差分线规则类型
给pair 定义一个net spacing type property(规则类型),如CLK-CLK:点Attach property, net...,注意find 窗口中选property 而非net,再点more...,从左边选取先前设的pair,如CK0R-CK0R,点apply﹐在弹出的对话框中点net_spacing_type﹐在右边的value 值中输入CLK-CLK。

3)设置差分线规则参数
set net spacing constrains values , 设定走线线距规则参数值:点constraints 窗口的spacing rule set 下的set values,在出现的对话框中右边空格输入CLK-CLK, 点add 增加到constraint set name 栏。

然后按guideline 设定各项spacing.¯ line to line 指的是此对pair 和其它线的间距。

注1: Length Tolerance indicates the amount of tolerance allowed between the total length or delay of the two nets. (两net 之间的误差范围)
注2:Primary Max Sep indicates the maximum edge to edge spacing between a differential pair. (指该pair 本身的间距)
注3:Secondary Max Sep indicates an edge to edge spacing that is greater that the Primary Max Sep value. This allows an increase in thespacing between the differential pair when necessary. The total amount of etch/conductor on a net can not exceed this amount.(必要时允许增大该pair 本身的间距到此值)
4)布线技巧
route differential pair 时的技巧:routing 时发现本身的两根net 没有按规则挤线会弹的很开。

原因可能是设rule 时﹐选的不是property,而是net 。

如果选的是property 仍然不行﹐可以在setup> user preferences>drc>drc_diff_pair_overlide 中添加0。

相关文档
最新文档