数字钟课程设计

摘要本次课程设计的主题是数字电子钟。干电路系统由秒信号发生器、“时、分、秒”计数器、显示器、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，这里用多谐振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发蜂鸣器实现报时。

数字电子时钟优先编码电路、译码电路将输入的信号在显示器上输出；用控制电路和调节开关对LED显示的时间进行调节，以上两部分组成主体电路。通过译码电路将秒脉冲产生的信号在报警电路上实现整点报时功能等，构成扩展电路。本次设计由震荡器、秒计数器、分计数器、时计数器、BCD-七段显示译码/驱动器、LED七段显示数码管设计了数字时钟电路，可以实现：计时、显示，时、分校时，整点报时等功能。

关键字：数字时钟，振荡器，计数器，报时电路

目录

1 绪论 0

1.1课题描述 0

1.2设计任务与要求 0

1.3基本工作原理及框图 (1)

2 相关元器件及各部分电路设计 (2)

2.1相关主要元器件清单 (2)

2.2 六十进制“秒”计数器设计 (3)

2.3 六十进制“分”计数器设计 (4)

2.4 二十四进制计数器设计 (4)

2.5 秒脉冲电路设计 (5)

2.6整点报时电路设计 (6)

3 总体电路图 (7)

总结 (8)

致谢 (9)

参考文献 (10)

1 绪论

1.1课题描述

数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。数字电子钟是一种用数字显示秒﹑分﹑时的记时装置，与传统的机械时钟相比，它一般具有走时准确﹑显示直观﹑无机械传动装置等优点，因而得到了广泛的应用：小到人们的日常生活中的电子手表、电子闹钟，大到车站﹑码头﹑机场等公共场所的大型数字显电子钟。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方便等优点，它还用于计时、自动报时及自动控制等各个领域。

钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。

1.2设计任务与要求

设计指标时间以24小时为一个周期的时钟；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；要提供表针时间基准信号。

设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试。

1.3基本工作原理及框图

1、基本工作原理

首先，由555定时器组成一个多谐振荡器分频后得到1HZ的秒脉冲，秒脉冲发生器的输出端接到秒计数器的时钟输入端[1]。

数字钟的分、秒计数部分均为六十进制计数器（显示00～59），采用两片74LS290D 来实现。个位为十进制，十位为六进制，当个位计数到9时，再来一个脉冲变成0，同时产生一个进位信号，给十位提供一个脉冲，使十位计数加1。而数字钟的时计数部分为二十四进制计数器（显示00～23），也是采用两片74LS160D实现。当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，十计数器清0，电路采用了十位的2和个位的3相“与非”后再清0。当秒计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给分计数器的CP输入端；当分计数器计到59时，再来一个脉冲变成00，同时产生一个进位信号给时计数器的CP输入端；当时计数器计到23时，再来一个脉冲变成00 [2]。

当计数器在每次计到整点时，需要提前五秒报时，这可采用译码电路来解决，即当时为23，分为59时，且秒计数到55时，输出一高电平，经过一系列门电路驱动蜂鸣器，完成整点报时[3]。

数字钟的校正部分主要是通过单刀双掷开关实现的。

2、电路框图

基本电路框图如图1所示。

图1 基本电路框图

2 相关元器件及各部分电路设计

2.1相关主要元器件清单

实验用主要元器件如表1所示。 元器件 类型

型号 名称 个数

计

数

器 同步计数器 74LS160D 4位二进制计数器 2 异步计数器 74LS290D 二-五-十进制计数器 4

译码器 二进制译码器 4511BD 二-十进制译码器 6

显示译码器器 共阴极形式 SM421050N 6

时显示器 分显示器 秒显示器

24进制计数电路 60进制计数电路 60进制计数电路

校时电路 报时电路

秒脉冲电路

逻辑门器件与非门74LS102输入与非门1

非门74LS08逻辑门器件9

分频器74LS90 2

蜂鸣器BUZZER1

电阻、电容3, 2

单刀双掷开关2

2.2 六十进制“秒”计数器设计

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号。选用两片74LS290D和一片74LS08D组成六十进制计数器，来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。

对设计电路进行仿真[4]，“秒”计数器部分仿真电路如图2所示。

图2 秒计数电路图