数字秒表课程设计 最大为99小时59分59秒

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

电子技术课程设计报告

2013年12月

前言

数字式秒表是一种常用的计时工具,以其价格低廉、走时准确、使用方便、功能多而广泛用于体育比赛中,下文介绍了如何利用中小规模集成电路和半导体器件进行数字式秒表的设计。本设计中数字秒表的最大计时是99小时59分9/10秒,也就是说分辨率是0.1秒,最后计数结果用数码管显示,需要实现清零、启动计时、暂停计时、继续计时等功能。当计时停止的时候,由开关给出一个清零信号,使得所有显示管全部清零

在本次实验中由六片74LS160构成两个100进制计数器和一个60进制计数器来实现秒表的计数功能。由于需要比较稳定的信号,我们用555定时器与电阻和电容组成的多谐振荡器或石英晶体多谐振荡器产生100HZ的信号,用六个数码管显示计时,最后在电路中加入了两个控制开关一个控制电路的启动和暂停;另一个控制电路的清零。

目录

题目摘要关键词设计要求 (3)

第一章系统概述 (4)

第二章单元电路与分析 (5)

2.1 秒信号发生器 (5)

2.1.1 选择信号发生器方案 (5)

2.1.2石英晶体多谐振荡器 (7)

2.1.3方案对比与选择 (9)

2.1.4 555构成的多谐振荡器仿真图 (9)

2.2消抖电路及其原理 (10)

2.3分、秒、毫秒计数器电路设计 (10)

2.3.1选择计数器的方案 (10)

2.3.2 74LS160计数器功能的介绍 (11)

2.3.3计数器最终连线图 (12)

2.4译码器 (13)

2.4.1译码器的基本原理 (13)

2.4.2 74LS48显示译码器管脚图 (13)

2.4.374LS48功能介绍 (13)

2.5数码管 (15)

2.5.1七段数码管工作原理 (15)

2.5.2七段数码管内部结构介绍 (16)

2.5.3显示器匹配电路图 (17)

第三章系统综述 (18)

3.1总电路图 (18)

第四章结束语 (19)

4.1课程总结 (19)

4.2故障分析 (19)

参考文献 (20)

元件明细表 (20)

鸣谢 (21)

收获和体 (21)

评语 (23)

数字式秒表

摘要:数字式秒表是一种用数字电路技术实现时、分、秒计时的装置,无机械装置,具有较长的使用寿命,因此得到了广泛的使用。

数字式秒表从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。本次实验所做数字式秒表由信号发生系统和计时系统构成。由于需要比较稳定的信号,所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成,信号频率为100HZ。计时系统由计数器、译码器、显示器组成。计数器由74 –160构成,由十进制计数器组成了一百进制和六十进制计数器,采用异步进位方式。译码器由7447构成,为4-7译码。显示器由数码管构成。具体过程为:由晶体震荡器产生100HZ脉冲信号,传入计数系统,先进入计数器,然后传入译码器,将4位信号转化为数码管可显示的7位信号,结果以“99时“分”、“秒”、”依次在数码管显示出来。该秒表最大计时值为99时59分59秒9/10,“分”和“99时”为一百进制计数器组成,“秒”为六十进制计数器组成。

关键词: 计时精度计数器显示器

设计要求:

1.秒表最大计时值为99时59分59秒9/10;

2.7位数码管显示,分辨率为0.1秒;

3.具有清零、启动计时、暂停及继续计数等控制功能;4.控制操作键不超过二个。

第一章 系统概述

所为数字式秒表,所以必须有一个数字显示。按设计要求,须用七段数码管来做显示器。题目要求最大记数值为99,59,59,那则需要六个数码管。要求计数分辨率为0.1秒,那么我们需要相应频率的信号发生器。

选择信号发生器时,有两种方案:一种是用晶体震荡器,另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。其核心部分使用六个74160计数器采用串联方式构成,这种连接方式简单,使用元器件数量少。由于555定时器的比较器灵敏度较高,输出驱动电流大,功能灵活,再加上电路结构简单,计算比较方便,所以CP 脉冲是由555多谐振荡器产生的。

数字式秒表实际上是一个频率(100HZ )进行计数的计数电路。由于数字式秒表计数的需要,故需要在电路上加一个控制电路,该控制电路清零、启动计时、暂停及继续计数等控制功能,同时100HZ 的时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。数字电子钟的总体图如图所示。由图可见,数字电子钟由以下几部分组成:555振荡器和分频器组成的秒脉冲发生器;防抖开关;秒表控制开关;一百进制秒、分计数器、六十进制秒计数器;以及秒、分的译码显示部分等

图1-1 原理流程图

第二章单元电路设计与分析

§2.1秒信号发生器

§2.1.1选择信号发生器方案

方案一:用晶体震荡器,由石英晶体构成的矩形波信号发生器

石英晶体多谐振荡器

图2-1-1石英晶体的电抗频率特性和符号图2-1-2 石英晶体多谢振荡器如图2-1-1所示,给出了石英晶体的符号和电抗的频率特性,把石英晶体与对称式多谐振荡器中的耦合电容串联起来,就组成了如图2-1-2所示的石英晶体多谐振荡器。

由此可见,石英晶体多谐振荡器的振荡频率取决于石英晶体的固有谐振频率f0 ,而与外接电阻,电容无关,如石英晶体固有频率是5MHZ,那么输出的频率也是5MHZ。其实石英晶体的谐振频率由石英晶体的结晶方向和外形尺寸所决定,具有极高的频率稳定性。它的频率稳定度(Δfo / fo)可达10-10~10-11,足以满足大多数数字系统对频率稳定度的要求。

在图2-1-2电路中,若取TTL电路7404用作G1和G2两个反相器,Rf=1kΩ,C=0.05μF,则其工作效率可达几十兆赫。

74LS90计数器

74LS90为中规模TTL集成计数器,可实现二分频、五分频和十分频等功能,它由一个二进制计数器、一个五进制计数器和一个十进制计数器构成。其引脚排列图1.2(a)和功能表1.2(b)如下所示:

相关文档
最新文档