DSP Builder的功能和流程

合集下载

DSP Builder系统设计工具

DSP Builder系统设计工具DSP Builder是Altera推出的一个数字信号处理(DSP)开发工具，它在Quartus Ⅱ FPGA设计环境中集成了MathWorks的Matlab和Simulink DSP开发软件。

Altera的DSP系统体系解决方案是一项具有开创性的解决方案，它将FPGA的应用领域从多通道高性能信号处理扩展到很广泛的基于主流DSP的应用，是Altera第一款基于C代码的可编程逻辑设计流程。

在Altera基于C代码的DSP设计流程中，设计者编写在Nios Ⅱ嵌入处理器上运行的C代码。

为了优化DSP算法的实现，设计者可以使用由Matlab和Simulink工具开发的专用DSP指令。

这些专用指令通过Altera的DSP Builder和SOPC Builder工具集成到可重配置的DSP设计中。

对DSP设计者而言，与以往FPGA厂商所需的传统的基于硬件描述语言(HDL)的设计相比，这种流程会更快、更容易。

除了全新的具有软件和硬件开发优势的设计流程之外，Altera DSP系统体系解决方案还引入了先进的S tratix和Stratix Ⅱ系列FPGA开发平台。

Stratix器件是Altera第一款提供嵌入式DSP块的FPGA，其中包括能够有效完成高性能DSP功能的乘法累加器(MAC)结构。

Stratix Ⅱ FPGA能够提供比Stratix器件高四倍的DSP带宽，更适合于超高性能DSP应用。

6.1 DSP Builder安装6.1.1 软件要求使用DSP Builder创建HDL设计需要有下面的软件支持：? Matlab 6.1或6.5版本；? Simulink4.1或5.0版本；? Quartus Ⅱ 2.0以上版本；? Synplify 7.2以上版本或LeonardoSpectrum 2002c以上版本(综合工具)；? ModelSim5．5以上版本(仿真工具)。

6.1.2 DSP Builder软件的安装在安装DSP Builder之前，首先安装Matlab和Simulink软件以及Quartus Ⅱ软件。

第7章如虎添翼――DSP Builder设计

6
在安装过程中还要选择与DSP Builder兼容的
Matlab版本。提前安装的Matlab7.1会出现在该对话框中,如图7-3所示。如果安装的Matlab版本不符合要求，则不会在此对话框中出现。
7
7.2.3 授权文件的安装

在使用DSP Builder之前，必须得到Altera的授权文件。如果没有安装DSP Builder的授权文件，用户只能用DSP Builder模块建立Simulink模型，但不能生成硬件描述语言(HDL)文件或Tcl脚本文件。
法累加器(MAC)结构。StrSP带宽，更适合于超高性能
DSP应用。
12
7.4 幅度调制器设计
13

本节利用DSP Builder软件提供的一个幅度调制设计实例来说明DSP Builder设计过程。该设计实例文件在<DSP Builder安装目录 >\DesignExamples\Tutorials\GettingStartedSi nMdl文件夹中，DSP Builder安装目录默认都是在Quartus安装目录下。
本文件，用于综合、硬件的实现以及仿真。
10
11

除了全新的具有软件和硬件开发优势的设计流程之外，Altera DSP系统体系解决方案还引入了先进的 Stratix和Stratix Ⅱ系列FPGA开发平台。

Stratix器件是Altera第一款提供嵌入式DSP块的
FPGA，其中包括能够有效完成高性能DSP功能的乘
第7章如虎添翼――DSP Builder设计

7.1 DSP Builder简介 7.2 DSP Builder安装 7.3 DSP Builder设计流程 7.4 幅度调制器设计

DSP Builder

1.说明DSP Builder的主要功能DSP Builder在算法友好的开发环境中帮助设计人员生成DSP设计硬件表征，从而缩短了DSP设计周期。

已有的MATLAB函数和Simulink模块可以和Altera DSP Builder模块以及Altera知识产权(IP)MegaCore功能相结合，将系统级设计实现和DSP 算法开发相链接。

DSP Builder支持系统、算法和硬件设计共享一个公共开发平台。

设计人员可以使用DSP Builder模块迅速生成Simulink系统建模硬件。

DSP Builder包括比特和周期精度的Simulink模块，涵盖了算法和存储功能等基本操作。

可以使用DSP Builder模型中的MegaCore功能实现复杂功能的集成。

Altera还提供DSP Builder高级模块集，这一Simulink库实现了时序驱动的Simulink综合。

Altera MegaCore是高级参数化IP功能，例如有限冲击响应(FIR)滤波器和快速傅立叶变换(FFT)等，经过配置能够迅速方便的达到系统性能要求。

MegaCore功能支持Altera的IP评估特性，使您在购买许可之前，便可以验证功能及其时序。

Altera IP MegaStore网站上为DSP Builder和IP评估流程提供DSP IP完整介绍DSP Builder SignalCompiler模块读取由DSP Builder和MegaCore模块构建的Simulink建模文件(.mdl)，生成VHDL文件和工具命令语言(Tcl)脚本，进行综合、硬件实施和仿真。

图示为DSP Builder设计流程。

DSP Builder是一个系统级(或算法级)设计工具，它构架在多个软件工具之上，并把系统级和RTL级两个设计领域的设计工具连接起来，最大程度地发挥了两种工具的优势【10】。

DSP Builder依赖于Math Works公司的数学分析工具Matlab/Simulink，以Simulink的Blockset出现，可以在Simulink中进行图形化设计和仿真，同时又通过Signal Compiler可以把Matlab/Simulink的设计文件(.mdl)转成相应的硬件描述语言VHDL设计文件(.vhd),以及用于控制综合与编译的TCL脚本。

eda第9章 dsp builder设计初步课件

EDA第9章 DSP Builder设计初步课件
Earn the fundamentals of DSP Builder through this course. Explore the basic concepts, applications, and tools of DSP Builder. Simplify and optimize your DSP designs.
概述
介绍D S P Build er的基本概念、应用领域和组成部分，帮助您构建更简化和优化的DS P设计。
DSP Builder的基本原理
使用函数分块图提高抽象层次，流水线增强资源利用率，并通过数据流图进行优化，使 D S P 设计更高效。
DSP Builder的设计流程
1
整体架构设计
确定D S P系统的整体框架和功能模块
中断控制与处理
管理系统中断的触发和处理，确保实时响应和数据一致性。
数据流调度控制
调整数据流的处理顺序和速率，以提高系统的吞吐量。
时序分析与优化
分析和优化系统的时序性能，避免时序冲突和不确定性。
DSP Builder设计案例
图像处理算法设计
使用D S P Build er设计图像处理算法，实现图像增强和图像识别。
DSP算法设计
2
的交互关系。
设计和优化D S P算法以满足实时信号
处理要求。
3
硬件IP选择与修改
选取合适的硬件IP并根据需求进行定
系统仿真与测试
4
制。
使用仿真和测试技术验证DS P系统的功能和性能。
DSP Builder的常用功能
数据类型与格式控制
灵活处理不同类型和格式的数据，实现多样化的Build er设计音频数据处理模块，实现音频效果和声音识别。

7.DSPBuilder

2005-12-14 现代数字系统设计 2
第六章基于Matlab/DSP Builder的DSP系统设计技术
■ Supports the SignalTap® II logic analyzer ■ Includes blocks that you can use to build custom logic that works with Nios® II and other SOPC Builder designs ■ Includes a state machine block ■ Automatically generates a HDL testbench or Quartus II Vector File (.vec) from MATLAB and Simulink test vectors ■ Automatically starts Quartus II compilation ■ Provides a variety of fixed-point arithmetic and logical operators for use with the Simulink software
手动流
综合（Quartus II LeonardoSpectrum Synplify） Quartus II Pof/sof文件下载 SignalTap测试
4
Modelsim 仿真
2005-12-14
现代数字系统设计
第六章基于Matlab/DSP Builder的DSP系统设计技术自动设计流程 ① Matlab/Simulink建模。设计手动流程 ① Matlab/Simulink建模。
现代数字系统设计 20
第六章基于Matlab/DSP Builder的DSP系统设计技术仿真结果：

第11章 DSP Builder设计规则

Builder设计规则第11章 DSP Builder设计规则 11章
第11章 DSP Builder设计规则章设计规则
11.1 位宽设计规则 11.2 频率设计规则 11.3 DSP Builder设计的取名规则设计的取名规则 11.4 定点数据下标说明 11.5 在SBF中二进制小数点的位置中二进制小数点的位置 11.6 GoTo和From模块的支持特性和模块的支持特性
Builder设计规则第11章 DSP Builder设计规则 11章
示例Single Clock Delay的RTL电路图图11-6 示例的电路图
Builder设计规则第11章 DSP Builder设计规则 11章
11.2.2 多时钟设计如果设计系统中包含了来自Rate change库中的锁相环模块PLL，DSP Builder模块就将根据PLL输出时钟组中的某一时钟的上升沿来工作。图11-7是一个多时钟 Delay设计系统实例，该例含多时钟支持电路。对于含有PLL的系统，DSP Builder 将Simulink中 PLL DSP Simulink PLL模块映射到硬件器件中的PLL核，即在设计模块中使用PLL的条件是目标器件中必须含PLL核。支持PLL 模块设计的目标器件系列有：Stratix系列(支持6个输出时钟)和Cyclone系列(支持6个输出时钟)。
Builder设计规则第11章 DSP Builder设计规则 11章
此外，SignalCompiler对于每一个DSP Builder的HDL 子系统模块产生一个单独的VHDL文件，而这些文件都有独立的实体和结构体。DSP Builder产生的VHDL 文件中的实体名位置具有全局性，所以，所有的r设计规则第11章 DSP Builder设计规则 11章

Quartus2组件DSPbuilder设计DDS信号发生器

基于Quartus2组件DSP_builder 设计DDS 信号发生器说明：Quartus2中DSP_builder 组件建立了Quartus2与Matlab 的无缝链接，这样极大的有利于FPGA 在信号处理中的应用，本次课题旨在通过建立一个信号发生器来说明DSP_builder 的强大之处。

传统的DDS 信号发生器的设计相对比较复杂<包括相位累加器，地址查找表，D/A ），通过传统的编程思想，会比较复杂，DSP_builder 则是通过simulink 中的Altera 库，直接构建DDS 模型，再通过signal complier 生成VHDL 语言以及仿真所用的测试脚本<testbench 文件），非常方便，并通过simulink 和FPGA 的仿真工具Modelsim_Atera 一起做了对比，两者吻合，达到了预期效果。

b5E2RGbCAP 1.在Simulink 中构建DDS 模型2.Simulink 下的仿真如图所示：Signal Compiler3.RTL级仿真<modelsim 仿真）：4.RTL 级视图-200-150-100-5050100150200050100150200250300350400450500-2-1.5-1-0.50.511.52附：.vhl代码-- sinwafe_GN.vhdlibrary IEEE。

use IEEE.std_logic_1164.all。

use IEEE.numeric_std.all。

entity sinwafe_GN isport (Output : out std_logic_vector(7 downto 0>。

-- Output.wirep1EanqFDPwInput : in std_logic_vector(0 downto 0> := (others => '0'>。

DspBuilder使用讲解

第9章 DDS设计
数据线位宽
相位字输入同步寄存器
N
频率字输入同步 N 寄存器
clk 系统时钟
N
M
M
寄存器
相位调制器相位累加器
正弦 ROM 查找表
正弦信号输出 D/A
余弦 ROM 查找表
余弦信号输出 D/A
图9-2 正交信号发生器
第9章 DDS设计
幅度调制在很多场合是需要的。我们改进基本DDS 结构，在正弦ROM表后、D/A前放置一个幅度控制模块，一般采用乘法器来实现。如图9-3。
下面开始仿真。图9-6显示了仿真结果。
第9章 DDS设计
图9-6 仿真结果
第9章 DDS设计
9.3 FSK调制器设计
第9章 DDS设计
9.1 DDS的基本原理
我们知道，对于正弦信号发生器，它的输出可以用下式来描述：
Sout Asint Asin(2πfoutt).
(9-1)
第9章 DDS设计
其中Sout是指该信号发生器的输出信号波形，fout指输出信号对应的频率。上式的表述对于时间t是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理。用基准时钟clk进行抽样，令正弦信号的相位：
“++” 选择“Pipeline” 参数“Clock Phase Selection”设为“1”
第9章 DDS设计
BusConversion2模块：(BusConversion) 库：Altera DSP Builder中Bus Manipulation库参数“Input Bus Type”设为“signed Integer” 参数“Input [number of bits].[]”设为32 参数“Output Bus Type”设为“Signed Integer” 参数“Output [number of bits].[]”设为“10” 参数“Input Bit Connected to Output MSB”设为“31” 参数“Input Bit Connected to Output LSB”设为“22” 使用“Round”

DSPbuilder安装指南（以9.1为例）

DSPbuilder安装指南（以9.1为例）1.前期准备⾸先说⼀下，我⽤的是dsp builder 9.1 +QII 9.1 SP1+ MATLAB R2009A⽹上没有dsp9.1sp1的破解，我是直接⽤9.1的，发现这样配也能正常⼯作DSP Builder 不是独⽴的软件，在安装 DSP Builder 之前需安装以下软件1.MATLAB软件，必须安装 Simulink组件。

2.安装Quartus II软件安装DSP Builder，安装程序中包含的脚本会⾃动关联Quartus II 和Matlab。

注意三个软件要相互匹配，这⼉给个官⽅的要求：2.安装DSP Builder⼀般步骤，⼤伙懂的直到DSP Builder 的安装结束的对话框跳出，点击finish。

3.matlab上的⼀些必要操作打开matlab 点击Simulink⼯具箱，在出现的Simulink LibraryBrowser栏中可发现多了以下两个⼯具库依次单击它们，软件需要建⽴⼯具库。

这⼉可能会碰到以下问题：1.Matlab出现很多warning ，跳出窗⼝报告出错，并⾃动退出软件处理⽅法：然后在X:\MATLAB\R2008a\toolbox\local\pathdef.m中删除与Altera有关的路径。

注意需要空⼀⾏，如下所⽰：p = [...%%% BEGIN ENTRIES %%%（空⼀⾏）matlabroot,'\toolbox\matlab\general;', ...matlabroot,'\toolbox\matlab\ops;', ...matlabroot,'\toolbox\matlab\lang;', ...matlabroot,'\toolbox\matlab\elmat;', ...matlabroot,'\toolbox\matlab\elfun;', ...之后重新安装DSP Builder2.安装完DSP Builder后，发现Altera DSP Builder Blockset库是空处理⽅法：打开..\MATLAB\R2008a\toolbox\local\matlabrc.m，在此⽂件最后加⼊代码bdclose all; set_param(0,'CharacterEncoding', 'windows-1252')重新启动matlab4.破解 DSP Builder流程1.．找个匹配的DSP Builder的破解器按照要求先破解DSP Builder ⽂件。

DSP Builder设计进阶

CtrlIn
图4-6 修改Subsystem的端口
第4章
DSP Builder设计进阶
图4-7就是更改singen子系统端口名称后subsint模型
顶层原理图的显示。 Simulink的子系统的端口的增删操作也比较简单，可以直接在子系统的图上加入或者删除输入、输出端口。在调用该子系统模块的上层原理图上，马上就会更改相应的子系统模块的显示。对于生成的子系统模块，可以将其当成一般的DSP 模块来使用，允许任意复制、删除子系统模块，或者
第4章
DSP Builder设计进阶
CtrlIn模块：(Altbus)
库：Altera DSP Builder中Bus Manipulation库参数“Bus Type”设为“Single Bit” 参数“Bus Type”设为“Input port”
Constant模块：(Constant)
库：Simulink中Source库参数“Constant Value”设为“512”
end mac;
architecture mac_arch of mac is
begin
Q <= (a*b);
end mac_arch;
第4章
DSP Builder设计进阶

例4-1的VHDL程序是一个12×8的MAC单元的描
述，在此把它导入到DSP Builder中。先在Simulink中建立一个新模型，命名为vhdlmac。在 Simulink 库管理器的 Altera DSP Builder 中的 AltBus库中，找到SubSystemBuilder模块(图4-13)，放置在新建的vhdlmac模型窗口中。双击vhdlmac模型窗口中的SubSystemBuilder模块，打开SubSystem Builder对话框(见图4-14)。点击按钮，

DSPBuilder在数字信号处理中的应用_图文(精)

DSP Builder 在数字信号处理中的应用李云飞, 同晓荣(渭南师范学院计算机科学系, 陕西渭南714000摘要:目前数字信号处理(DSP 技术发展迅猛, 在电子、通信、DSP . 以往设计人员在进行DSP 系统设计时通常采用DSP 处理器或在FPG A , , 开发周期长. 本文介绍的DSP Builder 是A ltera 公司推出的一个, , 在Si m ulink 软件中完成系统集成, 然后通过, 通过综合仿真后下载到FPG A . , 这种设计流程更快、更容易.关键词:A; S OPC中图分类号:72文献标志码:A 文章编号:1009—5128(2008 02—0062—04收稿日期:2007—03—05基金项目:渭南师范学院科研基金资助项目(07YKF013作者简介:李云飞(1974— , 男, 甘肃镇原人, 渭南师范学院计算机科学系讲师.数字信号处理(DSP 技术目前广泛应用于电子信息和通信等领域. E DA 技术与FPG A 相结合的DSP 技术, 是现代电子技术发展的产物, 它有效地克服了采用DSP 处理器遇到的诸多技术瓶颈, 在许多方面显示了突出的优势, 如高速与实时性, 高可靠性, 自主知识产权化, 系统的重配置与硬件可重构性, 单片DSP 系统的可实现性以及开发技术的标准化和高效率等. 在诸如实时图像处理、3G 移动通信基站、实时工控系统、卫星导航设备等许多领域中, 基于FPG A 的DSP 解决方案有着无可比拟的优势. DSP Builder 是A ltera 公司推出的一个数字信号处理(DSP 开发工具. 它提供了QuartusII 软件和MAT LAB /Si m ulink 工具之间的接口, 通过DSP Builder 、S OPC Builder 和QuartusII 软件构筑的一套从系统算法分析到FPG A 芯片实现的完整设计平台, 使得基于FPG A 的DSP 系统设计变得比以往更快、更容易, 从而提高了设计效率.图1采用DSP Builder 的DSP 设计流程图1设计流程(1 采用DSP Builder 的DSP设计流程.在过去很长一段时间, DSP 处理器是DSP 应用系统核心器件的唯一选择. 但其硬件结构的不可改变性导致了其总线的不可改变性,而固定的数据总线宽度已成为DSP 处理器一个难以突破的瓶颈.现代大容量、高速FPG A 的出现,克服了DSP 处理器的不足. 由于FPG A 有着规整的内部逻辑块阵列和丰富的连线资源, 这些器件内部一般都内嵌有可配置的高速RA M 、P LL 、LVDS 、LVTT L 以及乘法累加器等, 有些器件甚至内嵌专用DSP 块, 所以特别适合细粒度和高并行度结构特点的数字信号处理任务. 而且其灵活的可配置特性, 2008年3月第23卷第2期渭南师范学院学报Journal of W einan Teachers UniversityM arch 2008Vol . 23No . 2使得FPG A 构成的DSP 系统非常易于修改、易于测试及硬件升级.图2DSP Builder 设计流程传统的基于FPG A 的DSP 设计通常先要通过M atlab 做系统级的算法仿真, 建立算法模型(通常使用C /C++语言或M 语言 . 然后再将系统级的算法模型通过VHDL /Verilog 语言重新描述以便进行综合、布局布线以及寄存器传输级(RT L 的仿真. 通常这一步是最费时的,需要设计人员具有非常丰富的FPG A 设计经验. 最后将设计得到的P OF 文件下载到器件中验证, 以实现最终设计. 采用这种设计流程开发人员必须一步一步地从系统级算法设计直到最终器件配置, 设计周期长、开发难度大, 行软硬件协同设计.采用A 程. ,并且为DSP 系统的软硬件分离提供了可能. 设计人员可以使用DSP Builder 和QuartusII 软件单独进行硬件设计. 使用DSP Builder 工具, 设计者可以直接将M atlab 中的算法设计转为寄存器传输级设计, 并且在Si m ulink 中自动生成RT L 测试文件. 这些文件是已经被优化的预验证RT L 输出文件, 可以直接用于QuartusII 软件进行时序仿真比较. 图1给出了A ltera DSP 设计的总体框图.由图1可以看出这种DSP 设计流程完全基于E DA 特有的自顶向下的设计流程和高速的并行算法结构. 设计人员可以从与硬件无关的系统开始, 在硬件设计的同时进行软件设计, 实现软硬件协同设计. DSP Builder 作为连接系统算法模型与实际硬件实现之间的桥梁, 使得复杂的算法模型可以迅速地在硬件上得以验证, 这是一个相互联系的过程. 设计人员可以使用DSP Builder 中的块来为Si m ulink 中的系统模型创建一个硬件, 这些块覆盖了最基本的操作, 例如运算和存储功能, 设计人员还可以使用A ltera 的I P 核来验证自己的设计. 将事先设定好的嵌入式逻辑分析仪SignalTap 和DSP 硬件系统文件一同适配并下载到FPG A 中, 然后可以在M atlab 的Si m ulink 窗口观测到通过JT AG 口, 来自SignalTap 测得的芯片中DSP 硬件模块的实时工作波形, 实现硬件仿真和调试的目的. 如有必要还可以将DSP 硬件模块通过S OPC 接口, 编辑成N i osII 嵌入式系统处理器的用户指令, 从而成为N i osII 系统的一个接口设备, 与整个片内嵌入式系统融为一体.图3DSP Builder 中设计的滤波器模型(2 DSP Builder 设计流程.・36・2008年第2期李云飞, 等:DSP Builder 在数字信号处理中的应用DSP Builder 是一个架构在多个软件之上的可把算法仿真建模与RT L 级两个设计领域连接起来的系统级设计工具. DSP Builder 以Si m ulink 中的B l ockset 形式在Si m ulink 中进行图形化设计和仿真. 通过Sig 2nal Co mp iler 把Si m ulink 的设计文件转成相应的硬件描述语言VHDL 设计文件, 以及tcl 脚本. 由于在FPG A 上设计DSP 模块的复杂性, 涉及的软件不仅仅是Si m ulink 和QuartusII . DSP Builder 针对不同情况提供了图4 F I R 滤波其仿真结果自动和手动两种设计流程. DSP Builder 设计流程如图2所示.如果采用自动流程时, 几乎可以忽略硬件的具体实现过程, 选择让DSP Builder 自动调用Qu 2artusII 等E DA 软件, 完成综合(Synthesis 、网表(AT O M Netlist 生成和QuartusII 适配, 直至在M atlab 中完成FPG A 的配置下载过程.如果采用手动流程, 设计输入外, 的E VHDL . Quar 2tusII , 也可以使用第三方工具如Synp lify Pr o 或LeonardoS pectru m. 在综合时, 可能需要对综合器进行配置或者提供综合的约束条件, 由于这个过程十分繁琐, 所以DSP Builder 的Signal Co mp iler 提供了相应的接口, 针对设计自动生成一个tcl 脚本文件与综合器相接. 综合器会综合出一个网表供下一流程使用, 主要是E D I F 网表文件或VQ M , 它们是一种参数可配置的, 并含有具体器件系列硬件特征(如逻辑宏单元LCs 、I/O单元、乘积嵌入式系统块ES B 的网表文件. QuartusII 可以利用这些AT O M 网表针对选定的具体器件进行配置, 包括布局布线、结构优化等操作, 最后产生时序仿真文件和FPG A 目标器件的编程与配置文件. 设计者可以在QuartusII 中完成对Pin 的锁定, 更改一些约束条件.图5通过DSP Builder 生成VHDL 代码・46・渭南师范学院学报第23卷(3 设计举例.使用DSP Builder 可以方便地在图形化环境中设计F I R 滤波器, 而且滤波器系数可以借助于M atlab 中的滤波器设计工具完成. 例如设计一个3阶直接I 型F I R 滤波器的模型如图3所示. h (n =(h (0 x (n +h (1 x (n -1 +h (2 x (n -2 +h (3 x (n -3 其中, h (0 =h (3 =63, h (1 =h (2 =127.由于F I R 滤波器的系数h (n 已给定, 在DSP Builder 中可以使用增益模块实现h (k 3x (n -k 的运算, 用Delay 模块来实现输入信号序列x (n 的延时. 其中Chir p 模块为一个线性调频信号发生模块, 产生0. 1Hz 到10Hz 的线性调频信号. 其仿真结果如图4所示.从仿真波形可以看出一个线性调频信号通过3阶F I R 滤波器后, 幅度发生变化, 频率越高, 幅度衰减越多. 如果仿真通过, 则可以通过如图5所示的DSP Builder 中的工具将模型自动生成代码供Quar 2tus 综合下载到FPG A 中, 完成设计.2结论DSP Builder . 利用M atlab /DSPBuilder 进行DSP 模块设计是S , Builder 设计流程的DSP 功能模块可以成为单片FPG A 电, . 如果使用Stratix 和StratixII 系列FPG A 作为开发平台, 加上各种I P 核进行设计则可以充分发挥DSP Builder 的优势. 可以预见DSP Builder 将在数字信号处理中取得广泛的应用.参考文献:[1]任爱峰, 初秀琴, 常存, 等. 基于FPG A 的嵌入式系统设计[M].西安:西安电子科技大学出版社, 2004.[2]潘松, 黄继业, 曾毓. S OPC 技术实用教程[M].北京:清华大学出版社, 2004.[3]黄智伟. FPG A 系统设计与实践[M].北京:电子工业出版社, 2005.[4]楮振勇, 齐亮, 田红心. FPG A 设计及应用(第2版 [M].西安:西安电子科技大学出版社, 2006.[5]王毅平, 张振荣. VHDL 编程与仿真[M].北京:人民邮电出版社, 2000.[责任编辑牛怀岗]Appli ca ti on of D SP Bu ilder i n D i g it a l S i gna l Processi n gL I Yun 2fei, T ONG Xiao 2r ong(Depart m ent of Computer Engineering, W einan Teachers Univeristy, W einan 714000, ChinaAbstract:The digital signal p r ocessing (DSP technol ogy has rap idly devel oped at p resent and it has widely used in electr onic, communicati on and airs pace . DSP designers usually adop te DSP p r ocess or or hardware describe language (HDL at FPG A in their design several years ago . The paper briefly intr oduces DSP Builder that is a DSP devel op t ool, which can all ow designers comp leting algorith m design inM atlab and syste m integrati on in Si m ulink, finally making HDL file used in Quartus II by Signal Comp iler bl ock . DSP designers can use the HDL file t o accomp lish their design thr ough synthesis si m ulati on and downl oad in FPG A. The design fl ow is faster and si m p ler compared with design based on HDL.Key words:signal p r ocessing; si m ulati on; DSP; FPG A; VHDL; S OPC ・56・2008年第2期李云飞, 等:DSP Builder 在数字信号处理中的应用。

DSP_Builder_9.1_完全破解步骤

DSP Builder 9.1破解过程总结安装DSP Builder v9.11．DSP Builder不是以单独的软件形式，而是以模块的形式安装在MATLAB 的Simulink里的。

所以，请在安装DSP Builder之前安装MATLAB软件，并且必须安装Simulink组件。

注意：DSP Builder v9.1只支持R2008a及以上版本，本人用的R2008b安装成功了。

2．安装DSP Builder，安装程序中包含的脚本会自动关联Quartus II和Matlab。

3．直到DSP Builder的安装结束的对话框跳出，点击finish。

4．手动打开matlab→Simulink工具箱，在出现的Simulink Library Browser界面中查看多了以下两个工具库——第一次单击，软件需要建立工具库；但是发现在单击“Altera DSP Builder Blockset”后，里面是空白的，并且MATLAB软件报错。

5．对于4.中出现的问题解决方案如下：打开<matlab安装目录>\toolbox\local\matlabrc.m，在此文件末尾加入以下代码：bdclose all; set_param(0,'CharacterEncoding', 'windows-1252');其目的：在每次打开matlab时，初始化运行该句语句。

保存关闭，退出matlab并重新进入matlab，重复过程4.，此时，“Altera DSP Builder Blockset”不在空白。

6．以上过程仅仅表示DSP Builder v9.1安装成功，matlab建立工具库成功；完全破解DSP Builder v9.1流程1．关闭Quartus II和Matlab软件。

2．在网上下载一份DSP Builder v9.1的crack，按照crack的要求先破解DSP Builder文件。

现代DSP技术课件dspbuilder设计一至四章

第1 章
概述
为了满足 DSP 技术领域中的各种需求以及顺应
DSP市场的发展，DSP应用系统的实现方式和目标器件的品种类型、结构特点乃至开发技术本身都经历着不断的改善和变革。 1.1.1 常用DSP应用器件及其性能特点如前所述， DSP 作为数字信号的算法的实现方案有多种，对于不同的应用领域、适用范围和指标要求，可以选用不同的解决方案和 DSP 系统的实现器件。目
第1 章
概述
现代大容量、高速度的FPGA的出现，克服了上述方案的诸多不足。在这些FPGA中，一般都内嵌有可配置的高速 RAM 、 PLL 、 LVDS 、 LVTTL 以及硬件乘法累加器等DSP模块。用FPGA来实现数字信号处理可以很好地解决并行性和速度问题，而且其灵活的可配置特性，使得FPGA构成的DSP系统非常易于修改、易于测试及硬件升级。
第1 章
概述
1.1 DSP实现方案及设计流程
不断发展的数字信号处理(DSP，Digital Signal Processing)技术迅速地扩展到了其应用领域，如3 G移动通信、网络会议、多媒体系统、雷达卫星系统、医学仪器、实时图像识别与处理、联合战术无线电系统、智能基站，以及民用电器等。所有这一切在功能实现、性能指标与成本方面都在不断增加其要求。
第1 章
概述
在利用FPGA进行DSP系统的开发应用上，已有了
全新的设计工具和设计流程。DSP Builder就是Altera公司推出的一个面向DSP开发的系统级工具。它是作为 MATLAB的一个Simulink工具箱(ToolBox)出现的。 MATLAB是功能强大的数学分析工具，广泛应用于科学计算和工程计算，可以进行复杂的数字信号处理系统的建模、参数估计、性能分析。Simulink是 MATLAB的一个组成部分，用于图形化建模仿真。

FPGA通信设计基础DspBuilder使用初步

2.2 基于Matlab/Simulink FPGA开发
在FPGA或与处理器结合的FPGA上实现设计算法时，需要对影响功能性能的定点特性进行准确的建模。可在 MATLAB 和 Simulink 中创建浮点算法规格，然后将其转换为位真定点数据类型以供仿真。对设计进行模型级定点优化可用于透彻地研究FPGA设计所涉及的定点权衡。还可以创建有限状态机来对这些算法的控制逻辑进行建模。
2.4 Altera 模块库简介
Altera 模块库可用于快速评估设计在 Altera 器件中的性能、生成时序最佳的 HDL 代码以及对照 Simulink 模型验证硬件实现方案。
• AltLab • Arithmetic • Boards • Complex Type • Gate & Control • IO & Bus • Rate Change • SOPC Builder Links • State Machine Functions • Storage • MegaCore Functions • Video and Image Processing
Simulink是MATLAB最重要的组件之一，它提供一个动态系统建模、仿真和综合分析的集成环境。在该环境中，无需大量书写程序，而只需要通过简单直观的鼠标操作，就可构造出复杂的系统。
Simulink具有适应面广、结构和流程清晰及仿真精细、贴近实际、效率高、灵活等优点，并基于以上优点Simulink已被广泛应用于控制理论和数字信号处理的复杂仿真和设计。同时有大量的第三方软件和硬件可应用于或被要求应用于Simulink。
用技术来优化逻辑利用率；并自动插入流水线阶段和寄存器以符合设计约束，因此可在 Altera FPGA 中获得与手工优化的 HDL 代码相近的性能。

DSP Builder用户指南(中文)

DSP Builder 6.0 用户指南1.关于 DSP Builder特性⏹DSP Builder支持以下特性：把MathWorks MATLAB(信号处理工具箱和滤波设计工具箱)和Simulink软件与Altera公司的Quartus II软件连接。

⏹支持以下ALTERA 器件系列：●Stratix®,Stratix GX,Stratix II和Stratix II GX器件●Cyclone和Cyclone II器件●APEX™II，APEX 20KC和APEX 20KE器件●Mercury™器件●ACEX®1K器件●FLEX 10K®和FLEX®6000器件⏹使用Altera DSP开发板快速建立样机。

⏹支持SignalTap®II逻辑分析仪，探测来自DSP上Altera器件嵌入式信号分析仪和把数据转入到MATLAB工作空间，以利用可视化分析。

⏹在AltLib库中支持的HDL转入模块：●VHDL或Verilog HDL设计授权转入●转入在Quartus工程文件中的HDL⏹回路中的硬件模块(HIL)能够使FPGA硬件在Simulink(AltLab library)中加速二次模拟。

⏹在SOPC Builder Link Library中的Avalon Blockset包括了你能用于建立一些定制逻辑的模块，这些定制逻辑和Nios II以及其它的SOPC Builder设计一起工作。

●低级Avalon和辅Avalon接口模块●Avalon Read FIFO和Avalon Write FIFO捆绑模块●全部Avalon模块是用户可以配置的●分离的模块可用来支持Avalon端口●将Avalon接口拖拉进DSP Builder设计模块中，你能建立任何的Avalon SOPC元件●根据Simulink中的仿真，你能验证Avalon接口，用生成的HDL和PTF文件把你的设计输出到SOPE Builder⏹包括状态机模块。

DspBuilder中文教程2

第10章 DSP Builder 设计深入应用Matlab/DSP Builder 可以对多种类型的电子线路模块或系统进行建模、分析和硬件实现，且更擅长于一些较复杂的功能系统，及偏向于高速算法方面的模块的设计和实现，还能利用HDL Import 模块将HDL 文本设计转变成为DSP Builder 元件。

本章将给出一些DSP 及数字通信领域中实用模块的设计实例，以及基于Matlab/DSP Builder 平台的IP 核的应用。

10.1 FIR 数字滤波器设计FIR （Finite Impulse Response ：有限冲激响应）滤波器在数字通信系统中，被大量用于以实现各种功能，如低通滤波、通带选择、抗混叠、抽取和内插等。

在DSP Builder 的实际应用中，FIR 滤波器是最为常用的模块之一。

DSP Builder 的FIR 滤波器设计方式有多种，作为示例，本节介绍基于模块的FIR 与基于IP 的FIR 设计方法。

10.1.1 FIR 滤波器原理对于一个FIR 滤波器系统，它的冲激响应总是有限长的，其系统函数可以记为：∑=−=Mk k k z b z H 0)( 10-1最基本的FIR 滤波器可用下式表示：∑−=−=10)()()(L i i h i n x n y 10-2其中()x n 是输入采样序列，()h n 是滤波器系数，L 是滤波器的阶数，)(n y 表示滤波器的输出序列。

也可以用卷积来表示输出序列)(n y 与)(n x 、)(n h 的关系。

)()()(n h n x n y ∗= 10-3图10-1中显示了一个典型的直接I 型3阶FIR 滤波器，其输出序列)(n y 满足下列等式：EDA 技术与VHDL366)3()3()2()2()1()1()()0()(−+−+−+=n x h n x h n x h n x h n h 10-4在这个FIR 滤波器中，总共存在3个延时结，4个乘法单元，一个4输入的加法器。

dsp builder 使用方法

第9章DSP Builder设计初步利用EDA技术完成硬件设计的途径有多种，前面介绍的是利用QuartusII来完成的，最为典型的设计流程，包括设计项目编辑（如用VHDL）、综合、仿真、适配、编程。

但是对于一些特定的设计项目，这个流程就会显得很不方便，甚至无能为力。

例如涉及算法类（如DSP模块）及模拟信号处理与产生方面的系统设计。

Altera自2002年推出的DSP Builder则很好地解决了这些问题。

DSP Builder可以帮助设计者完成基于FPGA的不同类型的应用系统设计。

除了图形化的系统建模外，DSP Builder还可以自动完成大部分的设计过程和仿真，直至把设计文件下载至FPGA开发板上。

利用Matlab与DSP Builder进行模块设计也是SOPC技术的一个组成部分。

本章以两个简单的电路模型设计为示例，详细介绍Matlab、DSP Builder、QuartusII 三个工具软件联合开发的设计流程。

9.1 Matlab/DSP Builder及其设计流程DSP Builder是一个系统级（或算法级）设计工具，它架构在多个软件工具之上，并把系统级（算法仿真建模）和RTL级（硬件实现）两个设计领域的设计工具连接起来，都放在了Matlab/Simlink图形设计平台上，而将QuartusII作为底层设计工具置于后台，最大程度地发挥了对种工具的优势。

DSP Builder依赖于MathWorks公司的数学分析工具Matlab/Simlink，以Simulink的Blockset出现。

可以在Simulink中进行图形化设计和仿真，同时又通过SignalCompiler把Matlab/Simulink的模型设计文件（.mdl）转成相应的硬件描述语言VHDL设计文件（.vhd），以及用于控制综合与编译的tcl脚本。

对于综合以及此后的处理都由QuartusII来完成。

由于在FPGA上设计一个算法模型的复杂性，设计的性能（包括面积、速度、可靠性、设计周期）对于不同的应用目标将有不同的要求，涉及的软件工具也不仅仅是Simulink和QuartusII，DSP Builder针对不同情况提供了两套设计流程，即自动流程和手动流程。