集成电路工艺技术发展趋势
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
军用集成电路研制生产单位：航天771所、中国电科24所 、47所、58所，最细线宽达到了0.25微米，主要工艺是 CMOS、BICMOS、 CBIP、SOI CBIP、SOI CMOS工艺 ，研制生产高性能的集成电路产品（如抗加集成电路） 满足军用需要。
与国外有做较大的差距！
二、国内外集成电路状况
B
P N
C SiO2
LPCVD二氧化硅淀积
N+
LPCVD 多晶硅
N+
P+
P阱
热氧化SiO2
P+
N型衬底 LPCVD SiO2
二、集成电路国内外发展现状
25
二、国内外集成电路状况
国外发展迅速，公司很多，IBM、JAZZ、MAXIM、Infinen 、Conexant、On Semi、Philips 、Alcatel 、ST、Motorola、 NEC、ADI、Hitachi、AT&T Bell、 SiGe、AMS、NS、TI 、ADI、NXP、ATMEL、三星、TSMC......等公司
针对我国集成电路产业发展水平与国外存在较大差距，难以对构建国家产业 核心竞争力、保障信息安全等形成有力支撑。国家相继出台《集成电路发展推 进纲要》、《集成电路产业发展白皮书（2015版》等相关政策支持集成电路的 发展。
我国信息技术产业发展迎来了新的历史机遇，国家高度重视网络安全与 信息化建设，没有网络安全就没有国家安全，没有信息化就没有现代化。
在国家大力支持下，集成电路取得了长足的进步 ，国内集成电路产业销售突破了3000亿人民币， 2011年-2015年年均增长率达到了23%。为我国 集成电路产业的发展起到了重要的促进作用。
三、集成电路技术发展趋势
29
三、集成电路主要技术与发展趋势
» 支撑集成电路发展的主要技术：
特征尺寸继续等比例缩小 互连技术 SOI与SiGe技术 新材料
半导体材 料中，硅材 料是集成电 路的主要材 料，是发展 的主流。为 满足不同需 求，也发展 其他材料的 器件。
集成电路技术是近50年来发展最快的技术
微电子技术的进步
年份 特征参数
设计规则m 电源电压 VDD(伏）
硅片直径尺寸 （mm） 集成度
DRAM密度（bit)
1959 25 5
5 6
1970-1971 8 5
Si SiO2
扩散区
正胶光刻过程演示
1. 生长SiO2 2. 涂胶 3. 曝光 4. 显影 5. 腐蚀SiO2 6. 去胶
Si
SiO 2未曝光的正胶 已曝光的正胶
离子注入及退火过程演示 高能注入离子
1. 离子注入 2. 退火
Si
SiO2 未经退火的注入区 退火后的注入区
金属化过程演示
E
N
1.金属化层Ⅰ 2.金属化Ⅰ光刻 3.介质 4.介质光刻及平整化 5.金属化层Ⅱ 6.金属化Ⅱ光刻
半导体芯片上的晶体管数目每两年翻两番
存储器容量 60%/年 每三年，翻两番
10 G 1G
100 M 10 M 1M 100 K 10 K 1K 0.1 K
1970
1980
1990
2000 2010
芯片上的晶体管数目 微处理器性能每三年翻两番
1.E+9
1.E+8 1.E+7 1.E+6 1.E +5 1.E+4 1.E+3
“Itanium”:15,950,000
Pentium II: 7,500,000 PowerPC620:6,900,000
i80486DPXPe:e1nn,t2tiu0iu0mm,0P:03r0o,3: 050,5,00m0006,08000P40oP:w1oe,w1r7eP0rCP,06C006010:24,:830,600,000,0000
硅基集成电路 发展的基石
随着器件缩小 致亚50纳米
得以使微电 子产业高速 和持续发展
SiO2无法适应亚50纳米器件的要求
寻求介电常数大的高K材料来替代SiO2
14nm 5nm
21世纪硅集成电路技术的三个主要发展方向
特征尺寸继续等比例缩小（难度越来越大， 成本越来越高！）
集成电路(IC)将发展成为系统芯片(SOC)
倍，Cox增大了倍，因此，IDS缩小倍。门
延迟时间tpd为：
t
pd
VDS CL I DS
CL WLC ox
» 其中VDS、IDS、CL均缩小了倍，所以tpd也缩
小了倍。标志集成电路性能的功耗延迟积
PWtpd则缩小了3倍。
阈值电压不可能缩的太小 源漏耗尽区宽度不可能按比例缩小 电源电压标准的改变会带来很大的不便
新材料技术
栅介质的限制
经验关系: LTox Xj1/3
硅化物
重掺杂多晶硅
SiO2
年份 技术 等效栅氧化层厚度(nm)
对栅介质层的要求
1999 2001 2003 2006 2009 2012 2015 0.18 0.15 0.13 0.10 0.07 0.05 0.02 4—5 2—3 2—3 1.5—2 <1.5 <1.0 <1.0
能带结构的变化
Si BJT
能带变化 SiGe HBT
基区高掺杂条件 下仍然有高的电 子注入效率。
突破了普通Si器件增益、 频率、噪声之间不可调和 的矛盾关系，并附带优异 的负温度系数。
优异的模拟SiGe HBT+CMOS
=SiGe BiCMOS
=高性能模数混合信号电路！
以SiGe典型技术领头羊的IBM公司技术发展图
参数 器件尺寸L, W, tox等
电源电压 掺杂浓度 阈值电压
电流 负载电容 电场强度 门延迟时间
功耗 功耗密度 功耗延迟积
栅电容 面积
集成密度
CE(恒场)律 1/ 1/ 1/ 1/ 1/ 1 1/ 1/2 1 1/3 1/2 2
CV(恒压)律 1/ 1 2 1
1/
集成电路工艺技术发展现状与趋势
张正元
1
目录
一、概述 二、集成电路工艺发展现状
三、集成电路技术发展趋势 四、声光电公司集成电路发展思路
2
一、概述
3
集成电路是信息技术产业的核心，是支撑经济社会发展和保障国家安全的战 略性、基础性和先导性产业。
2015年中国集成电路进口额达14303.4亿元，同比增加7%，出口金额达 4312.6亿元，同比增加15.4%。连续第六年远超过石油成为第一大进口商品。 贸易逆差持续扩大。
三星做存储器是世界第一，线宽做到了16纳米；
台积电和台联电已经能够代加工22纳米，准备建立16纳米 的FOUNDRY线；
IBM、TI、 ADI等美国公司重点在军事上，基本不对外开 放。
二、国内外集成电路状况
国内从事民用产品生产的企业：华虹、NEC等，最细线 宽达到了0.09微米，主要工艺是CMOS、BICMOS工艺。
22nm和45 m已进入大生产 16nm技术也已经开发完成，正在进入大生产，具备大生产的
条件。当然仍有许多开发与研究工作要做，例如IP模块的开 发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的 产品开发等
在7nm 正在研发阶段，最关键的加工工艺—光刻技术还是一 个大问题，尚未解决
CE律和CV律的折中，本世纪初采用的最多 随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起
的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。 同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压 降低的比例通常小于器件尺寸的缩小比例 器件尺寸将缩小倍，而电源电压则只变为原来的/倍
变：恒定电场规律，简称CE律
等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容， 提高集成电路的性能
电源电压也要缩小相同的倍数
» 漏源电流方程：
W
I ds Cox s L
VGS VTH VDS VD2S
Cox
0 ox
tox
» 由于VDS、(VGS-VTH)、W、L、tox均缩小了
IC设计与制电造路技(I术C)水的平设的计提思高想， 是 IC规模越不来越同大的，，已它可是以微在一电个子技 芯片上集成术10领8~1域09的个晶一体场管革命。
系统芯片
System On A Chip
将(整简个称系SO统C集) 成在 一个微电子芯片上
电、光、 声、热、 磁力等 外界信 号的采 集—各 种传感 器
1/2
3 1/ 1/2 2
QCE(准恒场)律 1/ / / 2/ 1/ 1/ 3/2 3 2/3 1/2 2
» 氧化扩散 » 光刻 » 离子注入 » 金属化 » LPCVD二氧化硅淀积 » LPCVD多晶硅淀积
扩散过程演示
扩散源
IBM拥有这两项技术，成为其领先同 行制胜的法宝！！
SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术
完全实现了介质隔离, 彻底消除了体硅CMOS集成电路中 的寄生闩锁效应
速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于低压器件
GPIO ,etc
第二代 第三代 将来
System On A Chip
集成电路走向系统芯片
IC的速度很高、功耗很小，但由于 PCB板中的连线延时、噪声、可靠 性以及重量等因素的限制，已无法 满足性能日益提高的整机系统的要求
在需求牵引和技术 推动的双重作用下
分
集成电路
立
元
IC
件 系统芯片(SOC)与集成
各位同学选择这个方向既是把握住了社会发展的主流方向，同时也是展 示自己才华的平台，好好努力！
MOSFET的基本结构和图形
n-MOSFET
G
G
p-MOSFET
» 1965年Intel公司的创始人之一Gordon E. Moore预言 集成电路产业的发展规律
集成电路的集成度每三年增长四倍 特征尺寸每三年缩小 2 倍
微电子技术与其它领域相结合将产生新的产 业和新的学科，如：3D集成微系统等
半导体技 术发展路
线图
45
1、集成电路走向系统芯片
集成电路走向系统芯片
卫星 /电缆
解调/纠错
IBM CPU
SOC DRAM
传输 反向多路器
DRAM
DRAM
MPEG解码
声频 接口
视频 接口
Hale Waihona Puke Baidu
STBP
SCI IEEE1284
30 2103
1K
微处理器时钟频 率(Hz)
平均晶体管价格$
10
750K 0.3
2000 0.18 1.5
300 2109
1G
1G 10-6
按此比率下降，小汽车价格不到1美分
比率 140
3
60 3108
106
>103 107
» 1974年由Dennard提出 » 基本指导思想是：保持MOS器件内部电场不
栅介质的限制
Tox
t多晶硅耗尽
+ t栅介质层
+ t量子效应
由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 由量子效应引起的等效厚度: t量子效应
0.～5nm ～ 0.5nm
等效栅介质层的总厚度： Tox > 1nm + t栅介质层 限制：等效栅介质层的总厚度无法小于1nm
栅介质的限制
SiO2（＝3.9） SiO2/Si 界面
» 恒定电压等比例缩小规律(简称CV律)
保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小 按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使
沟道内的电场大大增强
CV律一般只适用于沟道长度大于1m的器件，它不适用于沟道长度 较短的器件。
» 准恒定电场等比例缩小规则，缩写为QCE律
多层金属（如：Ti /TiN、W、CU等）互连 已在0.13um以下技术中使用；同时低介电 常数绝缘材料的使用对提高可靠性也是一 个支撑；
光互连是解决引线变细后带来的线电阻增 大问题的最佳途径。
互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）
i80386DX:275,000
m68030:273,000
i80286:134,000 m68020:190,000
m68000:68,000 i8086:28,000 M6800:
4,000 i8080:6,000
i4004:2,300
’70 ’74 ’78 ’82 ’86 ’90 ’94 ’98 ’2002
信息输 入与模/ 数传输
信 息 处 理
信息输 出与数/ 模转换
信息存储
执 行 器、 显 示 器 等
一般意义上的系统集成芯片
集成电路走向系统芯片
I. SOC是从整个系统的角度出发，把处理机制、模型算法、芯 片结构、各层次电路直至器件的设计紧密结合起来，在单个 芯片上完成整个系统的功能
与国外有做较大的差距！
二、国内外集成电路状况
B
P N
C SiO2
LPCVD二氧化硅淀积
N+
LPCVD 多晶硅
N+
P+
P阱
热氧化SiO2
P+
N型衬底 LPCVD SiO2
二、集成电路国内外发展现状
25
二、国内外集成电路状况
国外发展迅速，公司很多，IBM、JAZZ、MAXIM、Infinen 、Conexant、On Semi、Philips 、Alcatel 、ST、Motorola、 NEC、ADI、Hitachi、AT&T Bell、 SiGe、AMS、NS、TI 、ADI、NXP、ATMEL、三星、TSMC......等公司
针对我国集成电路产业发展水平与国外存在较大差距，难以对构建国家产业 核心竞争力、保障信息安全等形成有力支撑。国家相继出台《集成电路发展推 进纲要》、《集成电路产业发展白皮书（2015版》等相关政策支持集成电路的 发展。
我国信息技术产业发展迎来了新的历史机遇，国家高度重视网络安全与 信息化建设，没有网络安全就没有国家安全，没有信息化就没有现代化。
在国家大力支持下，集成电路取得了长足的进步 ，国内集成电路产业销售突破了3000亿人民币， 2011年-2015年年均增长率达到了23%。为我国 集成电路产业的发展起到了重要的促进作用。
三、集成电路技术发展趋势
29
三、集成电路主要技术与发展趋势
» 支撑集成电路发展的主要技术：
特征尺寸继续等比例缩小 互连技术 SOI与SiGe技术 新材料
半导体材 料中，硅材 料是集成电 路的主要材 料，是发展 的主流。为 满足不同需 求，也发展 其他材料的 器件。
集成电路技术是近50年来发展最快的技术
微电子技术的进步
年份 特征参数
设计规则m 电源电压 VDD(伏）
硅片直径尺寸 （mm） 集成度
DRAM密度（bit)
1959 25 5
5 6
1970-1971 8 5
Si SiO2
扩散区
正胶光刻过程演示
1. 生长SiO2 2. 涂胶 3. 曝光 4. 显影 5. 腐蚀SiO2 6. 去胶
Si
SiO 2未曝光的正胶 已曝光的正胶
离子注入及退火过程演示 高能注入离子
1. 离子注入 2. 退火
Si
SiO2 未经退火的注入区 退火后的注入区
金属化过程演示
E
N
1.金属化层Ⅰ 2.金属化Ⅰ光刻 3.介质 4.介质光刻及平整化 5.金属化层Ⅱ 6.金属化Ⅱ光刻
半导体芯片上的晶体管数目每两年翻两番
存储器容量 60%/年 每三年，翻两番
10 G 1G
100 M 10 M 1M 100 K 10 K 1K 0.1 K
1970
1980
1990
2000 2010
芯片上的晶体管数目 微处理器性能每三年翻两番
1.E+9
1.E+8 1.E+7 1.E+6 1.E +5 1.E+4 1.E+3
“Itanium”:15,950,000
Pentium II: 7,500,000 PowerPC620:6,900,000
i80486DPXPe:e1nn,t2tiu0iu0mm,0P:03r0o,3: 050,5,00m0006,08000P40oP:w1oe,w1r7eP0rCP,06C006010:24,:830,600,000,0000
硅基集成电路 发展的基石
随着器件缩小 致亚50纳米
得以使微电 子产业高速 和持续发展
SiO2无法适应亚50纳米器件的要求
寻求介电常数大的高K材料来替代SiO2
14nm 5nm
21世纪硅集成电路技术的三个主要发展方向
特征尺寸继续等比例缩小（难度越来越大， 成本越来越高！）
集成电路(IC)将发展成为系统芯片(SOC)
倍，Cox增大了倍，因此，IDS缩小倍。门
延迟时间tpd为：
t
pd
VDS CL I DS
CL WLC ox
» 其中VDS、IDS、CL均缩小了倍，所以tpd也缩
小了倍。标志集成电路性能的功耗延迟积
PWtpd则缩小了3倍。
阈值电压不可能缩的太小 源漏耗尽区宽度不可能按比例缩小 电源电压标准的改变会带来很大的不便
新材料技术
栅介质的限制
经验关系: LTox Xj1/3
硅化物
重掺杂多晶硅
SiO2
年份 技术 等效栅氧化层厚度(nm)
对栅介质层的要求
1999 2001 2003 2006 2009 2012 2015 0.18 0.15 0.13 0.10 0.07 0.05 0.02 4—5 2—3 2—3 1.5—2 <1.5 <1.0 <1.0
能带结构的变化
Si BJT
能带变化 SiGe HBT
基区高掺杂条件 下仍然有高的电 子注入效率。
突破了普通Si器件增益、 频率、噪声之间不可调和 的矛盾关系，并附带优异 的负温度系数。
优异的模拟SiGe HBT+CMOS
=SiGe BiCMOS
=高性能模数混合信号电路！
以SiGe典型技术领头羊的IBM公司技术发展图
参数 器件尺寸L, W, tox等
电源电压 掺杂浓度 阈值电压
电流 负载电容 电场强度 门延迟时间
功耗 功耗密度 功耗延迟积
栅电容 面积
集成密度
CE(恒场)律 1/ 1/ 1/ 1/ 1/ 1 1/ 1/2 1 1/3 1/2 2
CV(恒压)律 1/ 1 2 1
1/
集成电路工艺技术发展现状与趋势
张正元
1
目录
一、概述 二、集成电路工艺发展现状
三、集成电路技术发展趋势 四、声光电公司集成电路发展思路
2
一、概述
3
集成电路是信息技术产业的核心，是支撑经济社会发展和保障国家安全的战 略性、基础性和先导性产业。
2015年中国集成电路进口额达14303.4亿元，同比增加7%，出口金额达 4312.6亿元，同比增加15.4%。连续第六年远超过石油成为第一大进口商品。 贸易逆差持续扩大。
三星做存储器是世界第一，线宽做到了16纳米；
台积电和台联电已经能够代加工22纳米，准备建立16纳米 的FOUNDRY线；
IBM、TI、 ADI等美国公司重点在军事上，基本不对外开 放。
二、国内外集成电路状况
国内从事民用产品生产的企业：华虹、NEC等，最细线 宽达到了0.09微米，主要工艺是CMOS、BICMOS工艺。
22nm和45 m已进入大生产 16nm技术也已经开发完成，正在进入大生产，具备大生产的
条件。当然仍有许多开发与研究工作要做，例如IP模块的开 发，为EDA服务的器件模型模拟开发以及基于上述加工工艺的 产品开发等
在7nm 正在研发阶段，最关键的加工工艺—光刻技术还是一 个大问题，尚未解决
CE律和CV律的折中，本世纪初采用的最多 随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起
的各种问题限制了按CV律进一步缩小的规则，电源电压必须降低。 同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压 降低的比例通常小于器件尺寸的缩小比例 器件尺寸将缩小倍，而电源电压则只变为原来的/倍
变：恒定电场规律，简称CE律
等比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容， 提高集成电路的性能
电源电压也要缩小相同的倍数
» 漏源电流方程：
W
I ds Cox s L
VGS VTH VDS VD2S
Cox
0 ox
tox
» 由于VDS、(VGS-VTH)、W、L、tox均缩小了
IC设计与制电造路技(I术C)水的平设的计提思高想， 是 IC规模越不来越同大的，，已它可是以微在一电个子技 芯片上集成术10领8~1域09的个晶一体场管革命。
系统芯片
System On A Chip
将(整简个称系SO统C集) 成在 一个微电子芯片上
电、光、 声、热、 磁力等 外界信 号的采 集—各 种传感 器
1/2
3 1/ 1/2 2
QCE(准恒场)律 1/ / / 2/ 1/ 1/ 3/2 3 2/3 1/2 2
» 氧化扩散 » 光刻 » 离子注入 » 金属化 » LPCVD二氧化硅淀积 » LPCVD多晶硅淀积
扩散过程演示
扩散源
IBM拥有这两项技术，成为其领先同 行制胜的法宝！！
SOI(Silicon-On-Insulator: 绝缘衬底上的硅)技术
完全实现了介质隔离, 彻底消除了体硅CMOS集成电路中 的寄生闩锁效应
速度高 集成密度高 工艺简单 减小了热载流子效应 短沟道效应小,特别适合于小尺寸器件 体效应小、寄生电容小，特别适合于低压器件
GPIO ,etc
第二代 第三代 将来
System On A Chip
集成电路走向系统芯片
IC的速度很高、功耗很小，但由于 PCB板中的连线延时、噪声、可靠 性以及重量等因素的限制，已无法 满足性能日益提高的整机系统的要求
在需求牵引和技术 推动的双重作用下
分
集成电路
立
元
IC
件 系统芯片(SOC)与集成
各位同学选择这个方向既是把握住了社会发展的主流方向，同时也是展 示自己才华的平台，好好努力！
MOSFET的基本结构和图形
n-MOSFET
G
G
p-MOSFET
» 1965年Intel公司的创始人之一Gordon E. Moore预言 集成电路产业的发展规律
集成电路的集成度每三年增长四倍 特征尺寸每三年缩小 2 倍
微电子技术与其它领域相结合将产生新的产 业和新的学科，如：3D集成微系统等
半导体技 术发展路
线图
45
1、集成电路走向系统芯片
集成电路走向系统芯片
卫星 /电缆
解调/纠错
IBM CPU
SOC DRAM
传输 反向多路器
DRAM
DRAM
MPEG解码
声频 接口
视频 接口
Hale Waihona Puke Baidu
STBP
SCI IEEE1284
30 2103
1K
微处理器时钟频 率(Hz)
平均晶体管价格$
10
750K 0.3
2000 0.18 1.5
300 2109
1G
1G 10-6
按此比率下降，小汽车价格不到1美分
比率 140
3
60 3108
106
>103 107
» 1974年由Dennard提出 » 基本指导思想是：保持MOS器件内部电场不
栅介质的限制
Tox
t多晶硅耗尽
+ t栅介质层
+ t量子效应
由多晶硅耗尽效应引起的等效厚度 : t多晶硅耗尽 由量子效应引起的等效厚度: t量子效应
0.～5nm ～ 0.5nm
等效栅介质层的总厚度： Tox > 1nm + t栅介质层 限制：等效栅介质层的总厚度无法小于1nm
栅介质的限制
SiO2（＝3.9） SiO2/Si 界面
» 恒定电压等比例缩小规律(简称CV律)
保持电源电压Vds和阈值电压Vth不变，对其它参数进行等比例缩小 按CV律缩小后对电路性能的提高远不如CE律，而且采用CV律会使
沟道内的电场大大增强
CV律一般只适用于沟道长度大于1m的器件，它不适用于沟道长度 较短的器件。
» 准恒定电场等比例缩小规则，缩写为QCE律
多层金属（如：Ti /TiN、W、CU等）互连 已在0.13um以下技术中使用；同时低介电 常数绝缘材料的使用对提高可靠性也是一 个支撑；
光互连是解决引线变细后带来的线电阻增 大问题的最佳途径。
互连技术与器件特征尺寸的缩小 （资料来源：Solidstate Technology Oct.,1998）
i80386DX:275,000
m68030:273,000
i80286:134,000 m68020:190,000
m68000:68,000 i8086:28,000 M6800:
4,000 i8080:6,000
i4004:2,300
’70 ’74 ’78 ’82 ’86 ’90 ’94 ’98 ’2002
信息输 入与模/ 数传输
信 息 处 理
信息输 出与数/ 模转换
信息存储
执 行 器、 显 示 器 等
一般意义上的系统集成芯片
集成电路走向系统芯片
I. SOC是从整个系统的角度出发，把处理机制、模型算法、芯 片结构、各层次电路直至器件的设计紧密结合起来，在单个 芯片上完成整个系统的功能