JK触发器 D触发器 RS触发器 T触发器 真值表
触发器真值表

任务1触发器电路一、实验目的1、掌握D触发器、JK触发器等基本触发电路的原理与设计2、掌握时序电路的分析与设计的方法3、学习VHDL语言中构造体的不同描述方式的异同二、实验内容1、编写VHDL语言源程序,实现D触发器、JK触发器等基本触发电路2、扩展任务:设计其他如RS触发器,并分析它们相互转化的方法3、通过模拟和仿真,分析和验证各种出发器的逻辑功能及其触发方式三、实验要求1、列写D触发器、JK触发器的真值表2、编写实现D触发器、JK触发器功能的VHDL语言程序3、利用实验装置验证程序正确性,分析触发的方式4、写出完整的实验报告(包括上述图表和程序等)四、实验原理说明1、正边沿触发的D触发器的电路符号如图2-4所示。
从输入输出引脚而言,它有一个数据输入端d,一个时钟输入端clk和一个数据输出端q。
D触发器的真值表如表2-2所示。
从表中可以看出:D触发器的输出端只有在正边沿脉冲过后,输入端d的数据才可以被传递到输出端q。
表1D触发器真值表数据输入端时钟输入端clk 数据输出端qdX 0 不变X 1 不变0 - 01 - 12、带复位和置位功能的JK触发器电路符号如图2-5所示。
JK触发器的输入端有置位输s 复位输入clr,控制输入j和k,时钟输入clk;输出端有数据输出q和反向输出qb。
JK触发器的真值表如表2-3所示。
表2-3JK触发器真值表输入端输出端st clr clk j k Q qb0 1 X X X 1 01 0 X X X 0 10 0 X X X X X1 1 - 0 1 0 11 1 - 1 1 翻转翻转1 1 - 0 0 保持保持1 1 - 1 0 1 01 1 0 X X 保持保持编辑本段真值表定义表征逻辑事件输入和输出之间全部可能状态的表格。
真值表列出命题公式真假值的表。
通常以1表示真,0 表示假。
命题公式的取值由组成命题公式的命题变元的取值和命题联结词决定,命题联结词的真值表给出了真假值的算法。
第5章 触发器

46
47
集成电路JK触发器
边沿型集成JK触发器的常用型号有74LS73、74LS76等。
48
5.4 不同类型触发器的相互转换
主要内容
一种触发器转换为另一种触发器的方法 T和T'触发器 D触发器转换为其它触发器 JK触发器转换为其它触发器
5
表5-1 或非门组成的基本RS触发器的真值表
R 0 0 1 1
S 0 1 0 1
Q 不变 1 0 0*
Q
不变 0 1 0*
触发器状态 保持 置1 置0 不定
6
对于左图,可作同样分 析。这种触发器是以低 电平作为输入有效信号 的,在逻辑符号的输入 端用小圆圈表示低电平 输入信号有效。
7
表5-2 与非门组成的RS触发器的真值表
14
1 1 1 1 1 1
0 0 1 1 1 1
1 1 0 0 1 1
0 1 0 1 0 1
0 0 1 1 1* 1*
根据上述真值表,故有钟控RS触发器的特性方程为:
Q
n 1
S RQ
n
RS 0
钟控RS触发器虽然没有实际的IC产品,但它是D触 发器、JK触发器的基础。
15
5.1.3 RS触发器的应用
30
(2)CP由1变为0,即下降沿到来 时,主触发器保持CP=1期间的最后 输出状态不变并作为从触发器的输 入;同时,从触发器开始工作:由 于主触发器的两个输出始终相反, 故从触发器的输出状态跟随主触发 器的最后输出状态(根据钟控RS触 发器的真值表得到)。故有:
Q Q RS 0
41
实验五集成触发器

Qn=1 说明
且每次测试时都要将
0→1
触发器异步清零或置1。
0 0 1→0
按照右表测试并记录结果。
(c)将J、K触发器
0
接成 T’触发器。
CP接1kHz连续脉冲;
1
通过示波器双踪观察
CP和Q的波形,
1
画图并分析结果。
0→1
1 1→0
0 0→1
1→0
1
0→1
1→0
实验五 触发器
4. 实验内容及要求
(2)测试双D触发器74LS74的逻辑功能。
Q
Q
1J C1 1K J CP K SD
74LSll2双JK触发器引脚排列及逻辑符号
实验五 触发器
实验五 触发器
(3)D触发器
可用作数字信号的寄存、移位寄存、分频和波形发生等。
Q n+1 = D
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q
74LS74
Q
Q
C1 1D
(5)单脉冲发生器实验 (选做) 用74LS74双D型触发器,设计一个单发脉冲发生器的实验线路。要
求将频率为1Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP 脉冲输入。只要手控脉冲送出一个脉冲,该脉冲与手控触发脉冲的时 间长短无关。
实验五 触发器
试问:能实现单发脉冲输出的原理是什么?画出电路的输出时序波形图. 下图是用双JK触发器组成的单发脉冲发生器,以供设计时参考。
实验五 触发器
3. 实验原理 (1)基本RS触发器
Q & R
Q &
S
实验五 触发器
(2)JK触发器
常用作缓冲存储器、移位寄存器和计数器。 Qn+1 = JQn + KQn
实验八 触发器

1 0
1S C1 1R
Q主
1S C1
Q
CLK K
Q主
1R
Q
R主=0
,即Q*= 1 , Q* = 0
5.4 脉冲触发的触发器
④J=1,K=1 若Q=0, Q=1 S主=1,R主=0
在CLK=1时,主 触发器翻转为“1” 即 Q*主= 1 在CLK的 Q*= 1 若Q=1, Q=0 在CLK的
J
1 1
1S C1 1R
Q主
1S C1
Q
CLK K
Q主
1R
Q
,从触发器由“0 ”翻转为“1”,即 S主=0 在CLK=1时,主触 发器翻转为“0”, 即 Q*主= 0 Q*= Q
R主=1
,即Q*= 0, Q* = 1
5.4 脉冲触发的触发器
其功能表如表5.4.2所示 表5.4.2
CLK J
实验八 触发器
实验目的
1、掌握基本RS、JK、T和D触发器的逻辑功能
2、掌握集成触发器的功能和使用方法 3、熟悉触发器之间相互转换的方法
实验原理
触发器概述 定义:能够存储1位二值信号的基本单元电路。 特点:a.具有两个能自行保持的稳定状态,用来 表 示逻辑状态的0和1,或二进制数的0和1 ; b.根据不同的输入信号可以置1或0. 分类: a. 按触发方式:电平触发器、脉冲触发器和边沿 触发器 b. 按逻辑功能方式:SR锁存器、JK触发器、D触 发器、T触发器、T触发器 c. 按结构:基本SR锁存器、同步SR触发器、主 从触发器、维持阻塞触发器、边沿触发器等
Q 1 0 1
× 0 1
1
也称为D锁存器,其特点是 在CLK的有效电平期间输出 状态始终跟随输入状态变化, 即输出与输入状态相同。
实验四触发器

SD
Q SD RD
S R
Q Q
RD
Q
G2 (a) (b)
图2-6-1 基本RS触发器结构(a)和逻辑符号(b)
电气工程与自动化学院
College of Electrical Engineering and Automation
表2-6-1 基本与非RS锁存器真值表
输入端 输出端
SD R D
0 0
电气工程与自动化学院
College of Electrical Engineering and Automation
6.同步三分频电路 (1) 电路如图2-6-10所示,分析此电路的逻辑功能。 (2) 时钟脉冲由实验箱的单次脉冲源提供,记录和的显示情 况,判断是否正确。 (3) 时钟脉冲由实验箱的脉冲信号源提供,频率范围波段开 关拨至1kHz位置,用双踪示波器观察CLK脉冲、和的波形, 记录下来,判断时钟脉冲触发沿、计数状态等是否正确。
电气工程与自动化学院
College of Electrical Engineering and Automation
4、JK触发器转换成T触发器、触发器和D触发器 将JK触发器的J、K两端连在一起,作为T端,就得到T 触发器。如图2-6-4(a)所示,其状态方程为 。 Q n 1 TQ n TQ n T触发器的功能如表 2-6-4所示。
电气工程与自动化学院
College of Electrical Engineering and Automation
Qn
0
1 0 1 0 1
Q n 1
0 1 1 0 1 0 1 1 1 1
电气工程与自动化学院
College of Electrical Engineering and Automation
数字电路(第四章触发器)

同步式触发器——电平触发方式,一般高电平触发; 维持阻塞触发器——边沿触发方式,一般上升沿触发;
边沿触发器——边沿触发方式,一般下降沿触发;
主从触发器——主从触发方式。
14
时钟输入CP: 时钟脉冲输入端,通常输入周期性时钟脉冲。
数据输入端:
又叫控制输入端。四种触发器:SR—S,R;D—D; JK—J,K;T—T。 初态Qn: 可称现态,某个时钟脉冲作用前触发器状态。
38
主从式JK触发器
Q
&1
Q
&2 &4
R'
从触发器
&3
S' Q'
Q'
&5 &7
J
&6
1
CP
主触发器
&8
K
CP
39
主、从触发器都是电平触发的同步式触发器 主从触发器在一个时间脉冲(CP)作用下,工作 过程分两个阶段(双拍工作方式)。
1)CP=1,主触发器接收控制信号J、K,状态反映 在 Q' 和 Q' 上, CP = 0 从触发器被封锁,保持原来状态。 2)在CP下降沿(负跳变时刻),从触发器向主触发器看齐。 负跳变时,主触发器被封锁,保持原状态不变。此时,从 触发器封锁被解除取与主触发器一致的状态。
次态Qn+1:某个时钟作用后触发器的状态。(新状态)
15
描述时钟触发器逻辑功能时,采用四种方式:
功能真值表:(表格形式) 在一定控制输入下,在时钟脉冲作用前后,初态向次态转 化的规律(状态转换真值表) 激励表:(表格形式)
在时钟脉冲作用下,实现一定的状态转换(Qn—Qn+1),应 有怎样的控制输入条件。
数字电路锁存器详解

5.3 门控锁存器
1、门控 RS锁存器 电路结构和工作原理
门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4,由锁存使能信号E控制。
≥1
G4
≥1
G3
E
E = 0 时, G3和G4 被封
锁,Q3和Q4都为 0 ,S、
R端的电平不影响输出,
基本锁存器保持;
E
E = 1 时, G3和G4开放,
S
R Q
Q
不 置1 允 置1 置0
许
置1
保不 持允
许
不 确 定
9
5、与非门组成的基本RS锁存器
Q G1 &
R
Q
&
G2
S
Q
Q
R
S
RS
10
这种触发器的触发信号是低电平有效,因此在逻 辑符号的输入端处有小圆圈。
11
基本锁存器的特点总结
◆有两个互补的输出端,有两个稳定的状态 ◆有复位(Q=0)、置位(Q=1)、保持原状态三种功能 ◆ R为复位输入端,S为置位输入端,可以是低电平有效, 也可以是高电平有效,取决于锁存器的结构 ◆由于反馈线的存在,无论是复位还是置位,有效信号只 需要作用很短的一段时间,即“一触即发”
要求CP高电平期间J、 K的状态保持不变。
CP
Q F主 Q
S CP R
1
&
&
J.
CP
K
1 0
逻辑功能分析 (1)J=1,K=1
设触发器原态为“0”态
翻转为“1”态 状态不变
Q
.
0 1
Q.
1 0
Q F从 Q
S CP R
电工电子技术课后习题答案之五

第9章节后检验题解析第182页检验题解答:1、基本的逻辑运算有“与”运算、“或”运算和“非”运算。
异或门的功能是“相同出0,相异出1”;同或门的功能是“相同出1,相异出0”。
同或门是异或门的反。
2、常用复合门有与非门、或非门、与或非门、同或门、异或门等。
功能略。
3、通常集成电路可分为TTL 和CMOS 两大类,它们使用时注意的事项不同,参看教材。
4、在结构上,OC 门没有图腾结构的TTL 与非门中的T 3和T 4组成的射极跟随器,T 5的集电极是开路的。
图腾结构的TTL 与非门的输出是推挽输出,输出电阻都很小,不允许将两个普遍TTL 门的输出端直接连接在一起。
但是OC 门和输出端可以直接并接在一起,从而可实现“线与”的逻辑功能。
5、普通的TTL 与非门有两个输出状态,即逻辑0或逻辑1,这两个状态都是低阻输出。
三态门除具有这两个状态外,还有高阻输出的第三态,高阻态下三态门的输出端相当于和其它电路断开。
三态门广泛应用在计算机系统中,主要用途是构成数据总线。
6、CMOS 传输门不但可以实现数据的双向传输,经改进后也可以组成单向传输数据的传输门,利用单向传输门还可以构成传送数据的总线,当传输门的控制信号由一个非门的输入和输出来提供时,又可构成一个模拟开关。
7、TTL 门集成与非门多余的输入端可以悬空(但不能带开路长线)、接高电平、并接到一个已被使用的输入端上等。
CMOS 集成门多余不用的输入端不能悬空,应根据需要接地或接高电平。
8、普通TTL 门电路的电源电压应满足5V ±0.5V 的要求;几个输入端引脚可以并联连接。
同一芯片上的CMOS 门,在输入相同时,输出端可以并联使用(目的是增大驱动能力),否则,输出端不允许并联使用。
第193页检验题解答:1、完成下列数制的转换(1)(256)10=(100000000)2=(100)16(2)(B7)16=(10110111)2=(183)10(3)(10110001)2=(B1)16=(261)82、用真值表证明B A B A +=•A BB A • B A + 0 01 1 0 11 1 1 01 1 1 1 0 03、将)(C B C B A B A F ++=写成为最小项表达式。
基本RS触发器

4. 应用
二、主从触发器
每一个CP下降沿,都会使Q的状态变化,Q4Q3Q2Q1代表四 位二进制数,故称该电路为四位二进制计数器。
CP信号频率每经过一个触发器频率减半, Q4输出信号的 频率是输入脉冲的十六分之一,这种频率之间的关系称为“分
频”。Q1是CP信号的二分频,Q4是CP信号的十六分频。
(三)主从JK触发器 1. 逻辑符号
RS
Qn+1
00
Qn
01
1
10
0
11
X
3. 特征方程
Qn1
S
RQn
SR 0
一、基本RS触发器
CP=1: S=0,R=0:Qn+1=Qn S=1,R=0:Qn+1=1 S=0,R=1:Qn+1=0 S=1,R=1:Qn+1= X
约束条件:输入不能同时为1。
4. 同步RS触发器波形图分析
一、基本RS触发器
&
G2
&
CP=1:
1
1
R
S
S=0,R=0:Qn+1=Qn G4
S=1,R=0:Qn+1=1
&
G3
&
1R C1 1S
S=0,R=1:Qn+1=0 R
R CP S S
S=1,R=1:Qn+1=输X入端R、S通过CP非门作
符号:
用于基本RS触发器。 动作特点:P190-191
(三)同步RS触发器 2. 特征表
输入信号:J、K 时钟输入:CP 异步置0、置1:RD、SD
(不受CP限制,低有效) 输出信号:Q、Q
二、主从触发器
数字电子技术基础简明教程第三版

注意
置 0 端 RD 和置 1 端 SD 低电平有效。
禁用 RD = SD = 0。
称约束条件
EXIT
[例] 设下图中触发器初始状态为 0,试相应输入波形 画出 Q 和 Q 旳波波形形。分析举例
RD R
Q RD
SD S
Q SD
保持 置 0保持置 1 初态为 0,故保持为 0。
解:
Q
Q
EXIT
(二)基本 RS 触发器旳两种形式
EXIT
一、基本 RS 触发器 Basic Flip - Flop
(一)由与非门互正构补常输工成出 作旳端时基,, 本 RS 触发器
1. 电路构它造们及旳逻输辑出符号 状态相反。
Q
Q
Q
Q
低电平有效
SR
G1
G2
SD
RD
SD 信号输入端 RD
置1端,也 置0端,也 称置位端。 称复位端。 S 即 Set R 即 Reset
触 CP 上升沿(或下降沿)时刻翻转。
发
这种触发方式称为边沿触发式。
器
EXIT
主从触发器和边沿触发器有何异同?
相
只能在 CP 边沿时刻翻转,所以都克服了
同
处 空翻,可靠性和抗干扰能力强,应用范围广。
电路构造和工作原理不同,所以电路功能 相 不同。为确保电路正常工作,要求主从 JK 触 异 处 发器旳 J 和 K 信号在 CP = 1 期间保持不变;而
Q
Q
Q
Q
1S C1 1R
1D C1
CP D CP
同步 D 触发器功能表
D
CP D Qn+1 ❖ 阐
明
称为 D 功能
触发器练习题

1
S
SD
& d
R
CP 1
S
•9
同步RS 触发器的功能表
CP R S Q Q
0 φφ
保持
1 00
保持
1 01 1 0
1 10 0 1
1 1 1 不确定
逻
辑Q
Q
符 RD R C S SD 号
简化的功能表
§13.1.2#43;1 Qn 1
1
0
0
1
1 不确定
Qn+1 为新状态, Qn 为原状态
学完本章应掌握以下问题:
1. 触发器的输出随输入如何变化?
牢记 R-S、 JK 、D 及T 和T触发器的真值表。 逻辑符号
2. 触发器的输出在何时变化?
上升沿触发还是下降沿触发? 3. 触发器的初始状态如何设定?
RD KC J SD
直接置位端和直接复位端。
不需要掌握触发器的内部电路结构和原理。
•1
# •20
第十三章 触发器 课后习题
•21
13-1 对于基本RS 触发器,若输入波形如下,试分别画出原
态为0 和原态为1 对应时刻的Q 端和Q 端波形 SD
t RD
t
原态为0 原态为1
Q0
1 Q
1 Q
Q0
•22
13-2 试分析图示逻辑电路的功能,说明它是什么类型的触发
器,画出它的逻辑符号。
功能表
RD
CP
S R
Q
Q
#
•24
13-5 在下图所示输入信号激励下,试分别画出TTL主从型 和CMOS边沿型JK 触发器Q 端的波形,(触发器原态为 0)
CP J K
触发器分类描述

它信号端如何连接,比较两种触发器的次态方程 可得到D=T ⊕ Q,转换图如图1-6所示:
T
J
Q
CP
K
Q
图1.5 由JK触发器组成的T触发器
T
=1
D
Q
CP
Q
图1.6 由D触发器组成的T触发器
(5) T’触发器
T’触发器是在每个CP脉冲作用下,都会翻转。对于T触发器,当T=1时,就变成了T’ 触发器。这种触发器非常适合于用作计数触发器。当D=Q时,原D触发器就成了T’ 触 发器,由CP脉冲上升沿触发;而当J=K=1时,原J-K触发器也成了T’ 触发器,由CP脉 冲下降沿触发。用J-K触发器、D触发器构成的 T’ 触发器分别如图1-7(a)、(b)所示。
解 此题信号K的某些跳变与CP脉冲的跳变发生在同一时刻,这是初学者容易感到疑惑的 地方,所以要注意到,画Q次态波形时应看CP脉冲下降沿前一刻的J、K值。画波形时, 从第1个CP脉冲开始分析,看它的下降沿前的J、K为何值,再依据J-K触发器真值表所述 的功能,确定Q的次态,也就是CP脉冲下降沿触发以后Q的新状态。例如图(a)中第1个 CP脉冲下降沿前一刻,J、K同为1,经CP脉冲触发后Q必然翻转,所以在第1个CP脉冲 下降沿后Q由1变为0。这样分析下去,直到最后一个CP脉冲为止。故该题正确的Q端工 作波形如图2-1(b)所示.
两种状态的转换叫“翻转”。
②发. 除器了演基变本而来RS的触T发触器发外器,,其不它光触有发控器制,输如入J信K触号发(J器,,K,DD触,发T器),,还以有及触由发这信两号种,触称
数字电子逻辑 触发器R-S 、J-K、T、D 实验报告

福建农林大学计算机与信息学院信息工程类实验报告系:计算机系专业:计算机科学与技术年级: 07级姓名:学号:实验课程:数字电子技术基础实验室号:___田实验设备号: 9 实验时间: 2008-12-16 指导教师签字:成绩:实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。
2、掌握集成触发器的功能和使用方法。
3、熟悉触发器之间相互转换的方法。
二、实验原理触发器是能够存储1位二进制码的逻辑电路,它有两个互补输出端,其输出状态不仅与输入有关,而且还与原先的输出状态有关。
触发器有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存储器件,是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”,置“1”和保持三种功能。
通常称S为置“1”端,因为S=0时触发器被置“1”;R为置“0”端,因为R=0时触发器被置“0”。
当S=R=1时状态保持,当S=R=0时为不定状态,应当避免这种状态。
基本RS触发器的逻辑符号见图4-1(b),二输入端的边框外侧都画有小圆圈,这是因为置1与置0都是低电平有效。
基本RS触发器也可以用两个“或非门”组成,此时置位为高电平有效。
2、JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。
引脚逻辑图如图4-2所示:图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为:+1nn QnQ+=KQJ其中,J和K是数据输入端,是触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。
Q和Q为两个互补输出端。
通常把Q=0、Q=1的状态定为触发器“0”状态;而把Q=1,Q=0定为“1”状态。
触发器

4.3边沿触发器 基本触发器和同步触发器的触发翻转是被控 制在一段时间间隔之内。这种触发器容易受到干 扰,可能引起电路误动作。 为此,产生了边沿触发器。边沿触发器的触 发翻转是在某一个时刻(时钟脉冲的上升沿或下 降沿)进行。
边沿触发器: 触发方式:边沿触发, 靠时钟脉冲CP上升沿或下降沿触 发。 正边沿触发器:靠CP脉冲上升沿触发。 负边沿触发器:靠CP脉冲下降沿触发。 可提高触发器工作的可靠性,增强抗干扰能力。
4.1 基本触发器 4.1.1 基本RS触发器 基本RS触发器是构成各种功能触发器的最基本 单元,所以称为基本触发器。 图示为两个与非门构成的逻辑电路。我们来 分析输出端Q、W的状态跟输入信号S、R的关系.
(1) 输出函数的逻辑表达式
⎧Q = S ⋅ W ⎪ (4.1.1) ⎨ ⎪W = R ⋅ Q ⎩
当D=1时,CP脉冲上升沿之后,触发器的次态Qn+1=1; D=0时,CP脉冲上升沿之后,触发器的次态Qn+1=0。
所以,同步D触发器的次态 Qn+1仅决定于输入D,而与现 态Qn无关。
4、同步D触发器特性表
同步D触发器特性表
D 0 1
Qn+1 0 1
备注 置0 置1
5、同步D触发器主要特点 1). 时钟电平触发,无约束问题。
2). CP=1期间跟随,CP下降沿到来时锁存。
CP=1期间,输出端Q的状态跟随输入端D变化。D怎么 变,Q就怎么变: 若D变为1,则Q随之变为1(Q变为0); 若D变为0,则Q随之变为0(Q变为1)。 CP下降沿到来时锁存。此后无论D怎么变,Q不再 变——锁存,锁存的内容为CP下降沿瞬间D的值。 若欲使Q重新跟随D,则需要使CP重新为高电平。
⎧Q n +1 = S + RQ n ③特性方程 ⎨ 约束条件 ⎩R + S = 1
数电实验三 RS触发器与集成触发器

3-1(a)3-1(b)实验三 RS 触发器与集成触发器一、实验目的1、掌握触发器的逻辑功能及其测试方法;2、学习触发器简单的典型应用。
二、实验器材1、直流稳压电源、数字逻辑电路实验箱、万用表、示波器;2、74LS00、74LS02、74LS04、74LS74、74LS76(或74LS112)。
三、实验原理1、基本RS 触发器用与非门(74LS00)构成的基本RS 触发器 如图3-1(a )所示,S R 、端为低电平有效; 用或非门(74LS02)构成的基本RS 触发器 如图3-1(b )所示,R 、S 端为高电平有效。
2、集成D 触发器触发器的复位和置位功能:只要L R =,不论其他输入是何种状态, 触发 器的输出立即强制变成H Q =,同时L Q =;只 要L S =,不论其他输入是何种状态触发器的输 出立即强制变成H Q =,同时L Q =。
复位和 置位完成后,必须使H R =和H S =。
3、JK 触发器当CP=0时,R=S=1,触发器维持原状态不变; 当CP=1时,Q K Q J Q n +=+1,即为 J=0,Q=0,Q Q n =+1; J=0,K=1,01=+n Q ; J=1,K=0,11=+n Q ; J=1,K=1,Q Q n =+1;四、实验内容和步骤根据电路图建立实验电路,利用RS 触发器产生脉冲信号接CP 端,分别将二分频电路 的Q0端和四分频电路的Q2端接LED ,每送入一个脉冲,记录下脉冲的序号和Q0端 和Q2端对应的状态变化。
二分频电路至少送入5个脉冲后停止,四分频电路至少送入 9个脉冲后停止。
整理结果,画出CP 脉冲信号和Q0输出信号的波形图。
1、二分频电路 a).PR ——置1端 b).CLR ——置0端c).0100Q D Q Q D n ===+;d).上升沿有效2、四分频电路a). 1111111111Q Q K Q J Q K J n =+===+;b).2121222212122Q Q Q Q Q K Q J Q Q K J n +=+===+;c).下降沿有效五、实验结果 1、二分频电路真值表 波形图2、四分频电路真值表波形图六、思考题1、基本RS 触发器的另一个典型应用是用来消除机械开关的抖动现象,如图所示,在不接入RS 触发器时,开关在ON/OFF 时由于触点的震动会产生信号的扰乱现象。
数电模拟卷

题目部分,(卷面共有100题,122.0分,各大题标有题量和总分)一、单项选择题(80小题,共102.0分)1.(1分)请选择正确的T 触发器特性方程式。
A 、1n n n n n Q T Q T Q +=+B 、1n n n n n n n nn n n n n n n n T Q T Q T Q T Q Q T Q T Q T T Q +++=++C 、1n n n n n Q T Q T Q +=+D 、1n n n n Q T T Q +=+2.(1分)请选择正确的RS 触发器特性方程式。
A 、1n n n n Q S R Q +=+B 、1n n n n Q S R Q +=+C 、1n n n n Q S R Q +=+ (约束条件为0n n R S =)D 、1n n n n Q S R Q +=+3.(1分)请选择正确的JK 触发器特性方程式。
A 、1n n n n n Q J Q K Q +=+B 、1n n n n n Q J Q K Q +=+C 、1n n n n n Q J Q K Q +=+D 、1n n n n n Q J Q K Q +=+4.(1分)请选择正确的D 、T 、T ´触发器真值表。
TA. TDTTDTT5.(1分)请选择正确的JK触发器真值表。
1 0 1 11 n QB 6.(1分)由2个“或非”门组成的基本RS 触发器如图所示,分析其输出与输入的逻辑关系,请选择正确的真值表。
d Sd R Q 00 保持 01 0 10 1 11 0d Sd R Q 00 保持 01 0 10 1 1 1 0(不定)7.(1分)A 、B 为逻辑门的2个端入端,Y 为输出。
A 、B 和Y 的波形如图所示,则该门电路执行的是( )逻辑操作。
A 、与B 、与非C 、或D 、或非8.(1分)由CMOS 门构成的电路如图所示,请写出输出Q (或Q n+1)的表达式。