TTL与三态门(第六讲)2014

合集下载

实验一 TTL、三态门电路参数测试(实验内容)_2013.04

现代数字电子技术基础实验
实验一 TTL 和三态门电路参数测试
杭州电子科技大学
电工电子实验中心
一、实验所用器件型号及管脚排列
VCC
14
4A
13
4B
12 &O &O
4Y
11
3A
10
3B
9 &O &O
3Y
8
VCC
14
4E
13
4A
12
1
EN EN
4Y
11
3E
10
3A
9
1
EN EN
3Y
8
1
1
1
2
3
4
5
6
7
0 1 0 1
4.用2输入与非门（74LS00）实现三人参加的
表决电路。
VoL 0 VI(V) VoFF VTH VoN Vo(V) VoH
90%*VoH
高电平噪声容限NH。
3、三态门功能测试
选用型号为74LS126的集
成电路，参考其引脚排列及逻辑符号，按右边电路图测试高阻状态，将实验结果填入下表。
输入
输出Y(接上拉电阻)
输出Y（接下拉电阻）
E
A
Y
0 1
10K
&
V V
VI VO
0
0.3
0.5
0.85
0.9
0.95
1.0
1.05
1.1
1.15
1.2
1.3
1.4
1.5
TTL与非门参数测试
调节电位器,测出相应的输出电压,在坐标纸上画出电压传输特性
曲线,并在曲线中求得以下参数: 输出高电平VOH, 关门电平VOFF, 阈值电压VTH, 输出低电压VOL, 开门电平VON, 低电平噪声容限VNL,

TTL逻辑门电路

TTL逻辑门电路原文TTL逻辑门电路以双极型半导体管为基本元件，集成在一块硅片上，并具有一定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。

计算机/外设下面首先讨论基本的BJT反相器的开关速度不高的原因，再讨论改进的TTL反相器和TTL逻辑门电路。

一、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存进和消散需要一定的时间。

考虑到负载电容CL的影响后基本反相器将成为如下图所示的电路。

图中CL包含了门电路之间的接线电容以及门电路的输进电容。

当反相器输出电压vO由低向高过渡时，电路由VCC通过Rc对CL充电。

当vO由高向低过渡时，CL又将通过BJT放电。

这样，CL的充、放电过程均需经历一定的时间，这必然会增加输出电压vO 波形的上升时间和下降时间。

特别是CL充电回路的时间常数RcCL较大时，vO 上升较慢，即增加了上升时间。

基于器件内部和负载电容的影响，导致基本BJT反相器的开关速度不高。

寻求更为实用的TTL电路结构，是下面所要讨论的题目。

二、TTL反相器的基本电路由前面的分析已知，带电阻负载的BJT反相器，其动态性能不理想。

在保持逻辑功能不变的条件下，可以另外增加若干元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。

这需改变反相器输进电路和输出电路的结构，以形成TTL反相器的基本电路。

下图就是一个TTL反相器的基本电路。

该电路由三部分组成：由三极管T1组成电路的输进级；由T3、T4和二极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输进信号vI2转换为互补的双端输出信号vI3和vI4，以驱动T3和T4。

1.TTL反相器的工作原理这里主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。

(1)当输进为高电平，如vI=3.6V时，电源VCC通过Rbl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如vO=0.2V。

详解TTL电路

详解TTL门电路一、什么是TTL门电路TTL 是一种集成电路，通过使用双极性晶体管组合来做到具有驱动能力的逻辑输出。

TTL 最重要的特性是门的输入在未连接时将为逻辑高电平。

在硬件电路中，会用到逻辑门这样的数字器件，对于这样的数字器件，从内部工艺结构来份的话主要有两个大的分支：一个是晶体管构成的，另一个是场效应管构成的。

而晶体管构成的门电路，被称为TTL门电路。

二、TTL电路工作原理TTL门电路也分很多种，比如说非门、与非门、或非门、与或非门以及OC输出的与非门。

虽然种类多，但是基本的工作原理都是类似的。

以常用的与非门电路为例对其工作原理进行介绍。

图 1 非门的TTL电路从图1中可以看出非门电路是由Q1输入级、Q2中间级以及Q3、Q4输出级组成。

1、输入级：Q1从结构上把它看成由二极管构成的，两个二极管的P结背靠背，N结分别连接输入和Q2的基极。

2、中间级：由三极管Q2和电阻R2、R4组成。

在电路的开通过程中利用Q2的放大作用，为输出管Q3和Q4提供较大的基极电流，加速了输出管的导通。

所以，中间级的作用是提高输出管的开通速度，改善电路的性能。

3、输出级：由三极管Q3、Q4、二极管D1和电阻R3组成。

从图中可以看出，输出级由三极管Q4实现逻辑非的运算。

但在输出级电路中用三极管Q3、二极管D1和R3组成的有源负载来使输出级具有较强的负载能力。

其中D1可以起到三极管be反向击穿的保护作用。

工作原理：1、当输入端Input为逻辑低电平时，电流流经R1至Input，Q1晶体管导通，此时Vb(Q2)的电压小于Vbe导通电压0.7V，Q2晶体管截止。

此时由于R2与R4的存在，使Q3导通、Q4截止，在Out上输出高电平。

由图1中输出结构可知，此时输出高电平电压将为：Vout=Vcc−Vce−V D1≈Vcc-1V。

2、当输入端Input为逻辑高电平时，Q1晶体管截止，此时电流流经R1和Q1的PN结，流向Q2的基极，Q2晶体管导通。

实验三、TTL集电极开路门与三态输出门的应用

实验三、TTL集电极开路门与三态输出门的应用一、实验目的1、掌握TTL集电极开路门（OC门）的逻辑功能及应用。

R对集电极开路门的影响。

2、了解集电极负载电阻L3、掌握TTL三态输出门（TSL门）的逻辑功能及应用。

二、仪器和用具OL iH I —负载门高电平输入电流（<50uA ） iL I —负载门低电平输入电流（<1.6mA ）C E —L R 外接电源电压n —OC 门个数 N —负载门个数m —接入电路的负载门输入端总个数L R 值须小于max L R ，否则OH U 将下降，L R 值须大于min L R ，否则L R OL U 将上升，又由于LR 的大小会影响输出波形的边沿时间，在工作速度较高时，L R 应尽量选取接近min L R . 2. TTL 三态输出门（TSL 门）TTL 三态输出门是一种特殊的门电路，它与普通的TTL 门电路结构不同，它的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态），还有第三种输出状态—高阻状态，处于高阻状态时，电路与负载之间相当于开路。

图2.3－4是三态输出四总线缓冲器的逻辑符号，它有一个控制端（又称禁止端或使能端）E ，E ＝0为正常工作状态，实现Y=A 的逻辑功能；E =1为禁止状态，输出Y 呈高阻状态。

这种在控制端加低电平电路才能正常工作的工作方式称低电平使能。

三态输出门按逻辑功能及控制方式分有各种不同的类型，在实验中所用的三态门的型号是74LS125，引脚图如图2.3－5所示。

三态电路主要用途之一是实现总线传输，即用一个传输通道以选通方式传送多路信息。

图3－6所示，电路把若干个三态TTL 电路输出端直接连接在一起构成三态门总线，使用时，要求只有需要传输信息的三态控制端处于使能态，其余各门都处于禁止状态。

四、实验内容1. TTL 集电极开路与非门74LS03负载电阻L R 的确定用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平用两个集电极开路与非门“线与”使用驱动一个TTL 非门，负载电阻由一个200Ω电阻和一个470k Ω电位器串接而成，取C E ＝5V ，OH U ＝3.6V ，OL U ＝0.3V ，OL U 按图3－7连接实验345TitleNum berSize B Date:13-Dec-2003File :F:\T UXIN G\ZSW.ddbYA123443211413121110981234567E3CCU +A 1E1地Y1E2A 2Y2Y3Y4E4A3A4图2.3-4 图2.3-5E321DCBA1413121110981234567ABCD6543TitleNum ber RevisionSize 数据总线nA nE 1E CCU +1A 2A .. .2E 地图2.3-6 图2.3-774LS 04电路，接通电源，用逻辑开关改变两个OC 门的输入状态，先使OC 门“线与”输出高电平，调节P R 使OH U ＝3.5V ，测得此时的L R 即为max L R ，再使电路输出低电平OL U ＝0.3V ，测得此时的L R 即为min L R ，图2.3－8所示。

数字逻辑课件——TTL集电极开路的门和三态门

控制端信号EN1，EN2和EN3。
当EN1 = 1而其余为0时，门G2和G3呈高阻，信号A1的非送到了总线Y上；
1
0
0
图2-2-23 用三态非门构成单向总线
15
当仅有EN2 = 1时，信号A2的非送到了总线Y上；
当仅有EN3 = 1时，信号A3的非送到了总线Y上。
这样，就实现了信号A1，A2，A3向总线Y的分时传送。见表2-2-3所示，
与非门1：
i
功耗
T4热击穿
与非门2：UOL
不允许输出直接“短
接”
2
（1）输出电平既非“1”（3.6V），也非“0”（0.3V），而是两者之间的某一值，导致逻辑混乱。（2）导致输出级电流远大于正常值，导致功耗剧增，可能烧毁管子。两种允许输出端连接在一起的TTL电路。（一）集电极开路门电路—OC门(Open-Collector Gate) 集电极开路与非门的电路结构与逻辑符号示于图2-2-19。它
而当两个门的输出端连在一起，只要其中有一个输出低电平（即VT5和VT’5中至少有一个饱和），总的输出Y就是低电平；
7
只有当两个门都输出高电平（即VT5和 VT’5都截止）时，总的输出Y才是高电平，这相当于“与”逻辑关系：
Y Y1 Y2 A1B1 A2B2
8
由于这个“与”关系是通过将输出线Y1和Y2短接实现的，
27
VD3的作用：VD3经过VT2为VT4提供了一个低电阻放电回路，使
VT4更快地截止，有利于缩短传输延迟时间。
VD4的作用：Y由高变低时，VD4经 VT2c、VT5b为CL提供另一条放电回路，既加快了CL的放电速度，又为VT5增加了基极驱动电流，加快了VT5的导通。

数电实验二 TTL集电极开路门与三态门的应用

实验内容一：三态门的应用
示波器观察数据总线，并记录后四种情况下的输出波形，注意画出坐标系，标明周期和幅值。 1 当四个控制端都为高电平时，记录指示灯的状态 2 当1脚为低电平，其余为高电平 3 当4脚为低电平，其余为高电平 4 当10脚为低电平，其余为高电平 5 当13脚为低电平，其余为高电平注意：同一时刻，四个控制端只能有一个低电平
芯片引脚图
实验内容一：三态门的应用
三态输出的四总线缓冲器
实验内容一：三态门的应用
74LS125（三态输出四பைடு நூலகம்线缓冲器）： 14脚接5伏电源，7脚接地； 1、4、10、13脚分别逻辑电平开关上； 3、6、8、11脚接在一起作为数据总线，并接到电平指示灯； 2脚接10KHZ的数字脉冲信号(由CH1提供，高电平5V，低电平0V)，5脚接5伏，9脚接地，12脚接500HZ的数字脉冲信号(由CH2 提供，高电平3V，低电平0V)
数电实验二
TTL集电极开路门与三态门的应用
实验目的
1 学会三态门的逻辑功能的测试方法及其应用 2 学会TTL集电极开路门电路的逻辑功能测试方法及其应用
实验器件
电子技术实验台万用表示波器信号源 74LS03:四-二输入与非门，OC门 1片 74LS125:三态输出四总线缓冲器 1片
实验内容二：集电极开路门的应用
集电极开路门应用于信号源电平的转换
实验内容二：集电极开路门的应用
74LS03（四二输入与非门，OC门）： 14脚接5伏电源，7脚接地； 1，2脚同时接1KHZ的数字脉冲信号； 3，4，5脚相连，3脚再通过2KΩ的上拉电阻接5 伏 6脚通过2KΩ的上拉电阻接12伏示波器双踪同时观察2，3脚波形，记录下来，注意相位关系和幅度大小示波器双踪同时观察3，6脚波形，记录下来，注意相位关系和幅度大小

三态门的概念

三态门的概念
三态门是电子学中涉及到的非常重要的基础概念，即三种开、关状态的电路形状。

它会产生三种电平输出：1或0，对或错，开或关。

换句话说，三态门能够转
换一组1或0的输入，并产生不同的输出。

三态门的基本原理是将两个开关或多个开关通过电路相互联接，可以实现继电器开关的控制。

与延时开关和脉冲开关相比，三态门具有能够更好地控制输入信号，以及实现更加复杂电子电路和系统的优点。

三态门运算符（TFO）是一种广泛应用的模型，它通过为电路中的每个元素提供激活信号，来模拟这个电路的行为。

最常用的三态门运算符是NAND，NOR和
可控矩阵，它们能够与其他电路元件相结合，提高电路的可靠性和可拓展性。

最著名的三态门应用之一是半导体芯片中的置换门（TTL）和可控置换门（CMOS）。

TTL元件是门与门之间的逻辑连接，它们可以实现数据的循环储存、数据的移位及其他各种操作。

CMOS元件和TTL及延时门元件类似，可用于实现
微处理器、复杂电路和电子设备的编程控制等功能。

三态门可以被用来实现高性能的控制系统和网络安全，它不仅可以为电子系统提供高效信号传输能力，而且可以在各个网络层面提供有效的数据保护。

三态门可以用来实现网络控制和数据传输安全，是多种技术的重要组成部分，并且常常被用来生成高度安全的网络设置。

通俗来讲，三态门具有对电子设备，特别是半导体芯片及微控制器应用中十分重要的作用，尤其它具有更多的控制状态，可以实现更复杂的逻辑功能，更好的控制信号灵活性。

它能够提供一个坚实的基础，实现更先进的电子系统设计，为复杂电子技术的发展提供支持。

TTL逻辑门电路

TTL逻辑门电路TTL逻辑门电路以双极型半导体管为基本元件，集成在⼀块硅⽚上，并具有⼀定的逻辑功能的电路称为双极型逻辑集成电路，简称TTL逻辑门电路。

下⾯⾸先讨论基本的BJT反相器的开关速度不⾼的原因，再讨论改进的TTL反相器和TTL逻辑门电路。

⼀、基本的BJT反相器的动态性能BJT开关速度受到限制的原因主要是由于BJT基区内存储电荷的影响，电荷的存⼊和消散需要⼀定的时间。

考虑到负载电容C L的影响后基本反相器将成为如下图所⽰的电路。

图中C L包含了门电路之间的接线电容以及门电路的输⼊电容。

当反相器输出电压v O由低向⾼过渡时，电路由V CC通过R c对C L充电。

当v O由⾼向低过渡时，C L⼜将通过BJT放电。

这样，C L的充、放电过程均需经历⼀定的时间，这必然会增加输出电压v O波形的上升时间和下降时间。

特别是C L充电回路的时间常数R c C L较⼤时，v O上升较慢，即增加了上升时间。

基于器件内部和负载电容的影响，导致基本BJT反相器的开关速度不⾼。

寻求更为实⽤的TTL电路结构，是下⾯所要讨论的问题。

⼆、TTL反相器的基本电路由前⾯的分析已知，带电阻负载的BJT反相器，其动态性能不理想。

在保持逻辑功能不变的前提下，可以另外增加若⼲元器以改善其动态性能，如减少由于BJT基区电荷存储效应和负载电容所引起的时延。

这需改变反相器输⼊电路和输出电路的结构，以形成TTL 反相器的基本电路。

下图就是⼀个TTL反相器的基本电路。

该电路由三部分组成：由三极管T1组成电路的输⼊级；由T3、T4和⼆极管D组成输出级；由T2组成的中间级作为输出级的驱动电路，将T2的单端输⼊信号v I2转换为互补的双端输出信号v I3和v I4，以驱动T3和T4。

1.TTL反相器的⼯作原理这⾥主要分析TTL反相器的逻辑关系,并估算电路中有关各点的电压，以得到简单的定量概念。

（1）当输⼊为⾼电平，如v I＝3.6V时，电源V CC通过R bl和T1的集电结向T2、T3提供基极电流，使T2、T3饱和，输出为低电平，如v O＝0.2V。

三态输出TTL门(TS门)

②由于是射极输出，可实现“线或”功能。
A 1 B
C 1 D
ห้องสมุดไป่ตู้
Y1 Y1=A+B+C+D
Y2 Y2=A+B+C+D
11
注：
0V -0.8V
P1
-0.8V
-1.6V
P2
P3
P=P1+P2+P3
12
例3 写出下图所示ECL电路的输出表达式 F1 、 F2 和 F3 。
解：ECL电路的输 A
B
≥1
F1
出端可以并联，实
F
1
EN
解：当B=0时，F=A；当B=1时，F=A 。所以，F=AB+AB
B
0A 1A
F的卡诺图
5
例2 如下图所示电路、及其输入信号的波形，试
画出输出信号P和G的电压波形并写出P的逻辑表
达式。
A
&G
A
B
C
EN
B
&
PC
D
解：当C=0时，P=D；
D
当C=1时，P=AB+D 。 G
所以，P=ABC+D
VDD
(2)UIH=VDD
UOL 0
T1 、T2 构成一种推拉式输出。故输出端不能并接实现“线与”功能。
21
3.电压传输特性和电流转移特性
uO
VD A B C
D
iD
CD
D UTP EF
O
UTN UT
VDD uI
(a)电压传输特性
AB
EF
O
uI
（b）电流转移特性
图3.4.2 电压传输特性和电流转移特性

三态门电路

什么是三态门信号三态信号（Tri-State或T/S），它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。

具备这三种状态的器件就叫做三态门。

一般门与其它电路的连接，无非是两种状态，1或者0，在比较复杂的系统中，为了能在一条传输线上传送不同部件的信号，研制了相应的逻辑器件称为三态门，三态门除了有这两种状态以外还有一个高阻态，就是高阻抗，相当于该门和它连接的电路处于断开的状态。

（因为实际电路中你不可能去断开它，所以设置这样一个状态使它处于断开状态）。

三态门是一种扩展逻辑功能的输出级，也是一种控制开关，主要是用于总线的连接，因为总线只允许同时只有一个使用者。

通常在数据总线上接有多个器件，每个器件通过CS之类的信号选通,如器件没有选通的话它就处于高阻态，相当于没有接在总线上，不影响其它器件的工作。

只有被选通的设备获得总线使用权的设备才能驱动信号，而没有获得总线使用权的设备则不能够驱动信号。

为了防止总线上各个设备之间的冲突，那些接在总线上设备需要先将输出信号置为三态，相当于总线断开，避免与总线上的其它设备发生冲突。

这种输出端口便是带三态的输出端口。

持续三态信号（Sustained Tri-State或s/t/s，或称STS)，是一个低电平有效的三态信号，在某一时刻有一个且只可能有一个设备驱动，驱动这个信号为低的设备在它释放对这个信号控制之前（也即是使这个信号浮空）必须驱动这个信号为高电平并至少维持这个高电平一个时钟周期。

新的设备只有在原先拥有这个信号的设备释放对这个信号控制之后才可以驱动这个信号。

s/t/s的信号需要上拉电阻，以使没有任何设备驱动他时，保持一个无效电平，即高电平。

这个上拉电阻由主控制设备提供。

三态逻辑与非门三态逻辑与非门如下图所示。

这个电路实际上是由两个与非门加上一个二极管D2组成。

虚线右半部分是一个带有源泄放电路的与非门，称为数据传输部分，T5管的u I1、u I2称为数据输入端。

TTL或非门、集电极开路门和三态门电路

1.TTL或非门图4.4.6(a)表示TTL或非门的逻辑电路，图(b)是它的逻辑符号。

或非逻辑功能是对TTL与非门（图4.4.3）的结构改进而来，即用两个BJT管T2A和T2B代替T2。

若两输入端中有一个为高电平，则T2A和T2B均将截止，i B3=0，输出为高电平。

若A、B两输入端中有一个为高电平，则T2A或T2B将饱和，导致i B3＞0，i B3便使T3饱和，输出为低电平。

这就实现了或非功能。

即L=A+B=A·B。

这个式子表明，图4.4.6(a)就正逻辑而言是或非门。

图4.4.6 TTL或非门(a)电路图(b)逻辑符号2. 集电极开路门（OC门）所谓集电极开路是指TTL与非门电路的推拉式输出级中，删去电压跟随器，如图4.4.7(a)所示。

为了实现线与的逻辑功能，可将多个门电路输出管T3的集电极至电源V CC之间，加一公共的上拉电阻R P，如图4.4.7(a)所示。

为了简明起见，图中以两个集电极开路门并联为例。

图(c)为其逻辑符号，其中图标“”表示集电极开路之意。

图4.4.7集电极开路(OC)门(a)OC门的输出级(b)由构成的线与逻辑原理图(c)逻辑符号3.三态与非门（TSL门）三态与非门的输出除了具有一般与非门的两种状态，即输出电阻较小的高、低电平状态外，还具有高输出电阻的第三状态，称为高阻态，又称为禁止态。

一个简单的TSL门的电路如图4.4.8(a)所示，图(b)是它的逻辑符号。

其中CS为片选信号输入端，A、B为数据输入端。

图4.4.8三态与非门电路(a)电路图(b)逻辑符号当CS=1时，TSL门电路中的T5处于倒置放大状态，T6饱和，T7截止，即其集电极相当于开路。

此时输出与输入的逻辑关系与一般与非门相同。

这种状态成为TSL的工作状态。

但当CS=0时，T7导通，使T4的基极钳制于低电平。

同时由于低电平的信号送到T1的输入端，迫使T2和T3截止。

这样T3和T4均截止，门的输出端L出现开路，既不是低电平，又不是高电平，这就是第三工作状态。

ttl三态门结构 -回复

ttl三态门结构-回复什么是TTL三态门结构？TTL（Transistor-Transistor Logic）三态门结构是一种数字电路设计中常用的逻辑门结构。

逻辑门是数字电路的基本构建单元，用于实现各种逻辑功能。

TTL三态门结构相比于其他传统的门结构具有更强大的功能和更灵活的应用。

TTL三态门结构的基本组成元件是三态门。

三态门是一种使门的输出处于三个不同状态的设备，即低电平、高电平和高阻态。

三态门一般由两个双极晶体管（bipolar junction transistor，BJT）和一个开关构成。

首先，让我们来了解一下TTL三态门的逻辑功能。

TTL三态门可以实现与门、或门、非门等多种逻辑操作。

其实现的原理是通过两个输入信号和一个控制信号进行控制，确定输出信号的状态。

当控制信号为低电平时，输出信号等于与门输入信号的逻辑与结果；当控制信号为高电平时，输出信号等于与门输入信号与非门输入信号的逻辑与结果；当控制信号为高阻态时，输出信号为高阻态，即输出开路。

然后，来介绍一下TTL三态门的基本结构。

TTL三态门由一个与门（AND Gate）和一个非门（NOT Gate）组成。

与门接受两个输入信号A和B，输出信号为AB；非门接受一个输入信号C，输出信号为C'。

输出信号通过一个三态开关进行控制，该三态开关由一个双极晶体管和一个逻辑门构成。

三态开关的输入端接受控制信号D，具体控制信号的电平决定输出信号的状态。

接下来，我们详细阐述一下TTL三态门的工作原理。

当控制信号D为高电平时，三态开关为导通状态，其输出为与门与非门的输出结果AB·C'。

当控制信号D为低电平时，三态开关为关断状态，其输出为高阻态。

当控制信号D为高阻态时，三态开关为开路状态，输出信号也为高阻态。

此外，TTL三态门还具有一些优势和应用特点。

首先，TTL三态门结构的输入和输出端口均采用终端电阻，使得其更易于实现多个数字电路的级联。

三态输出TTL门

三态输出TTL门OC门虽能实现多个门的输出并联使用，但由于在电源与门的输出之间串入了较大的电阻，因此OC门的负载力量及工作速度都有所降低。

⑴用高阻抗状态实现多个TTL门输出端并接TTL与非门电路的V3和V4构成推拉式输出级。

当输入数字信号，与非门处于正常工作状态时，V3和V4同时处于截止状态，这就意味着两个开关同时断开，既不与电源VCC相连，也不与地相连，这时的TTL门具有高阻抗状态。

明显允许这样的门电路输出并接。

这是从寻求新状态来解决门的并联使用问题。

它较之OC门更简洁、工作速度高、负载力量强。

在数字系统和计算机中都采纳了这种方法。

⑴TTL三态门的实现要使V3 与V4同时处于截止，即要求V3 与V4的基极同时加低电平。

也就是与非门的输入端若有一个为低电平，则V4必定截止；但是按原来电路结构却又必定使V3导通，达不到同时截止的要求。

若能将V4基极也同接于低电平，V3与V4同时截止就能实现。

图1（a）所示三态门电路即为这样的结构。

图中E为掌握端，A、B为数据输入端。

图1 三态门(a)电路结构；（b）高电平使能三态门符号；（c）低电平使能三态门符号。

在这个电路中，V3基极经二极管VD连到E端。

当掌握端E＝0时，V2和V4截止。

同时，二极管VD正偏导通，将V3的基极钳位在低电平，使V3也处于截止状态，从而实现了V3和V4同时截止。

输入端E为使能掌握端，E＝0时与非门处于高阻状态。

此门的输出除高电平、低电平之外，还有一个高阻状态，故称为三态输出（three state简称TS）门。

图1（a）电路在E＝1时为与非门的工作状态，所以称为掌握端高电平有效（使能），其符号如图1（b）；也可以设计为低电平有效的状况，其符号如图1（c）所示，高电平掌握的三态与非门的真值表如下高电平使能的三态与非门真值表EABYxx高阻11111111三态的符号是在一般门符号输出端的框内加上“⑴”。

图1中符号内的“EN”表示“使能关联”掌握端，若后有标号（ENm）则表示只对于标号m的相应端点有使能关系。

TTL与三态门(第六讲)2014

31
VCC (IOL NI IL )R C USL
R C min VCC USL I OL NI IL
R C min R C R C max
32
负载电阻RL和电源 UCC可以根据情况选择
如RL用继电器线圈（J）替代，可以实现对其它电路的控制。 +12V J &
220V
34

R1
+5VR4ຫໍສະໝຸດ EA BE

D

R2

T1
T2
T3
T4

R5

L
T5
E---控制端
R3
35
截止 0 1 E

R1 D

+5V
R4
E
A B
R2

T1
T2
T3
T4

R5

L
T5
L AB
R3
36
导通 1 0 E

截止

R1 D

+5V
R4
E
A B
R2

T1
T2
T3
高阻态
10
前后级之间电流的联系
&
&
11
前级输出为高电平时

+5V
R4
+5V 反偏
R1
R2 T3

T4

R5
T1
前级流出电流IOH（拉电流），后级流入电流 IIH(≤50μA )
前级
后级
12
前级输出为低电平时

第六讲 TTL与非门电路ppt课件

图
R3、R6、V6构成V5的有源泄放回路。当V2由导通变为截止后，V5不能立即脱离饱和状态，由于V6在一段时间内仍处于导通，就为V5的基极电流提供了泄放回路，加快了V5的截止过程。当V2由截止变为导通时，由于R3和R6的存在，所以 V5先于V6导通，V2发射极电流几乎全部注入V5的基极，因而加速了V5的导通过程。而在稳态下，由于 V6导通后的分流作用，减少了V5的基极电流，从而减轻了V5的饱和程度，有利于缩短V5的关闭时间。
（二）输入负载特性
LSTTL与非门输入端负载特性 a）测试图 b）负载特性曲线
*（三）输出负载特性
1．输出高电平、带拉电流负载时的输出特性
LSTTL与非门输出高电平时的输出特性 a）测试图 b）输出高电平时的特性曲线
2．输出低电平、带灌电流负载时的输出特性
LSTTL与非门输入为高电平时的输出特性 a）测试图 b）输出低电平特性曲线
一、TTL与非门电路
钳位二极管输入级
有源泄放回路中间倒相级输出级与非门 74LS00 a）电路图 b）引脚图
TTL与非门主要由输入级、中间倒相级和输出级三部分组成。输入级由二极管VD1、VD2、VD3、VD4和电阻R1组成。输入级用以实现与功能。中间倒相级由三极管பைடு நூலகம்2、V6和电阻R2、R3、R6组成。输出级由VD5、VD6、 V3、V4、V5和R4、R5组成。下面分两种情况讨论与非门的工作原理：（1）输入端有一个或数个低电平；（2）输入端都为高电平。
图
VD5提供了V4由饱和到截止的泄放回路； VD6提供了输出端Y由高电平转变到低电平时电荷的泄放回路。
图
二、TTL与非门的主要外部特性（一）电压传输特性