数电课程设计 数字电子钟

数字电子技术课程设计

数字电子钟

指导老师：

小组成员：

目录

摘要 (3)

第一节系统概述 (4)

第二节单元电路设计与分析 (6)

第三节电路的总体设计与调试 (11)

第四节设计总结 (13)

附录部分芯片功能参数表 (14)

参考文献 (17)

摘要

数字钟是一个将“时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。

本设计中的数字时钟采用数字电路实现对“时”、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时的功能。

在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。

实验证明该设计电路基本上能够符合设计要求！

关键词振荡器、计数器、译码显示器、Multisim

第一节系统概述

数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。

1.1实验目的

1).掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；

2).进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；

3).提高电路布局﹑布线及检查和排除故障的能力；

4).培养书写综合实验报告的能力。

1.2 主要内容

熟悉Multisim10.0仿真软件的应用；设计一个具有显示、校时、整点报时和定时功能的数字时钟,.能独立完成整个系统的设计；用Multisim10.0仿真实现数字时钟的功能。

1.3 系统设计思路与总体方案

数字时钟基本原理的逻辑框图如下所示：

系统方框图1

由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。

第二节单元电路设计与分析

由图1的系统图知其由振荡器、分频器、计数器、译码器、校正电路组成。

2.1振荡器

2.1.1

秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。

在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图2所示；

接通电源后，电容C1被充电，v

C 上升，当v

C

上升到大于2/3V

CC

时，触发器

被复位，放电管T导通，此时v

0为低电平，电容C1通过R

2

和T放电，使v

C

下降。

当v

C 下降到小于1/3V

CC

时，触发器被置位，v

翻转为高电平。电容器C1放电结束,

所需的时间为：

当C1放电结束时，T截止，V

CC 将通过R

1

、R

2

向电容器C1充电，v

C

由1/3V

CC

上升到2/3V

CC

所需的时为：

当v

C 上升到2/3V

CC

时，触发器又被复位发生翻转，如此周而复始，在输

出端就得到一个周期性的方波，其频率为

。

本设计中，由电路图和f的公式可以算出，微调R3=60k左右，其输出的频率为f=1000Hz.

2 .2 分频器

分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1000Hz的高音频信号和500Hz的低音频信号等。

本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74LS90来构成的3级1/10分频。

其电路图如下图4所示:

图4

从图4可以看出，由振荡器的1000Hz高频信号从U1的14端输入，经过3片74LS90的三级1/10分频，就能从U3的11端输出得到标准的秒脉冲信号。相应的如果输入的是100KHz时，就需要5片进行5级分频，电路图画法和上图4一样，同理依次类推。

2.3计数器

由图1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要6片中规模计数器；其中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均用74LS90来实现：

2.3.1 六十进制计数器

“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图5所示，是采用两片中规模集成电路74LS90串接起来构成的“秒”，“分”计数器。