计算机组成原理复习

第一章计算机系统概论电子计算机分两类：电子模拟计算机、电子数字计算机五代变化：电子管计算机、晶体管计算机、中小规模集成电路计算机、大规模和超大规模集成电路计算机：微型计算机、巨大规模集成电路计算机：单片机五级层次：微程序设计级、机器语言级、操作系统级、汇编语言级、高级语言级冯·诺依曼型计算机：存储程序、按地址自动执行、五大部件：控制器、运算器、存储器、输入、输出设备、以运算器为中心。

运算器：算术运算和逻辑运算、参与运算的数是二进制的、长度一般为8、16、32、64存储器：存储数据和程序（指令）、容量（存储单元、存储单元地址、容量单位）、分类内存（ROM、RAM）、外存。

存储器单位：2^10byte=1k 2^10k=1M 2^10M=1G 2^10G=1T 控制器：指令和程序：指令的形式（操作和地址码、存储程序的概念、指令中程序和数据的存放、指令系统）、指令和数据存储软件与硬件逻辑等价性：任何操作可以由软件来实现也可以有硬件来实现、实体硬件机功能扩大、固件（功能上是软件，形态上是硬件）第二章计算机使用的数据分两类：符号数据、数值数据计算机常用的数据格式：定点表示、浮点表示定点纯小数表示数的范围：0<=|x|<=1-2^-n。

定点纯整数表示数的范围：0<=|x|<=2^n-1IEEE754标准——阶符阶码数符尾数32位的浮点数：S数的符号位，1位，在最高位，“0”表示正数，“1”表示负数。

E是阶码，8位，采用移码表示。

移码比较大小方便。

M是尾数，23位，在低位部分，采用纯小数表示采用这种方式时，将浮点数的指数真值e变成阶码E时，应将指数e加上一个固定的偏移值127(01111111)，即E=e+127。

例1若浮点数x的754标准存储格式为(41360000)16，求其浮点数的十进制数值。

解：将16进制数展开后，可得二制数格式为0 100 00010011 0110 0000 0000 0000 0000S 阶码(8位) 尾数(23位)指数e=阶码-127=10000010-01111111=00000011=(3)10包括隐藏位1的尾数 1.M=1.011 0110 0000 0000 0000 0000=1.011011于是有x=(-1)S×1.M×2^e=+(1.011011)×2^3=+1011.011=(11.375)10BCD: 用4位二进制数来表示1位十进制数中的0~9,然后个、十、百、千。

原码、反码、补码、移码移码：（用在阶码中）【x】移=2^n+x ，2^n>x>=-2^n 与补码位相同，符号位相反。

定点加法、减法：补码加减法：[x+y]补=[x]补+[y]补[x-y]补=[x]补+[-y]补溢出检测：两正上溢变负数、两负下溢变正数。

溢出检测方法：双符号位法00正确（正）01上溢10下溢11正确（负）单符号位法00正确（正）01上溢10下溢11正确（负）例:x=0.1011 y=0.1101 求x/y。

[x]补=001011 [y]补=001101 [-y]补=110011定点运算器基本结构：单总线结构运算器、双总线结构运算器、三总线结构运算器浮点加减运算：设有两个浮点数ｘ和ｙ,它们分别为ｘ＝2Eｘ·Mｘｙ＝2Eｙ·Mｙ其中Eｘ和Eｙ分别为数ｘ和ｙ的阶码,Mｘ和Mｙ为数ｘ和ｙ的尾数。

两浮点数进行加浮点乘除运算：设有两个浮点数ｘ和ｙ,它们分别为ｘ＝2Eｘ·Mｘｙ＝2Eｙ·Mｙｘ×ｙ＝2^(Eｘ＋Eｙ)·(Mｘ×Mｙ)ｘ÷ｙ＝2^(Eｘ－Eｙ)·(Mｘ÷Mｙ)乘除运算分为四步:0操作数检查、阶码加减操作、尾数乘除操作、结果规格化和舍入处理浮点数的阶码运算:移码的运算——[X]移+[Y]移=2n+[X+Y]移流水线浮点运算器实例：CPU之外的浮点运算器（80287）之内的（486DX以上）第三章内部存储器存储器分类：1.存储介质（磁表面/半导体存储器）2.存取方式（随机/顺序存取）3.读写功能（ROM/RAM）4.信息的可保持性（永久性和非永久性）5.存储器系统（主/辅/缓/控）分级结构：高速缓冲器、主存储器（主存）、外存（磁盘和光盘、磁带）连接关系：主存储器的技术指标：字存储单元（有字地址），字节存储单元（有字节地址）、存储容量、存取时间（命令发出到完成）、存储周期（连续启动两次的最小间隔）、存储器带宽SRAM存储器:主存是半导体存储器有静态读写存储器（SRAM，快）动态（DRAM，容小）基本的静态存储元阵列：存储位元、三组信号线（地址线、数据线（行列线）、控制线）DRAM存储器：刷新周期：位元基于电容器上的电荷量存储，随时间和温度减少，保持原理记忆。

刷新方式：集中式（所有行）分散式（每一行的刷新插入到正常的读/写周期之中）DRAM工作原理：存储器容量：1.字长位数扩展2.字存储容量扩展3.存储器模块条只读存储器：ROM有掩模ROM（存储内容固定）可编程ROM（可写入），一次性编程的PROM,多次编程的EPROM和EEPROM。

EPROM光擦除可编程可读存储器,用40W紫外灯，相距2cm，照射几分钟即可。

EEPROM电擦除可编程只读存储器,先抹后写,20ms,20年。

闪速存储器：FLASH存储器，高密度（存储容量）非易失性（无电可长期保存）其存储元在EPROM存储元基础上发展起来的。

“0”状态浮空栅很多负电荷，控制栅有正电压。

“1”状态，控制栅不加正电压，浮空栅少许电子或没有。

浮空栅上的电荷量决定了是否进行读取操作时，加在栅极上的控制电压能否开启MOS管，并产生从漏极D到源极S的电流。

闪速存储中擦除操作：所有存储元浮空栅上的负电荷要全部放出去。

多模块交叉存储器：多个模块组成的主存储器线性编址例5 设存储器容量为32字，字长64位，模块数m=4，分别用顺序方式和交叉方式进行组织。

存储周期T=200ns，数据总线宽度为64位，总线传送周期=50ns。

若连续读出4个字，问顺序存储器和交叉存储器的带宽各是多少?解：顺序存储器和交叉存储器连续读出m=4个字的信息总量都是：顺序存储器和交叉存储器连续读出4个字所需的时间分别是：t2=mT=4×200ns=800ns=8×10^-7st1=T+(m-1)T总=200ns+3×50ns=350ns=3.5×10^-顺序存储器和交叉存储器的带宽分别是：W2=q/t2=256b÷(8×10^-7)s=320Mb/sW1=q/t1=256b÷(3.5×10^-7)s=730Mb/sCache存储器：解决CPU和主存之间的速度不匹配。

地址映射、替换策略、写一致性、性能评价。

cache是介于CPU和主存M2之间的小容量存储器，但存取速度比主存快。

主存容量配置几百MB的情况下，cache的典型值是几百KB。

cache能高速地向CPU提供指令和数据，从而加快了程序的执行速度。

从功能上看，它是主存的缓冲存储器，由高速的SRAM 组成，包括管理在内的全部功能由硬件实现。

Cache的设计依据:CPU这次访问过的数据，下次有很大的可能也是访问附近的数据。

CPU与Cache之间的数据传送是以字为单位主存与Cache之间的数据传送是以块为单位CPU读主存时，便把地址同时送给Cache和主存，Cache控制逻辑依据地址判断此字是否在Cache中，若在此字立即传送给CPU，否则，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到cache中。

Cache命中率：在一个程序执行期间，设Nc表示cache完成存取的总次数，Nm表示主存完成存取的总次数，h定义为命中率，则有h=Nc/（Nc+Nm)若tc表示命中时的cache访问时间，tm表示未命中时的主存访问时间，1-h表示未命中率，则cache/主存系统的平均访问时间ta为：ta=h*tc+（1-h)tm例6CPU执行一段程序时，cache完成存取的次数为1900次，主存完成存取的次数为100次，已知cache存取周期为50ns，主存存取周期为250ns，求cache/主存系统的效率和平均访问时间。

h=Nc/（Nc+Nm）e=1/(r+(1-r)h)=1/(5+(1-5)×0.95)ta=tc/e=50ns/0.833=60ns主存与Cache的地址映射：全相联的映射方式（多对多、主存内容可以拷贝到任意行、地址变换，标记构成一个目录表，冲突概率小利用率高，比较器难实现，适用于小容量的Cache）直接映射方式（一对多、利用行号选择相应行，把行标记与CPU访问地址进行比较，相同命中，访问Cache。

如果没有命中，访问内存，并将相应块写入Cache，冲突概率高）组相联映射方式（前两者的组合）替换策略：LFU、LRU、随机替换写操作策略：写回法、全写法、写一次法第四章指令系统基本概念：一台计算机中所有机器指令的集合，称为这台计算机的指令系统。

复杂指令系统计算机,简称CISC 精简指令系统计算机：简称RISCRISC特点：简单而统一格式的指令译码；大部分指令可以单周期执行；只有LOAD/STORE 可以访问存储器；简单的寻址方式；采用延迟转移技术；采用LOAD延迟技术；三地址指令格式；较多的寄存器；对称的指令格式对指令系统的要求：完备性：是指用汇编语言编写各种程序时，指令系统直接提供的指令足够使用，而不必用软件来实现。

有效性：有效性是指利用该指令系统所编写的程序能够高效率地运行。

规整性：规整性包括指令系统的对称性、匀齐性、指令格式和数据格式的一致性。

兼容性：系列机各机种之间具有相同的基本结构和共同的基本指令集，因而指令系统是兼容的，即各机种上基本软件可以通用。

低级语言与高级语言关系：影响计算机指令格式的因素：机器的字长、存储器的容量、指令的功能指令格式：操作码、地址码（三地址指令、二地址指令、单地址指令、零地址指令）指令助记符：每条指令通常用3个或4个英文缩写字母来表示8位微型计算机的指令格式：字长8位，指令结构可变，包括单字长指令、双字长指令和三字长指令，操作码长度固定PDP/11系列机的指令格式：字长16位、单字长指令、操作码字段不固定。

指令和数据的寻址方式：CPU根据指令中给出的地址码字段寻找相应的操作数的方式。

顺序方式（pc）跳跃方式操作数的寻址方式：形成操作数有效地址的方法称为寻址方式。

1.操作数包含在指令中；2.操作数包含在CPU的某一个内部寄存器中； 3. 4.操作数包含在I/O 5.根据操作数放在不同的地方，从而派生各种不同的寻址方式隐含寻址：指令中隐含着操作数的地址立即寻址：指令中在操作码字段是立即数直接寻址：指令中地址码字段给出操作数的有效地址间接寻址：指令的地址码部分给出的是存放操作数地址的主存单元的地址。