组合逻辑电路习题(附答案)
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
例1 指出下图1所示电路的输出逻辑电平是高电平、低电平还是高阻态。已知图(a)中的门电路都是74系列的TTL门电路，图(b)中的门电路为CC4000系列的CMOS门电路。
图1
解：TTL门电路的输入端悬空时，相当于高电平输入，输入端接有电阻时，其电阻阻值大于1.4K时，该端也相当于高电平，电阻值小于0.8K时，该端才是低电平。而CMOS逻辑门电路，输入端不管是接大电阻还是接小电阻，该端都相当于低电平（即地电位）。所以有如下结论：
(a) 1L为低电平状态；2L是低电平状态；3L是高电平状态；4L 输出为高阻状态；
(b) 1L输出为高电平；2L输出是低电平状态；3L输出是低电平
状态；
例2 图例2所示为用三态门传输数据的示意图，图中n 个三态门连到总线BUS ，其中D 1、D 2、…、D n 为数据输入端，EN 1、EN 2、…、EN n 为三态门使能控制端，试说明电路能传输数据的原理。
图例2
解：由三态门电路符号可知，当使能端低电平时，三态门输出为高阻阻态，所以，只要给各三态门的使能端n EN EN EN ,,,21 依次为高电平时，则,1n D D
的数据就依次被传输到总线上去。
例3 某功能的逻辑函数表达式为L=∑m(1,3,4,7,12,14,15);
(1)试用最少量的“与-非”门实现该函数； (2)试用最少量的“或-非”门实现该函数；
解： (1)设变量为A 、B 、C 、D ，用卡诺图化简，结合“1”方格
得：D
B
A
CD
A
ABC
D
C
B
D
B
A
CD
A
ABC
D
C
B
D
C
B
A
f
L
)
,
,
,
(
(2)卡诺图中结合“0”方格，求最简的“或—与”表达式，得：
D
C
A
D
C
B
D
B
B
A
D
C
A
D
C
B
D
B
B
A
L
)
)(
)(
)(
(
例4 试用一片八选一数据选择器74LS151实现逻辑函数。
(1) ACD
D
ABC
CD
B
A
D
C
B
A
Z
)
,
,
,
(
(2) C B A
C
B
A
C
B
A
C
B
A
Z
)
,
,
(
解：解例基本思路：
选定多路选择器的地址输入变量，列出卡诺图，求出数据输入端的函数关系式；
(1) 选定四变量函数中的ABC(A2A1A0)为地址输入，卡诺图为
画出的电路图为：
Y Y
A2
A174LS151（MUX）
A0
A
B
C
Z
（2）选定多路选择器的地址变量为)
(
1
2
A
A
A
ABC,由于地址数正好是变量数，所以数据输入端的逻辑关系一定是常量“0”和
“1”。画卡诺言图如下：
由卡诺图可知：0
7
6
3
2
D
D
D
D
D
1
5
4
1
D
D
D
其电路图为：
例5 用双2线-4线译码器74LS139及最少量的“与-非”门实现下列逻辑函数。
C
B
A
C
A
C
B
A
Z
)
,
,
(
1
Y Y
A2
A174LS151（MUX）
A0
D0D1D2D3D4D5D6D7
“1”
A
B
C
Z
BC AC AB C B A Z ),,(2
解： 把2/4译码器先连接成3/8译码器，然后实现二个逻辑函数，根据二个逻辑函数，连接出电路如图所示： 74021Y Y Y Y ABC C B A C B A C B A ABC C B A C B A C B A Z
76532Y Y Y Y BC A C B A C AB ABC BC A C B A C AB ABC Z
例6 设X 和Y 分别为二位二进制数，试用最少量的半加器和与门实现Z= X ·Y 运算。
解： 由于X 、Y 是二位的二进制数，0101,b b Y a a X
，根据直式
运算，
01a a X
01b b Y
01b a 00b a 11b a
10b a