第七章 CMOS工艺
cmos工艺流程
cmos工艺流程cmos工艺流程如下：1、初始清洗将晶圆放入清洗槽中，利用化学或物理方法将在晶圆表面的尘粒或杂质去除，防止这些杂质尘粒对后续制造工艺造成影响。
2、前置氧化利用热氧化法生长一层二氧化硅（Si02）薄膜，目的是为了降低后续生长氮化硅（Si3N4）薄膜工艺中的应力。
氮化硅具有很强的应力，会影响晶圆表面的结构，因此要在这一层Si3N4及硅晶圆之间生长一层Si02薄膜，以此来减缓氧化硅与硅晶圆间的应力。
3、淀积Si3N4利用低压化学气相沉积（LPCVD）技术，沉积一层Si3N4，用来作为离子注入的掩模板，同时在后续工艺中定义p阱的区域。
4、p阱的形成将光刻胶涂在晶圆上后，利用光刻技术，将所要形成的p型阱区的图形定义出来，即将所要定义的p型阱区的光刻胶去除。
5、去除Si3N4利用干法刻蚀的方法将晶圆表面的Si3N4去除。
6、p阱离子注入利用离子注入技术，将棚打入晶圆中，形成P阱，接着利用无机榕液（硫酸）或干式臭氧烧除法将光刻胶去除。
7、p阱退火及氧化层的形成将晶圆放入炉管中进行高温处理，以达到硅晶圆退火的目的，并顺便形成层n阱的离子注入掩模层，以阻止后续步骤中（n阱离子注入）n型掺杂离子被打入p阱内。
8、去除Si3N4利用热磷酸湿式蚀刻方法将晶圆表面的Si3N4去除掉。
9、n阱离子注入利用离子注入技术，将磷打入晶圆中，形成n阱。
而在p阱的表面上，由于有一层Si02膜保护，所以磷元素不会打入p阱中。
10、n阱退火离子注入后，会严重破坏硅晶圆晶格的完整性。
所以掺杂离子注入后的晶圆必须经过适当的处理以回复原始的晶格排列。
退火就是利用热能来消除晶圆中晶格缺陷和内应力，以恢复晶格的完整性，同时使注入的掺杂原子扩散到硅原子的替代位置，使掺杂元素产生电特性。
11、去除Si02利用湿法刻蚀方法去除晶圆表面的Si02。
12、前置氧化利用热氧化法在晶圆上形成一层薄的氧化层，以减轻后续Si3N4沉积工艺所产生的应力。
第7章 动态CMOS逻辑电路
和Cy并联，引起它们之间电荷的再分配，电荷再分配的结果使V2最终达
到一个最小值V2min。且
V2 min
CxV2 0 CyVy 0
Cx Cy
其中V2(0)=Vdd是Cx预充电平，Vy(0)=0是结点y在电荷再分配前的初始
电平，上式V2min是最坏情况下V2可能下降的最小值，由于电荷再分配
下图为利用时钟控制的传输门作为动态寄存实现流水线操作以提高系统的工作速度如果两相时钟发生偏移出现的情况两个传输门中的nmos管都导通新的数据经过第一个传门送入逻辑功能块进行操作其结果经第二个传输门向下级传送而同时上次操作结果也在通过第二个传输门向下级传送从而造成信号竞争
第七章 动态CMOS逻辑电路
动态逻辑电路的特点 预充─求值的动态CMOS电路 多米诺CMOS电路 时钟同步CMOS电路
动态逻辑
利用电容的存储效应来保存信息； 即使撤掉输入信号，输出状态在一定时间 内仍可保持，但最终不能长期保持。
CMOS动态逻辑的特点
仍是CMOS逻辑，为无比逻辑；
比CMOS逻辑晶体管数少，减小了芯片面积；
提高电路工作速度； 比静态逻辑快，比类NMOS逻辑功耗低；
动态逻辑 vs. CMOS逻辑
对于富NMOS电路
0电路处于预充阶段，Mp导通对输出结点电容充电，由
于Mn截止，下拉通路断开，使输出电平为高电平。
1 Mp截止，上拉通路断开，由于Mn导通，下拉通路可
以根据输入信号求值，若A=B=1,则下拉通路导通，使输出放 电到低电平，否则保持预充的高电平。
用一对受时钟信号控制的NMOS管和PMOS管使上拉通路和 下拉通路不能同时导通，因此是无比电路。
预充—求值动态电路的一般结构 （富NMOS电路）
CMOS工艺流程 ppt课件
Metal contact
Top View or Layout VDD
GND
Cross-Section View
ppt课件
75
Process
field oxide
field oxide ppt课件
field oxide
ppt课件
68
RIE刻蚀出布线格局。以类似的方 法沉积第二层金属，以二氧化硅绝缘层 和介电层作为层间保 护和平坦表面作用。
ppt课件
69
为满足欧姆接触要求，布线工艺是在
含有5~10%氢的氮气中，在400~500℃温 度下热处理15~30分钟(也称成形forming)， 以使铝和硅合金化。最后还要定出PAD接 触窗，以便进行bonding工作。 (上述形成 的薄膜厚度的计算可采用光学衍射、倾斜 研磨、四探针法等方法测得)。
ppt课件
61
在表面重新氧化生成二氧化硅层， LPCVD沉积 氮化硅层，以光阻定出下一 步的field oxide区域。
ppt课件
62
在上述多晶硅层外围，氧化二氧化 硅层以作为保护。涂布光阻，以便利用 光刻技术进行下一步的工序。
ppt课件
63
形成NMOS，以砷离子进行植入形成源漏 极。 此工序在约1000℃中完成，不能采用铝栅 极工艺，因铝不能耐高温，此工艺也称为自对
ppt课件
1
1) 简化N阱CMOS 工艺演示
ppt课件
2
氧化层生长
氧化层 P-SUB
光刻1，刻N阱掩膜版
ppt课件
3
掩膜版
曝光
光刻胶 光刻1，刻N阱掩膜版
第七章 集成电路制造工艺概况
第七章集成电路制造工艺概况7.1器件技术用于芯片的电子器件是在衬底上构建的。
通用的芯片器件包括电阻、电容、熔丝、二极管和晶体管。
他们在衬底上的集成是集成电路硅片制造技术的基础。
由电子器件组成的电路可以分成两种基本类型：数字电路和模拟电路。
模拟电路是指其电参数在一定电压、电流、功耗值范围内变化的一种电路。
数字电路在高电平和低点平下工作。
电阻、电容被称为无源元件，即无论这些元件怎样和电源相连，它们都能传输电流。
二极管和晶体管被称为有源元件，也即它们可用于控制电流方向，能放大小的信号。
硅片上电子器件的形成方式称为结构，半导体器件结构有成千上万种，我们列举其中一小部分。
一．集成电路电阻结构集成电路电阻可以通过金属膜、掺杂的多晶硅、或者通过杂质扩散到衬底的特定区域中产生（见图7.1）。
这些电阻是微结构，因此他们只占用衬底很小的区域。
电阻和芯片的连接是通过与导电金属形成接触实现的。
但是在芯片结构中会产生寄生电阻（见图7.2），这是因为器件的尺寸、形状、材料类型、掺杂种类以及掺杂数量而存在的。
寄生电阻并不是我们需要的，因为它会降低集成电路器件的性能。
寄生电阻的影响成为能否降低特征尺寸的关键因素，在设计中要考虑减小电阻，可选用低电阻金属和特别工艺设计降低电阻。
二．集成电路电容器结构电容器由两个分立的导电层被介质材料隔离而形成。
芯片制造中介质材料通常是二氧化硅（也称氧化层）。
平面型电容器可由金属薄层、掺杂的多晶硅、或者衬底的扩散区形成。
图7.3是电容器的几种结构。
在器件结构中也会产生寄生电容（图7.4）。
这些寄生电容将影响电路的速度，引起电路的不稳定性，产生寄生振荡，甚至产生交流信号短路。
三. pn结二极管pn结二极管总是由n型半导体和邻近的p型半导体相连形成的。
pn结可以有意地设计为一块集成电路的某一功能部件，例如稳压、整流，也可以在其他集成电路中作为非功能二极管存在，如开关。
pn结二极管由单晶半导体材料构成，如图7.5所示，衬底上的一块区域是施主杂质的重掺杂，以形成n型硅区。
第七章+后端工艺
7.4 铜互连工艺
7.4.1 阻挡层和铜仔晶层 7.4.2电镀 7.4.3 CMP
Zhao
铜互连带来的挑战-铜扩散阻挡层
1）铜在SiO2中极易扩散，造成对硅器件的沾污： 增加SiO2的漏电流 增加结漏电流 降低了击穿电压
2）铜极容易氧化和被腐蚀； 3）铜与low-k间的粘附性很差。 要实现铜互连必须找到一种扩散阻挡层，将铜约束在互连结构中 ，同时实现防止铜的氧化或腐蚀、改善与介质的粘附性。
铜/Low-K可以满足器件小型化的要求
从90纳米技术代开始，铜/low-k的材料组合成为必须。 采用铜/low-k互连可大幅减小互连pitch，从而减少互连金属层数。
内容：
7.1 绪论 7.2 摩尔定律对互连材料的要求
7.2.1 电导率和铜互连 7.2.2 电迁移 7.2.3 线间电容和low-k材料
旋涂有机聚合物 旋涂含硅聚合物: hydrogen silsesquioxane (HSQ) 和 methylsilsesquioxane (MSQ).
Black Diamond(I,II,III)：
CVD沉积 SiCO matrix + organic species (ATRP= alpha-terpinene) Plasma, 260C
铜的电迁移比铝材料小很多：铜的晶格扩散的激活能为2.2eV, 晶界扩散结合能在0.7到1.2eV之间；而铝分别为1.4eV和0.4-0.8eV.
电迁移：电迁移为什么重要？
电子在导电过程中会撞击导体中的离子，将动量转移给离子从而 推动离子发生缓慢移动。该现象称为电迁移。
在导电过程中，电迁移不断积累，并最 终在导体中产生分散的缺陷。这些缺陷 随后集合成大的空洞，造成断路。 因此，电迁移直接影响电路的可靠性。
cmos集成电路工艺的大致步骤
cmos集成电路工艺的大致步骤CMOS（Complementary Metal-Oxide-Semiconductor）集成电路工艺是一种制造集成电路的常用工艺。
下面介绍CMOS集成电路工艺的大致步骤。
首先，制备单晶硅。
单晶硅是CMOS集成电路的基础材料。
在制备单晶硅之前，需要在硅片上形成一个氧化层，称为硅背面的保护层。
然后，使用化学腐蚀或机械磨削的方法将硅片的一个表面做成光滑的，这一面被称为取样面。
接下来，将硅片放入高温炉中，在高温下通过化学气相沉积（CVD）或热分解反应，使硅原子重新排列成为单晶结构，形成单晶硅。
第二步，形成场效应晶体管（MOSFET）。
在硅片上的一层绝缘层上，使用光刻和蚀刻工艺形成形成了沉积原料（多晶硅或金属）的通道区域和源极、漏极。
接下来，在通道区域上形成控制门极层，通常由多晶硅制成。
通过控制掺杂和退火工艺，形成了MOSFET的结构。
第三步，形成互连层。
互连层是将各个元件和器件连接在一起的重要层。
通过光刻和蚀刻工艺，在互连层上形成了铜或铝等金属导线。
接下来，使用化学机械研磨（CMP）工艺将金属导线表面的不平整部分平整化，以确保连接的良好质量。
第四步，形成金属引脚。
在最上面的互连层上，使用光刻和蚀刻工艺形成金属引脚。
这些引脚是与外部设备和器件连接的通道，为集成电路的输入和输出提供接口。
最后一步，进行封装和测试。
在制造工艺的最后阶段，将芯片通过芯片封装技术封装到塑料或金属外壳中，以保护芯片。
然后进行电性能测试，以确保芯片的质量和功能。
总的来说，CMOS集成电路工艺经历了单晶硅制备、MOSFET形成、互连层和金属引脚制造以及封装和测试等阶段。
这些步骤是制造高性能CMOS芯片不可或缺的环节。
了解这些步骤对于理解CMOS集成电路工艺的流程和原理以及相关技术的应用具有重要的指导意义。
CMOS工艺及其工艺流程
CMOS工艺及其工艺流程CMOS工艺及其工艺流程硅双极工艺面世后约3年时间，于1962年又开发出硅平面MOS 工艺技术，并制成了MOS集成电路。
与双极集成电路相比，MOS集成电路的功耗低、结构简单、集成度和成品率高，但工作速度较慢。
由于它们各具优劣势，且各自有适合的应用场合，双极集成工艺和MOS集成工艺便齐头平行发展。
从MOS工艺集成技术发展历史上看，也经历了从简单到复杂的发展过程，如陆续推出了p沟硅栅MOS工艺、p沟铝栅MOS工艺、n 沟硅栅MOS工艺、n 沟硅栅E/D MOS工艺、高性能短沟MOS （HMOS）工艺等，它们都各具优劣势，在不同时期、不同领域得到了应用。
随着集成电路的集成度提高，功耗问题日益突出，普通MOS工艺已不能满足大规模和超大规模集成系统制造的需要，于是早在1963年开发出的硅CMOS 集成工艺终于有了广泛应用的机会。
虽然CMOS工艺比NMOS工艺复杂，早期的CMOS器件性能也较差，但CMOS器件的功耗极低，集成度也高，用以制造数字LSI和VLSI集成电路可很好地解决最迫切的功耗问题，因而在数字LSI和VLSI集成电路的制造中首先得到广泛应用，并得到快速发展，特别是自20世纪80年代以来，更成为CPU、RAM、ROM等VLSI的主导制造工艺，并替代了NMOS 工艺。
CMOS器件，是NMOS和PMOS晶体管形成的互补结构，电流小，功耗低，早期的CMOS电路速度较慢，后来不断得到改进，现已大大提高了速度。
CMOS器件也有不同的结构，如铝栅和硅栅CMOS、以及p阱、n阱和双阱CMOS。
铝栅CMOS和硅栅CMOS的主要差别，是器件的栅极结构所用材料的不同。
P阱CMOS，则是在n型硅衬底上制造p沟管，在p阱中制造n沟管，其阱可采用外延法、扩散法或离子注入方法形成。
该工艺应用得最早，也是应用得最广的工艺，适用于标准CMOS电路及CMOS与双极npn兼容的电路。
N阱CMOS，是在p型硅衬底上制造n沟晶体管，在n阱中制造p沟晶体管，其阱一般采用离子注入方法形成。
第7章-外延
七 SOS技术
1 技术背景 SOI（Silicon On Insulator或 Semiconductor On Insulator）是指在绝 缘衬底上进行硅的异质外延。如果在蓝 宝石或尖晶石的衬底上进行硅的外延则 成为SOS，SOS是SOI中的一种工艺。 SOI技术的优点在于其低功耗、高速度、 抗辐射能力强、可抑制CMOS闩锁效应以 及比体硅更为简单的工艺操作。
根据其所在位置可分为两大类： ①显露在外延层表面的缺陷，为表面缺陷。 主要有：云雾状表面、角锥体、划痕、 星状体、麻坑等； ②存在于外延层内部的晶格结构缺陷，也 就是体缺陷。主要有位错和层错。
1 层错
层错也称堆积层错，是外延层上最常见而 又容易检测到得缺陷，是由原子排列次序发生 错乱引起的。利用化学腐蚀法，便可显示层错 的图形。 产生层错的原因很多，例如，衬底表面的 损伤和玷污，外延温度过低，衬底表面上残留 的氧化物，外延过程中掺杂剂不纯，空位或者 间隙原子的凝聚，外延生长时点阵适配，衬底 上的微观表面台阶，生长速度过高都可能引起 层错。
2 衬底处理
①采用高温热处理去除衬底表面的SiO2。在 1200℃的高温下SiO2与Si发生反应生成可挥发 的SiO。 ②用Ar+溅射，再退火。在这种办法中因溅射引 起衬底表面的损伤，虽然经过退火，但也难达 到外延生长对衬底表面的要求。 ③利用脉冲激光反复辐射。这是一种比较好的方 法，特别是准分子激光器的应用，效果更好， 可能会被广泛采用的一种方法。
第七章
外 延
外延的基本概念
1 定义
外延（epitaxy-取向附生, 外延附生）， 源自于希腊语，意思是“在· · · · · · 上排列”。 在集成电路工艺中，外延是指在单晶衬底 （如硅片）上、按衬底晶向生长单晶薄膜的工 艺过程。 从广义上来说，外延也是一种化学气相沉 积（CVD）工艺。 外延片（导电类型、电阻率、厚度）
CMOS制造工艺流程介绍
CMOS制造工艺流程介绍CMOS（互补金属氧化物半导体）是一种常用的半导体制造工艺，在数字电路中广泛使用。
下面是一个CMOS制造工艺流程的详细介绍。
1.材料准备：2.基片清洗：基片通常在制造过程开始之前需要进行清洗。
清洗的目的是去除表面的杂质和污染物，以准备下一步的处理。
3.基片掺杂：掺杂是CMOS制造过程中的一个重要步骤。
它通过在基片上加入轻掺杂剂（如硼或磷）和重掺杂剂（如硅或锗）来改变基片的导电性能。
掺杂可以通过离子注入或扩散等方法进行。
4.绝缘层制备：在制造CMOS电路时，需要在基片上创建绝缘层，以隔离不同的晶体管。
绝缘层通常是通过在氧化反应炉中加热基片，使其表面氧化形成氧化层（SiO2）来制备的。
5.通道区域定义：接下来，需要定义晶体管的通道区域。
这是通过使用光刻技术来创建图形层并使用光刻胶进行图案转移来实现的。
6.掺杂和扩散：在定义通道区域后，需要对其进行轻掺杂和扩散，以创建MOS（金属-氧化物-半导体）结构的源和漏结构。
7.门电极定义：门电极用于控制晶体管的导电性。
它通过使用光刻技术，在通道区域上制造一个金属（通常是多晶硅）的电极。
8.金属互连：金属互连是将不同晶体管连接起来以实现电路功能的过程。
这是通过添加金属层并使用光刻技术进行图案定义来实现的。
9.绝缘层制备：接下来，需要在金属互连的上方形成绝缘层。
这可以通过在金属层上沉积绝缘材料或使用化学气相沉积（CVD）等技术来实现。
10.下通孔制备：下通孔是连接不同层次的金属互连的关键结构。
它用于电路层之间的电流传输。
下通孔通常是通过先在绝缘层中开孔，然后在金属层上镀铜来制备的。
11.最后一道金属互连：在下通孔制备后，需要添加最后一道金属互连层。
这将完成电路的互连，并实现不同器件之间的连接。
12.测试和封装：完成电路的制造之后，需要进行测试以确保其功能正常。
一旦测试通过，电路将被封装在芯片中，并准备出货。
以上是CMOS制造工艺的主要流程。
CMOS制造工艺流程介绍
CMOS制造工艺流程介绍1. 制备硅基片：首先，在高纯度的单晶硅上制备一块平整的硅基片，常用的晶体生长方法有Czochralski法和浮区法。
然后，通过化学机械抛光（CMP）使硅基片表面更加平滑。
2. 装置SiO2层：在硅基片上形成一层厚度约为1nm的氧化硅（SiO2）层，通常采用热氧化或化学气相沉积（CVD）方法。
SiO2层主要用于绝缘和保护硅基片。
3.制备门电极：利用光刻技术和蚀刻工艺，在SiO2层上形成一层金属（通常为聚硅化钨）或多晶硅的导电层，该层被称为门电极。
门电极分为n型和p型，分别用于NMOS和PMOS晶体管。
4.制备通道区域：在门电极之间的硅基片区域上，进行离子注入或扩散，制备出p型或n型的通道区域。
根据通道区域的类型，这些区域将决定晶体管的类型（nMOS或pMOS）。
5.制备源和漏极：通过光刻和蚀刻过程，在通道区域的两侧形成源极和漏极，这些极的类型取决于晶体管的类型。
在此步骤中，也可以形成导线连接源漏极和其他电路元件。
6.制备绝缘层：使用CVD或热氧化技术，在晶体管上覆盖一层绝缘层（通常为SiO2）。
绝缘层用于隔离各个晶体管，防止电路之间的干扰。
7.制备金属导线：使用光刻和蚀刻过程，在绝缘层上开孔，并在其中填充金属（如铝）形成金属导线。
金属导线用于连接晶体管、电阻和电容等电路元件。
8.制备上电极：再次使用光刻和蚀刻过程，制备出上电极。
上电极连接到金属导线上，形成可与外部电源相连的接口。
9.添加其它材料：在需要的位置上，可以添加一些其它材料来改善电路性能，如低介电常数材料（用于减少电容的串扰）和金属间隔离层。
10.封装和测试：最后一步是封装和测试芯片。
芯片被封装在塑料或陶瓷封装中，并进行各种测试，以验证电路的性能和功能。
以上是CMOS制造工艺流程的主要步骤。
随着技术的不断进步，CMOS 制造工艺也在不断演化，以提高集成度、降低功耗和改善性能。
cmos工艺流程
cmos工艺流程CMOS工艺流程。
CMOS工艺是一种常用的集成电路制造工艺，它是由P型和N型MOS管组成的互补型金属氧化物半导体器件。
CMOS工艺流程是指将电路设计转化为实际器件的制造过程，包括晶体管的制备、沟道控制、金属线的连接等步骤。
下面将详细介绍CMOS工艺流程的各个环节。
首先，CMOS工艺流程的第一步是晶圆制备。
晶圆是集成电路的基础材料，通常由硅材料制成。
在制备晶圆的过程中，需要进行晶圆的清洗、抛光和去除杂质等步骤，以确保晶圆表面的平整度和纯净度。
接着，经过晶圆制备之后，就是光刻工艺。
光刻工艺是将电路图案转移到晶圆表面的关键步骤，它使用光刻胶和掩膜板来进行光刻曝光，然后进行显影、蚀刻等步骤，最终形成电路图案。
然后，就是离子注入工艺。
离子注入是将掺杂剂注入晶体管的沟道区域，以改变沟道的导电性能，从而形成N型MOS管和P型MOS管。
接下来，是氧化层的生长。
氧化层是用于隔离晶体管之间的绝缘层，它通常是通过高温氧化的方式在晶圆表面生长一层二氧化硅膜。
然后，就是金属化工艺。
金属化是将金属线连接到晶体管的引脚上，形成电路的连线结构，以实现电路之间的连接。
最后，是封装测试工艺。
封装测试是将晶圆切割成单个芯片，并进行封装和测试。
封装是将芯片封装到塑料封装体中，并焊接引脚，以便与外部电路连接。
测试是对芯片进行功能和可靠性测试，确保芯片的质量和性能符合要求。
综上所述，CMOS工艺流程是一个复杂而精密的制造过程，它涉及到多个工艺环节，需要精密的设备和严格的工艺控制。
只有严格按照工艺流程进行制造，才能生产出高质量的集成电路产品。
希望本文对CMOS工艺流程有所帮助，谢谢阅读。
现代CMOS工艺基本流程
现代CMOS工艺基本流程引言CMOS（Complementary Metal-Oxide-Semiconductor）是一种电子器件制造工艺，被广泛应用于现代集成电路的制造中。
CMOS工艺的基本流程包括晶圆制备、光刻、沉积、腐蚀、离子注入和封装等步骤。
本文将详细介绍现代CMOS工艺的基本流程。
晶圆制备CMOS工艺的第一步是晶圆制备。
晶圆是一种将硅单晶柱材加工成平面圆盘样式的基础材料。
制备晶圆的主要步骤包括：1.单晶生长：通过一系列的化学反应和控制条件，将高纯度的硅棒材料在石英炉中加热到高温，并逐渐从炉底向上拉出，使其形成单晶柱状。
2.晶圆切割：将生长好的单晶柱材切割成薄片，即晶圆。
通常使用钻石切割刀进行切割，切割得到的晶圆表面非常光滑。
3.晶圆清洗：将切割好的晶圆进行氧化清洗，去除表面的污染物和杂质，保证晶圆表面的纯净度，以便后续工艺步骤的进行。
光刻技术光刻技术是CMOS工艺中非常重要的一步，用于在晶圆表面制作出所需的电路图案。
光刻的基本过程如下：1.前处理：在晶圆上涂覆一层光刻胶，使其形成均匀的薄膜。
光刻胶是一种感光物质，可以通过紫外线的照射来改变其物理性质。
2.曝光：将电路图案通过掩膜对准光刻胶上，并使用紫外线照射，使得光刻胶在曝光区域发生化学反应，形成可溶性差异。
3.显影：使用显影液将未曝光区域的光刻胶溶解，暴露出晶圆表面的基底材料，形成所需的电路图案。
4.后处理：经过显影之后，对晶圆进行清洗和干燥处理，以去除剩余的光刻胶并保护已形成的电路图案。
沉积和腐蚀在CMOS工艺中，沉积和腐蚀步骤用于增加或去除晶圆上的材料，以形成电路的各个部分。
1.沉积：沉积步骤使用薄膜沉积技术在晶圆表面上形成一层或多层材料。
常用的沉积方法包括化学气相沉积（CVD）和物理气相沉积（PVD）。
CVD通过在高温下将精细分子气体引入反应室中，使其在晶圆表面沉积成薄膜。
PVD 则是通过在真空环境下将材料蒸发或溅射到晶圆表面。
CMOS制作基本工艺解读
CMOS制作基本步骤CMOS的制作步骤是需要经过一系列的复杂的化学和物理操作最终形成集成电路。
而做为一名集成电路版图（ic layout）工程师，对于这个在半导体制造技术中具有代表性的CMOS工艺流程有个系统的了解是有很大帮助的。
个人认为只有了解了工艺的版工才会在IC Layout的绘制中考虑到你所画的版图对流片产生的影响。
芯片制造厂（Fab）大概分为：扩散区，光刻区，刻蚀区，离子注入区，薄膜区和抛光区。
扩散是针对高温工艺，光刻利用光刻胶在硅处表面刻印，刻蚀将光刻胶的图形复制在硅片上，离子注入对硅片掺杂，薄膜区淀积介质层和金属层，抛光主要是平坦化硅片的上表面。
简化的CMOS工艺由14个生产步骤组成：（1）双阱注入在硅片上生成N阱和P阱。
（2）浅槽隔离用于隔离硅有源区。
（3）通过生长栅氧化层、淀积多晶硅和刻印得到栅结构。
（4）LDD注入形成源漏区的浅注入。
（5）制作侧墙在随后的源、漏注入当中保护沟道。
（6）中等能量的源、漏注入，形成的结深大于LDD的注入深度。
（7）金属接触形成硅化物接触将金属钨和硅紧密结合在一起。
（8）局部互连形成晶体管和触点间的第一层金属线。
（9）第一层层间介质淀积，并制作连接局部互连金属和第一层金属的通孔1。
（10）用于第一次金属刻蚀的第一层金属淀积金属三明治结构并刻印该层金属。
（11）淀积第二层层间介质并制作通孔2。
（12）第二层金属通孔3淀积第二层金属叠加结构，并淀积和刻蚀第三层层间介质。
（13）第三层金属到压点刻蚀、合金化重复这些成膜工艺直到第五层金属压焊淀积完毕，随后是第六层层间介质和钝化层的制作。
（14）最后一步工艺是参数测试，验证硅片上每一个管芯的可靠性。
在之前的文章中以一个PMOS和一个NMOS构成的反相器为例，简单的分步介绍了CMOS制作的基本步骤，整个流程就是对上述步骤的详细解说。
不同的是（9）（10）被合在一起介绍，（11）（12）（13）被合在一起介绍，而（14）则没有列入到详解步骤中。
CMOS工艺流程
Top View or Layout VDD
GND
Cross-Section View
75
Process
field oxide
field oxide
field oxide
76
3. Simplified CMOS Process Flow
Create n-well and active regions Grow gate oxide (thin oxide)
21
2) 清华工艺录像
N阱硅栅CMOS 工艺流程
22
初始氧化
23
光刻1，刻N阱
24
N阱形成
N阱
25
Si3N4淀积
Si3N4
N阱
P-Si SUB
缓冲用SiO2
26
光刻2，刻有源区，场区硼离子注入
有源区
有源区 N阱
27
场氧1
N阱
28
光刻3
N阱
29
场氧2
N阱
30
栅氧化，开启电压调整
栅氧化层 N阱
70
71
2. 典型P阱CMOS工艺的剖面图
硅栅
薄氧化层
漏
金属
源
低氧
场氧化层 （FOX）
n-衬底
p-阱
72
CMOS process
p+
p+
p-
73
Process (Inverter)p-sub
In
GND
VDD
SGD
DGS
图例
低氧
场氧
Legend of each layer
N-well
p+
CMOS工艺流程
CMOS工艺流程CMOS（互补金属氧化物半导体）是一种常见的集成电路制造工艺。
它是基于金属-氧化物-半导体结构的高度集成技术。
1.衬底准备：首先，选择适当的衬底材料，常见的有硅（Si）和石英（SiO₂）等。
然后将衬底进行清洗和抛光，以去除表面的杂质和缺陷。
2.硅片清洗：将衬底放入清洗槽中进行超声波清洗，以去除表面的尘埃和污染物。
3.氧化层生长：将衬底放入高温炉中，在气氛中加热，使金属附着到衬底表面，形成一层氧化层（SiO₂）。
氧化层的厚度可以根据具体的设计要求进行调节。
4.掩膜制备：使用光刻技术将光刻胶涂在氧化层上，然后将掩膜对准到光刻胶表面，暴露出需要形成器件的区域。
5.硅片刻蚀：将已经暴露的光刻胶进行蚀刻，将不需要的部分去除，留下所需形状的光刻胶。
6.柱述制备：使用金属蚀刻液将暴露的氧化层进行蚀刻，留下需要形成的柱状结构。
7.掩膜去除：将剩余的光刻胶去除，使暴露的表面为下一步骤做准备。
8.掺杂：使用离子注入设备将杂质引入柱状结构中，以调节其导电性和控制器件的特性。
9.金属沉积：使用物理或化学方法在暴露的表面上沉积金属，以形成导线、接触和电极等结构。
10.电阻结构制备：使用光刻技术和刻蚀技术在暴露的表面上形成电阻器件。
11.绝缘层制备：在金属结构上形成一层绝缘层，以确保电路之间的电气隔离。
12.封装测试：最后，将芯片进行封装，以保护芯片免受外部环境的影响，并进行性能测试，以确保芯片符合设计要求。
总结起来，CMOS工艺流程是一个复杂的过程，需要多个步骤的精确控制和高度集成的技术。
它的主要步骤包括衬底准备、硅片清洗、氧化层生长、掩膜制备、硅片刻蚀、柱述制备、掩膜去除、掺杂、金属沉积、电阻结构制备、绝缘层制备和封装测试等。
通过这些步骤，可以制造出集成电路芯片，具有高度集成、低功耗、高性能和高稳定性的优点。
CMOS工艺流程讲解
解决方案
推广环保的制程技术和材料，减少废弃物产生和排放。同时，加强资源回收和再利用，降低生产过程中的资源消 耗。此外，还应倡导绿色设计和生产理念，推动全产业链的环保行动。
THANKS
感谢观看
性能和可靠性。
03
CMOS工艺中的关键技术
掺杂技术
掺杂技术是CMOS工艺中的重 要环节，用于在硅片上形成不 同导电类型的区域。
通过离子注入和扩散两种方法， 将杂质引入硅片中，形成N型 或P型区域。
掺杂技术的精度直接影响到器 件性能的稳定性，因此需要精 确控制掺杂浓度和分布。
刻蚀技术
刻蚀技术用于在硅片上形成各种 形状和尺寸的沟槽和沉积、化学气相沉积
和外延生长等。
薄膜沉积过程中，需要控制温 度、压力、气体流量和反应时 间等参数，以确保薄膜的质量
和性能。
金属化与互连
金属化是在晶圆表面形成一层导 电性能良好的金属薄膜的过程， 以实现电路和器件之间的连接。
常用的金属化材料包括铝、铜和 钨等。
金属化与互连过程中，需要控制 金属薄膜的厚度、均匀性和附着 力等参数，以确保电路和器件的
能效挑战与解决方案
能效挑战
随着芯片功能和性能的不断提升，CMOS工艺的能效问题日 益突出，如何提高能效、降低功耗成为亟待解决的问题。
解决方案
采用低功耗设计技术和新材料，如SOI材料和FinFET结构， 降低芯片功耗。同时，优化电路设计和算法，减少不必要的 计算和功耗。
可靠性挑战与解决方案
可靠性挑战
氧化与扩散
氧化是CMOS工艺中重要的步骤之一，其目的是在晶圆表面形成一层薄 而致密的二氧化硅薄膜，以保护晶圆表面不受杂质污染和机械损伤。
(工艺技术)CMOS集成电路制造工艺
CMOS集成电路制造工艺从电路设计到芯片完成离不开集成电路的制备工艺，本章主要介绍硅衬底上的CMOS 集成电路制造的工艺过程。
有些CMOS集成电路涉及到高压MOS器件（例如平板显示驱动芯片、智能功率CMOS集成电路等），因此高低压电路的兼容性就显得十分重要，在本章最后将重点说明高低压兼容的CMOS工艺流程。
1.1基本的制备工艺过程CMOS集成电路的制备工艺是一个非常复杂而又精密的过程，它由若干单项制备工艺组合而成。
下面将分别简要介绍这些单项制备工艺。
1.1.1 衬底材料的制备任何集成电路的制造都离不开衬底材料——单晶硅。
制备单晶硅有两种方法：悬浮区熔法和直拉法，这两种方法制成的单晶硅具有不同的性质和不同的集成电路用途。
1悬浮区熔法悬浮区熔法是在20世纪50年代提出并很快被应用到晶体制备技术中。
在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。
然后将在多晶棒与籽晶间只靠表面张力形成的熔区沿棒长逐步向上移动，将其转换成单晶。
悬浮区熔法制备的单晶硅氧含量和杂质含量很低，经过多次区熔提炼，可得到低氧高阻的单晶硅。
如果把这种单晶硅放入核反应堆，由中子嬗变掺杂法对这种单晶硅进行掺杂，那么杂质将分布得非常均匀。
这种方法制备的单晶硅的电阻率非常高，特别适合制作电力电子器件。
目前悬浮区熔法制备的单晶硅仅占有很小市场份额。
2直拉法随着超大规模集成电路的不断发展，不但要求单晶硅的尺寸不断增加，而且要求所有的杂质浓度能得到精密控制，而悬浮区熔法无法满足这些要求，因此直拉法制备的单晶越来越多地被人们所采用，目前市场上的单晶硅绝大部分采用直拉法制备得到的。
拉晶过程：首先将预处理好的多晶硅装入炉内石英坩埚中，抽真空或通入惰性气体后进行熔硅处理。
熔硅阶段坩埚位置的调节很重要。
开始阶段，坩埚位置很高，待下部多晶硅熔化后，坩埚逐渐下降至正常拉晶位置。
第七章MOS反向器
得到：
VG LVG SLVo
VGL
CB C0 CB
Vo
VGL的升高低于 VO的升高
定义：
VGL Vo
称作自举效率
2）反偏PN结漏电流 由于ME的反偏PN结漏电流的存在，C0,CB上的电荷会
不断减少，导致VGL下降，直到ML截止，输出电压Vo也逐 渐降低。
采取措施：增加辅助上拉元件MA或RA
效应）
第一部分: MOS晶体管的工作原理
MOSFET（Metal Oxide Semi-conduction Field Effect Transistor），是构成VLSI的基本元件。 一、半导体的表面场效应 1、P型半导体
图 1 P 型半导体
2、表面电荷减少
图 2 表面电荷减少
3、形成耗尽层
3.耗尽型负载NMOS反相器 (VTD<0)
输出高电平时，M1截止，M2工作在线性区，得到
I D 2 K D [ V T D 2 ( V o u t V T D V D D ) 2 ] 0
所以有
VOH VDD
（VG-VT-VS）
输出低电平时，M1工作在线性区，M2工作在饱和区
K E [ ( V i n V T E ) 2 ( V i n V T E V o u t) 2 ] K D V T 2 DVGS-VT
（4）当VDS增大到一定极限时，由于电压过高， 晶体管被雪崩击穿，电流急剧增加。
4种MOS管：
（1）N沟增强：
D G
S
Ids
G
S
D
N+
N+
P--Si
Ids
Vg=Vt
Vds
Vt
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
n阱 （n-well）
说明
• N阱工艺的起始材料是p衬底，首先进行的 是n阱扩散，这时放置p型MOSFET所必须的 。深度扩散需要用磷。没有露出部分可以 防止n型杂质磷的进入。
• B第二步是确定有源区（放置晶体管的区域 ），采用的是本地氧化（LOCOS）。一层氮 化硅被淀积在表面，它和先前的n阱区域有 对应的位置图形关系。 • C覆盖氮化硅的部分不会被氧化。经过一段 长时间的氧化过程后，一层很厚的氧化层 就会出现在晶体管之间，这层厚氧化层用 于实现晶体管之间的隔离
集成电路的工艺技术
• 什么是工艺？什么工艺过程？
– 工艺：将原材料或半成品加工成产品的工作，方法 或技术 – 工艺过程：工业品生产中，从原材料到制成品的各 项工作的程序
• 集成电路制造工艺相关的技术
– – – – 外延生长技术 光刻技术 刻蚀技术 扩散，离子注入技术
集成电路制造过程示意图
设计 掩膜版 芯片制造 单晶材料 装配 检测
p阱 （p-well）
n阱 （n-well） 衬底
LOCOS氧化（局域氧化隔离）
SiO2
SiO2 SiO2
p阱 n阱 （p-well） （n-well） 覆盖氮化硅的部分不会被氧化。经过一段长 时间的氧化过程后，一层很厚的氧化层就会 衬底 出现在晶体管之间，这层厚氧化层用于实现 晶体管之间的隔离。去掉氮化硅层，便完成 LOCOS隔离工艺 SiO
NMOS
CMOS反相器的工作原理
vi
负载管
0 vo
t
输入管
0
t
• 两个MOS管的开启电压VGS(th)P<0， VGS(th)N >0，通常为了 保证正常工作，要求VDD>|VGS(th)P|+V GS(th)N。若输入vI为低 电平(如0V)，则负载管导通，输入管截止，输出电压接近 VDD。若输入vI为高电平(如VDD)，则输入管导通，负载管 截止，输出电压接近0V。 • 综上所述，当vI为低电平时vo为高电平；vI为高电平时vo 为低电平，电路实现了非逻辑运算，是非门——反相器。
二氧化硅材料的特有生长方法—氧化
• 氧化是什么？
– 一种在硅片表面生长氧化硅层的芯片制造工艺
SiO2
Si
氧化前的硅片
氧化 氧化
Si 氧化后的硅片
二氧化硅的生长过程
氧化的方法
• 氧化的主要方法
– 干氧氧化：在高温下氧气和硅反应生成二氧化 硅的氧气方法
– 水蒸气氧化：高温水蒸气与硅发生反应的氧化 方法
• 正胶在曝光前不溶而曝光后可溶的光敏化合物
光刻工艺的流程示意图
平行光源
掩膜
照明区 光刻胶（正胶） 待蚀薄膜 衬底
显影
刻蚀后的薄膜
几种常见的光刻
• 接触式光刻
– 缺点是容易损伤掩膜版和光刻胶膜
• 接近式光刻
– 缺点是分辨率降低
• 投影式光刻
– 利用透镜或反射镜将掩膜版上的图形投影到衬底上 – 为提高分辨率，在投影曝光中每次只曝光硅片的一 小部分，然后利用扫描和分步重复的方法完成对整 个硅片的曝光
化学气相淀积
• 集成电路中所用的有关方法
• 单晶硅的化学气相淀积
– 在单晶衬底上生长单晶材料层的工艺也称为外延 – 生长有外延层的衬底片叫做外延片
• • • •
二氧化硅的化学气相淀积 多晶硅的化学气相淀积 氮化硅的化学气相淀积 金属有机物化学气相淀积
二氧化硅
• 特点：极好的绝缘材料，能很好的附着在大多数材料上， 可以生长在硅上 • 二氧化硅的作用 – MOS器件的绝缘栅介质 – 扩散时的掩蔽层，注入离子的阻挡层 – 集成电路的隔离介质材料 – 电容器的绝缘介质材料 – 多层金属互连层之间的介质材料层 – 对器件和电路进行钝化的钝化层材料
• g开过孔前，需要用CVD方法在整个晶圆上 产生一层厚的氧化层，因此先放置光掩膜 以确定过孔的位置，然后进行干氧化蚀刻 • h用蒸汽或溅射方法在晶圆上形成薄薄的铝 层，然后放置掩膜并蚀刻以形成内部链接
• 接触与互连
– 在集成电路制造过程中，不仅要使各个器件之间 在电学上相互隔离而且还要根据电路的要求，通 过接触孔和互连材料将各个独立的器件连接起来 ，实现集成电路的功能
CMOS 工艺流程
• 阱的种类
– N阱 – P阱 – 双阱
n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
CMOS工艺流程
• CMOS管制造之前的工艺准备工作
– 衬底的准备 – 形成厚氧化层 – 涂感光胶，光刻N阱区 – 厚氧化层刻蚀出N阱区
SiO2
衬底
磷扩散
CMOS的工艺流程
掩 膜 #1
SiO2 工艺的起始材料是P or N型衬底，首 先进行的是n阱扩散，这是放置p型 MOSFET所必须的。深度扩散需要用 磷。没有露出部分可以防止n型杂质 磷的进入。 衬底
芯片制造的起点是光滑平整的硅片 硅片的作用是：1. 构成芯片的导电部分； 2. 起到支撑表面的作用
工艺过程中的基本步骤
• 材料膜的生长
– 在衬底表面淀积材料层
• 向衬底材料的图形转移—光刻
– 在衬底表层上定义不同区域的过程
• 材料膜的选择性去除—刻蚀
– 将光刻胶上的图形转移到衬底表面的材料层的 过程
SiO2 SiO2 SiO2
n+
n+
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
接触孔
n+ n+
SiO2
p+
p+
掩 膜
#7
p阱 n阱 （p-well） （n-well） 开过孔前，需要用CVD方法在整个晶圆上产 衬底 生一层厚的氧化层，因此先放置光掩膜以确 定过孔的位置，然后进行干氧化蚀刻 CVD氧化
n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
n阱 （n-well）
金属化
n+ n+ p+ p+ 用蒸汽或溅射方法在晶圆上形成薄薄的铝层， 然后放置掩膜并蚀刻以形成内部链接 p阱 n阱 （p-well） （n-well）
衬底 NMOS PMOS
SiO2
掩 膜
#8
n+
n+
SiO2
p+
p+
衬底
p阱 （p-well）
第七章 CMOS构成及工艺
OUTLINE
• CMOS的构成
– CMOS反相器的工作原理
• CMOS工艺流程
– 集成电路的工艺技术 – CMOS的工艺过程
CMOS的结构
PMOS
• 结构特点 – VI作为PMOS和NMOS的共栅极 – Vo作为共漏极 – VDD作为PMOS的源极 – GND作为NMOS的源极 – NMOS和PMOS的衬底是分开的 – 均为增强型MOSFET
材料膜的选择性去除—刻蚀
平行光源 光刻只是将光刻胶 上形成临时图形
照明区
掩膜
光刻胶（正胶） 待蚀薄膜 衬底
被刻蚀的部分
显影 光刻胶无须保留
刻蚀后的薄膜
常用刻蚀的方法
• 湿法腐蚀
– 利用液态化学试剂或溶液通过化学反应进行腐 蚀的方法 – 缺点是钻蚀严重，对图形的控制性较差
• 干法刻蚀
– 主要是利用低压放电产生的等离子体中的离子 等与材料发生化学反应或通过轰击等物理作用 达到刻蚀的目的 – 优点是可高保真转移光刻图形
• 集成电路制造中的掺杂技术
– 扩散与离子注入
材料膜的生长技术
• 化学气相淀积（CVD：Chemical Vapor Deposition）
– 它是一种常用的在硅片上生长材料膜的方法， 即将气态物质经过化学反映在硅片上淀积薄膜 材料的过程
• 氧化
– 材料膜上生长出二氧化硅的方法
• 物理气相淀积
– 在集成电路工艺中，淀积金属薄膜的方法。最 常用的方法是蒸发和溅射
N
SiO2
阱 扩 散
n阱 （n-well） 衬底
硼扩散 掩 膜 #2
SiO2
n阱 （n-well） 其次进行的是p阱扩散，为形成p阱， 扩散采用硼。这是放置n型MOSFET所 衬底 必须的。
p阱 （p-well）
n阱 （n-well） 衬底
定义有源区域
掩 膜 #3
生长光刻刻蚀
Si3 N4
SiO2
掺杂工艺—扩散与离子注入
• 扩散是微粒子热运动的统计结果。在较高 的温度下，杂质原子能够克服阻力进入半 导体，并在其中缓慢地运动。 • 离子注入是将具有很高能量的带电杂质离 子射入半导体衬底中掺杂技术
其它的工艺技术
• 隔离技术
– 在集成电路中需要制作大量的晶体管，如何把这 些晶体管在电学上隔离开是非常重要的 – LOCOS（Local Oxidation Isolation）技术（局域氧 化隔离）
– 湿气氧化：在该方法中，氧气首先通过盛有 95℃左右去离子水的石英瓶，将水汽带入氧化 炉内，在高温下与硅反应。与硅反应的氧化剂 同时包括氧气和水汽
光刻
• 光刻是将掩膜版的图形转移到衬底表面的光 刻胶上的过程 • 光刻的基本概念
– 光刻中所需的掩膜版（在集成电路设计的版图设 计阶段获得） – 版图设计是指根据电路功能和性能的要求以及工 艺条件的限制，设计集成电路制造过程中必需的 光刻掩膜版图 – 光刻胶是一种光敏化合物，有正胶和复胶两种， 集成电路工艺中通常使用正胶
• D形成多晶硅栅极，这时CMOS工艺的重要 部分。先刻蚀掉薄的二氧化硅层，然后再 生长一层薄的高质量的栅极氧化物。接下 来确定区域淀积多晶硅层，通常掺入砷（n 型），这一步必须进行光刻。 • E是多晶硅层对掺入杂质起到阻碍作用，可 以保护沟道区域。光刻胶覆盖在需要形成p 型MOSFET的区域，厚氧化层阻止了杂质的 扩散，防止有源区域外形成n+区。 F也是同 理可得只是掺入P+