集成电路基础知识培训课件(PPT 33页)
合集下载
集成电路工程基础PPT课件
超增益晶体管（续）
• (2)扩散穿通型超增益管 采用后两种途径，形成两种结构 • 双磷扩散结构：增加一次N+发射区扩散 • 发射区结深更深，基区宽度变小，内基区杂质浓度变低，增益大大提高 • 双硼扩散结构：增加一次P+基区扩散 • 比普通管基区扩散的结深浅，浓度低，增益大大提高 • 基区接触孔处及外基区周围与普通管基区同时进行扩散，，以减小基极串联电阻
集成晶体管和分立晶体管一样，从基极接触
孔到有效基区之间存在相当大的串联电阻，
由于集成晶体管的各电极都由表面引出，所
以其基极内基电区流电阻平行外于基区发电射阻，结两部和分集组成电结之间，
是横向流动的。
rB=rB1+ rB2=R3+R2+R1
基极串联电阻引起 发射极电流集边效应，
R3 RR1
2
还影响高频增益和
区
C(B) S(C)
VBC<0(VBE>0),VSC<0(VBC >0)
E(N+)
衬底始终接最低电位，寄生 B(P)
反偏
正偏
PNP晶体管截止，等效为寄生
电容
NPN
CJS C(N)
5
第5页/共85页
(2)NPN晶体管饱和或反向有源时
VBC>0(VBE<0),VSC<0 (VBC>0)
寄生PNP晶体管正向有源导通。有电流流向衬 底，影响NPN晶体管的正常工作。 E(N+)
23
第23页/共85页
超增益晶体管（续）
• (3)扩散穿通型超增益管的特点 ①采用圆形发射区，以获得最小周长 ②应用时BC结偏置限制在0V左右，以减小基区宽度调制的影响
24
《集成电路设计》课件
蒙特卡洛模拟法
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
通过随机抽样和概率统计的方法，模 拟系统或产品的失效过程，评估其可 靠性。
可靠性分析流程
确定分析目标
明确可靠性分析的目 的和要求，确定分析 的对象和范围。
进行需求分析
分析系统或产品的使 用环境和条件，确定 影响可靠性的因素和 条件。
进行失效分析
分析系统或产品中可 能出现的失效模式和 原因，确定失效对系 统性能和功能的影响 。
DRC/LVS验证
DRC/LVS验证概述
DRC/LVS验证是物理验证中的两个重要步骤，用于检查设计的物 理实现是否符合设计规则和电路图的要求。
DRC验证
DRC验证是对设计的物理实现进行规则检查的过程，以确保设计的 几何尺寸、线条宽度、间距等参数符合设计规则的要求。
LVS验证
LVS验证是检查设计的物理实现与电路图一致性的过程，以确保设 计的逻辑功能在物理实现中得到正确实现。
版图设计流程
确定设计规格
明确设计目标、性能指标和制造工艺要求 。
导出掩模版
将最终的版图导出为掩模版，用于集成电 路制造。
电路设计和模拟
进行电路设计和仿真，以验证电路功能和 性能。
物理验证和修改
进行DRC、LVS等物理验证，根据结果进 行版图修改和完善。
版图绘制
将电路设计转换为版图，使用专业软件进 行绘制。
集成电路设计工具
电路仿真工具
用于电路设计和仿真的软件， 如Cadence、Synopsys等。
版图编辑工具
用于绘制版图的软件，如Laker 、Virtuoso等。
物理验证工具
用于验证版图设计的正确性和 可靠性的软件，如DRC、LVS等 。
可靠性分析工具
用于进行可靠性分析和测试的 软件，如EERecalculator、 Calibre等。
集成电路 ppt课件
• RTL设计是数字电路设计中的核心环 节。在这一阶段，通过使用相应的硬件
描述语言将电路描述出来，并进行功能
上的验证。
• 综合实现的目的是将相应的RTL描 述转换成硬件电路。这一环节需要 工艺厂商提供相应的工艺信息，综 合工具会根据工艺信息选取相应的 基准单元，并搭建出电路。
：相比于模拟电路，数字电路 layout的生成比较智能，很多EDA软件可以根 据相应约束、门级网表以及相应的工艺信息 进行自动布局布线，尤其是对于大规模的数 字系统的设计，相应的EDA软件给设计人员带 来了极大方便。
• 前一段时间美国禁止Intel 向中国出售用于天河二号升级 的至强处理器更是凸显了我国 集成电路受制于人的现状。
• 晶圆厂
• 专门从事半导体晶圆生产的 公司，是整个集成电路产业的 基础。比较知名的公司如台积 电、中芯国际。
• 集成电路设计企业
• 顾名思义专门设计芯片的公 司，例如高通、华为海思、联 发科。
集成电路
集成电路
• 顾名思义，就是把一定数量的常用电子元件，如电阻、电容、 晶体管等，以及这些元件之间的连线，通过半导体工艺集成在
一起的具有特定功能的电路
ቤተ መጻሕፍቲ ባይዱ
• 抬眼望去生活中到处充满了集成电路。小到LED灯的照明转 换器，大到手机电脑中的芯片。可以说离了集成电路现代社会
就无法运转。
• 如图所示，我国最近三年的 集成电路进口额均超过了2000 亿美元。是我国进口的第一大 商品。
• 后端主要分为布局布线、 版图设计、Tape Out
前端 架构设计 RTL设计 综合实现
后端 布局布线 版图设计 Tape Out
• 架构设计是整个设计过程中最基础的 环节。在这个环节需要确定整个系统的
《集成电路基础》课件
《集成电路基础》ppt课件
目录
• 集成电路简介 • 集成电路的制造工艺 • 集成电路的设计与仿真 • 集成电路的可靠性分析 • 集成电路的发展趋势与挑战
01
集成电路简介
Chapter
集成电路的定义
01
集成电路是将多个电子元件集成在一块衬底上，完成一定的电路或系统功能的微 型电子部件。
02
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
包括测试机、探针台、分选机等 。
封装类型 测试目的 测试方法 测试设备
根据封装材料和结构的不同，可 以分为塑料封装、陶瓷封装、金 属封装等。
包括功能测试、参数测试、可靠 性测试等。
03
集成电路的设计与仿真
Chapter
集成电路设计的基本概念
集成电路设计是将电子系统或电路集成在一块芯片上的 过程，包括电路设计、布局设计和版图生成等步骤。
01
金属化与互连
在芯片表面形成金属互连线，实现芯 片内部元件之间的连接。
05
03
光刻与刻蚀
通过光刻技术将电路图形转移到晶圆 表面，然后进行刻蚀，将图形转移到 薄膜上。
04
掺杂与离子注入
通过掺杂或离子注入的方法，改变薄 膜的导电性能，形成不同元件的PN结 、电极等。
集成电路的制程技术
制程技术分类
分为平面型集成电路和立体型集 成电路，其中平面型集成电路占 据主导地位。
02
仿真工具可以模拟实际制造过 程中的各种条件，如温度、电 压和制造工艺的变化，以评估 设计的性能和可靠性。
03
目录
• 集成电路简介 • 集成电路的制造工艺 • 集成电路的设计与仿真 • 集成电路的可靠性分析 • 集成电路的发展趋势与挑战
01
集成电路简介
Chapter
集成电路的定义
01
集成电路是将多个电子元件集成在一块衬底上，完成一定的电路或系统功能的微 型电子部件。
02
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
包括测试机、探针台、分选机等 。
封装类型 测试目的 测试方法 测试设备
根据封装材料和结构的不同，可 以分为塑料封装、陶瓷封装、金 属封装等。
包括功能测试、参数测试、可靠 性测试等。
03
集成电路的设计与仿真
Chapter
集成电路设计的基本概念
集成电路设计是将电子系统或电路集成在一块芯片上的 过程，包括电路设计、布局设计和版图生成等步骤。
01
金属化与互连
在芯片表面形成金属互连线，实现芯 片内部元件之间的连接。
05
03
光刻与刻蚀
通过光刻技术将电路图形转移到晶圆 表面，然后进行刻蚀，将图形转移到 薄膜上。
04
掺杂与离子注入
通过掺杂或离子注入的方法，改变薄 膜的导电性能，形成不同元件的PN结 、电极等。
集成电路的制程技术
制程技术分类
分为平面型集成电路和立体型集 成电路，其中平面型集成电路占 据主导地位。
02
仿真工具可以模拟实际制造过 程中的各种条件，如温度、电 压和制造工艺的变化，以评估 设计的性能和可靠性。
03
集成电路介绍ppt课件
11．TQFP 扁平簿片方形封装 12．TSOP 微型簿片式封装 13．CBGA 陶瓷焊球阵列封装 14．CPGA 陶瓷针栅阵列封装 15．CQFP 陶瓷四边引线扁平 16．CERDIP 陶瓷熔封双列 17．PBGA 塑料焊球阵列封装 18．SSOP 窄间距小外型塑封 19．WLCSP 晶圆片级芯片规 模封装 20．FCOB 板上倒装片
CSP封装具有以下特点： (1)满足了LSI芯片引出脚不断增加的需要； (2)解决丁IC裸芯片不能进行交流参数测 试和老化筛选的问题； (3)封装面积缩小，延迟时间大大缩小。
5.3 发展趋势
• 1、MCM封装 • 2、三维封装
1、MCM组装 Multi chip module
芯片 封装体
芯片
封装外壳
五、集成电路封装技术
• 1、直插式 • 2、表面贴装式 • 3、芯片尺寸封装 • 4、发展趋势
5.1 直插式
• To封装：
• DIP封装
5.1 直插式
DIP封装特点： • (1)适合PCB的穿孔安装，操作方便； • (2)比TO型封装易于对PCB布线； • (3)芯片面积与封装面积之间的比值较大，故体积
二、集成电路特点
• 集成电路具有体积小，重量轻，引出线和焊接点 少，寿命长，可靠性高，性能好等优点，同时成 本低，便于大规模生产。它不仅在工、民用电子 设备如收录机、电视机、计算机等方面得到广泛 的应用，同时在军事、通讯、遥控等方面也得到 广泛的应用。用集成电路来装配电子设备，其装 配密度比晶体管可提高几十倍至几千倍，设备的 稳定工作 时间也可大大提高。
1959年仙童公司制造的IC
诺伊斯
三、集成电路发展
• 第一阶段：1962年制造出集成了12个晶体管的小规模集成 电路（SSI）芯片。
《集成电路基础知识培训》讲义
标准包装规格
对于SMD 产品，标准包装质量如下表所述。请根据包装数量进行订购。 1. 盒装 柱面式产品用乙烯袋包装，每批包含250到1000件。 然后，将1到20袋装入内盒以组成一批。 最后，将内盒放入纸箱以便装运。（质量随型号的变化而变化。）
2. 管装
DIP产品放置抗静电集成电路管内并装到盒子里以便进行运送。
1)双列直插封装-DIP (Dual In-line Package) 特点：常见封装方法，可以插入插座中(易于测试) ，也可永久焊接到 印刷电路板的小孔上 ，成本较低，适用范围广 。
胶体尺寸分为：300mil、600mil、750mil三种，常用的是300mil、600mil两种。 脚间距一般均为 2.54mm,一般情况下: 引脚数≥24时其胶体尺寸为300mil时，俗称窄体； 引脚数≥24时其胶体尺寸为600mil时，俗称宽体。 适用产品：电源管理类产品、音频、语音IC、LED驱动、电源保护等。 [其他] SDIP (Shrink DIP) 紧缩式双列直插封装，比常规DIP针脚密度高 PDIP (Plastics DIP) 塑料双列直插封装,两管脚间距比常规小，俗称廋型DIP
IC Base Training
集成电路 基础知识
主讲：罗慧丽
一、集成电路的基本概念及分类
第一节 集成电路的基本概念知识
1、什么是集成电路？
我们通常所说的“芯片”指集成电路, 那什么是集成电路呢？
所谓集成电路就是把一个单元电路或一些功能电路，甚至某一整机的功能电路集中 制作在一个晶片上，再封装在一个便于安装、焊接的外壳中的电路上。集成电路有膜 （薄膜、厚膜）、半导体集成电路及混合集成电路。半导体集成电路是利用半导体工艺 将一些晶体管、电阻器、电容器以及连线等制作在很小的半导体材料或绝缘基片上，形 成一个完整电路，封装在特制的外壳中，从壳内向壳外接出引线，半导体集成电路常用 IC表示。
《集成电路》PPT课件
单击鼠标请看演示
从位线输出的每组二进制代码称为一个字。一个 字中含有的存储单元数称为字长，即字长 = 位数。
2. 存储容量及其表2示. 存储容量及其表示
一般用“字数 字长(即位数)”表示 指存储器中存储单元的数量
例如，一个 32 8 的 ROM，表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。
计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。
特
● 用 PLD 实现的电路容易被修改。这种修改通过对 P
LD 重新编程实现，可以不影响其外围电路。因此，其产
点 品的维护、更新都很方便。 PLD 使硬件也能象软件一样
实现升级，因而被认为是硬件革命。
● 较复杂的数字系统能用1片或数片 PLD 实现，因而， 应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件 加密功能。
3. 存储单元结构 (1) 固定 ROM 的存3.储单存元储结单构元结构
Wi
Dj 二极管 ROM
Wi VCC
Dj TTL - ROM
+VDD Wi
1 Dj MOS - ROM
接半导体管后成为储 1 单元；若 不接半导体管，则为储 0 单元。
(2) PROM 的存储单元结构
Wi 熔丝
Dj 二极管 ROM
…
码
An-1
器
存储矩阵
R/W 读/ 写控制电路
CS
…
I/O0 I/O1 … I/Om-1
2n m RAM 的结构图
RAM 与 ROM 的比较
相 ★ 都含有地址译码器和存储矩阵 同 处 ★ 寻址原理相同
★ ROM 的存储矩阵是或阵列，是组合逻辑电路。
从位线输出的每组二进制代码称为一个字。一个 字中含有的存储单元数称为字长，即字长 = 位数。
2. 存储容量及其表2示. 存储容量及其表示
一般用“字数 字长(即位数)”表示 指存储器中存储单元的数量
例如，一个 32 8 的 ROM，表示它有 32 个字， 字长为 8 位，存储容量是 32 8 = 256。
计成功的电路可方便地下载到 PLD，因而研制周期短、 成本低、效率高，使产品能在极短时间内推出。
特
● 用 PLD 实现的电路容易被修改。这种修改通过对 P
LD 重新编程实现，可以不影响其外围电路。因此，其产
点 品的维护、更新都很方便。 PLD 使硬件也能象软件一样
实现升级，因而被认为是硬件革命。
● 较复杂的数字系统能用1片或数片 PLD 实现，因而， 应用 PLD 生产的产品轻小可靠。此外，PLD 还具有硬件 加密功能。
3. 存储单元结构 (1) 固定 ROM 的存3.储单存元储结单构元结构
Wi
Dj 二极管 ROM
Wi VCC
Dj TTL - ROM
+VDD Wi
1 Dj MOS - ROM
接半导体管后成为储 1 单元；若 不接半导体管，则为储 0 单元。
(2) PROM 的存储单元结构
Wi 熔丝
Dj 二极管 ROM
…
码
An-1
器
存储矩阵
R/W 读/ 写控制电路
CS
…
I/O0 I/O1 … I/Om-1
2n m RAM 的结构图
RAM 与 ROM 的比较
相 ★ 都含有地址译码器和存储矩阵 同 处 ★ 寻址原理相同
★ ROM 的存储矩阵是或阵列，是组合逻辑电路。
集成电路课件
集成电路课件集成电路课件随着科技的不断进步和发展，集成电路（Integrated Circuit，简称IC）已经成为现代电子技术的核心。
作为一种将数百万个晶体管、电容器和电阻器等基本电子元件集成在一块硅片上的技术，集成电路的应用范围广泛，涵盖了计算机、通信、医疗、汽车等众多领域。
而在学习集成电路的过程中，课件的使用起到了至关重要的作用。
一、集成电路的基础知识在学习集成电路之前，我们首先需要了解一些基础知识。
集成电路可以分为模拟集成电路和数字集成电路两大类。
模拟集成电路主要用于处理连续信号，如声音、图像等；而数字集成电路则用于处理离散信号，如二进制数据。
此外，我们还需要了解集成电路的分类，例如按规模可分为小规模集成电路、中规模集成电路和大规模集成电路；按功能可分为存储器、运算器、控制器等。
这些基础知识能够帮助我们更好地理解集成电路的原理和应用。
二、集成电路的制造工艺集成电路的制造工艺是实现集成电路功能的关键。
常见的制造工艺包括MOS （金属氧化物半导体）、CMOS（互补金属氧化物半导体）等。
MOS工艺是一种基于硅的半导体工艺，它通过在硅表面形成氧化层和金属层来制作电子元件。
而CMOS工艺则是MOS工艺的改进版本，它通过在硅表面形成氧化层和金属层的同时，还在硅表面形成了P型和N型的晶体管，从而实现了更高的集成度和更低的功耗。
三、集成电路的设计与测试集成电路的设计是集成电路课程的重点内容之一。
在设计集成电路时，我们需要考虑电路的功能、性能、功耗等方面的要求。
常用的设计工具包括EDA（电子设计自动化）软件，它能够帮助我们进行电路的模拟、布局和验证等工作。
此外，集成电路的测试也是不可忽视的环节。
通过测试，我们可以验证电路的功能和性能是否符合设计要求，并找出可能存在的问题。
常用的测试方法包括静态测试和动态测试等。
四、集成电路的应用集成电路的应用范围广泛，几乎涵盖了现代社会的方方面面。
在计算机领域，集成电路被广泛应用于处理器、内存、硬盘等核心设备中，为计算机的高性能和高速度提供了基础支持。
电子行业集成电路设计培训ppt
总结词
高精度、低噪声、稳定性强
详细描述
高性能模拟电路的集成电路设计要求高精度 、低噪声和稳定性强。这类电路通常用于信 号的采集、放大和处理，需要保证信号的质 量和稳定性。在设计过程中，需要考虑到电 路的噪声、线性范围和稳定性等因素，以确
保其性能达到最优。
案例三
总结词
多核处理、低功耗、集成度高
详细描述
详细描述
集成电路是将晶体管、电阻、电容、电感等电子元件，以及连接它们的金属导线，全部集成在一块衬底上，完成 一定的电路或系统功能的微型电子部件。其尺寸小、重量轻、可靠性高，同时具有高速度、低功耗、低成本等优 点，广泛应用于通信、计算机、消费电子、工业控制等领域。
集成电路的发展历程
总结词
集成电路的发展经历了从小规模集成电路到大规模集 成电路再到超大规模集成电路的演变过程，其技术不 断革新，性能不断提升。
设计规则检查和布局与电路图一致性 检查，确保版图设计的正确性。
版图编辑工具
如Laker、Virtuoso等，用于绘制集 成电路版图。
集成电路仿真与验证
功能仿真
使用仿真软件对电路功 能进行模拟，验证电路
功能正确性。
时序仿真
对电路进行时序分析， 确保电路时序满足要求
。
形式验证
使用数学方法验证电路 设计的正确性。
系统级芯片（SoC）是一种高度集成的集成电路，通常包含多个处理器核、存储器和其 他外设。由于其高度的集成度和低功耗要求，设计者需要在有限的面积和功耗预算内实 现最优的性能。在设计过程中，需要考虑到多核处理器的调度、功耗管理和接口设计等
因素。
感谢您的观看
THANKS
02 集成电路设计基础知识
电路分析基础
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路制造流程
1、掩膜版加工 2、晶圆加工
前工序
3、中测（切割、减薄、挑粒）
4、封装或绑定
后工序
5、成测
集成电路制造流程
掩膜版加工
在半导体制造的整个流程中，其中一部分就是从版图到wafer制造中 间的一个过程，即光掩膜或称光罩(mask)制造。这一部分是流程衔接的关 键部分，是流程中造价最高的一部分，也是限制最小线宽的瓶颈之一。
引脚数≥00mil时，俗称宽体。
3、前、后工序:IC制造过程中, 晶圆光刻的工艺(即所谓流 片),被称为前工序,这是IC制造的最要害技术;晶圆流片后, 其切割、封装等工序被称为后工序。
中测（硅片的测试）
中测（Wafer test）是半导体后道封装测试的第一站。 中测有很多个名称，比如针测、晶圆测试、CP（Circuit Probing）、 Wafer Sort、Wafer Probing等等。 中测的目的是将硅片中不良的芯片挑选出来，然后打上红点或者是黑点。
随着IC高度集成化、芯片和封装面积的增大、封装层的薄壳 化以及要求价格的进一步降低，对于模塑料提出了更高且综合性 的要求。
2、集成电路封装形式的简介
集成电路的封装形式有很多，按封装形式可分 三大类，即双列直插型、贴片型和功率型。
在选择器件封装形式应首先考虑其胶体尺寸和 脚间距这两点。胶体尺寸是指器件封装材料部分的 宽度（H），一般用英制mil来标注；脚间距是指器 件引脚间的距离（L），一般用公制mm来标注。
集成电路的英文是：Integrated Circuit 简称为IC
2、集成电路的分类
• 通用集成电路General IC 例如单片机、存储器等，通用都可以理解为一般常用的。
• 专用集成电路Application Specific Integrated Circuit 简称为ASIC ASIC是专门为了某一种或几种特定功能而设计的，它也 是相对于通用集成电路而言的，除通用的一些集成电路外， 都可称为专用集成电路。
集成电路 基础知识
一、集成电路的基本概念及分类
第一节 集成电路的基本概念知识
1、什么是集成电路？
我们通常所说的“芯片”指集成电路, 那什么是集成电路呢？
所谓集成电路就是把一个单元电路或一些功能电路，甚至某一整机的功能电路集中 制作在一个晶片上，再封装在一个便于安装、焊接的外壳中的电路上。集成电路有膜 （薄膜、厚膜）、半导体集成电路及混合集成电路。半导体集成电路是利用半导体工艺 将一些晶体管、电阻器、电容器以及连线等制作在很小的半导体材料或绝缘基片上，形 成一个完整电路，封装在特制的外壳中，从壳内向壳外接出引线，半导体集成电路常用 IC表示。
现代光刻依靠的一种类似于放大照片底片的投影印刷。图是简化的曝光过 程。透镜系统校准一个强UV光源，称为光罩的金属盘子会挡住光线。UV 光穿过光罩中透明的部分和另外的透镜在wafer上形成图像。
晶圆的介绍
晶圆是指硅半导体积体电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆； 它多指单晶圆片，由普通的硅沙提炼而成，是最常用的半导体材料。它的常用直径 尺寸分为4英寸、5英寸、6英寸、8英寸等规格，近来发展出12英寸甚至更大规格的， 晶圆越大，同一圆片上可生产的IC就越多，可降低成本，但要求材料技术和生产技 术更高。
这就是“晶圆”，英文为“Wafer”
名词解释
1、光刻：IC生产的主要工艺手段,指用光技术在晶圆上刻 蚀电路。
2、线宽:4微米/1微米/0.6微米/0.35微米/035微米等,是指IC 生产工艺可达到的最小导线宽度,是IC工艺先进水平的主 要指标.线宽越小,集成度就高,在同一面积上就集成更多电 路单元。
在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。晶 圆的原始材料是硅，而地壳表面有用之不竭的二氧化硅。二氧化硅矿石经由电弧炉 提炼，盐酸氯化，并经蒸馏后，制成了高纯度的多晶硅，其纯度高达 0.99999999999。晶圆制造厂再将此多晶硅融解，再于融液内掺入一小粒的硅晶体 晶种，然后将其慢慢拉出，以形成圆柱状的单晶硅晶棒，由于硅晶棒是由一颗小晶 粒在熔融态的硅原料中逐渐生成，此过程称为“长晶”。硅晶棒再经过研磨，抛光， 切片后，即成为积体电路工厂的基本原料——硅晶圆片
2、集成电路封装形式的简介
1)双列直插封装-DIP (Dual In-line Package)
特点：常见封装方法，可以插入插座中(易于测试) ，也可永久焊接到 印刷电路板的小孔上 ，成本较低，适用范围广 。
胶体尺寸分为：300mil、600mil、750mil三种，常用的是300mil、600mil两种。 脚间距一般均为 2.54mm,一般情况下:
3、ASIC的分类
ASIC可以分为全定制（Full Custom）半定制（Semi-Custom）
• “全定制(Full-Custom)”是一种基于晶体管级的ASIC设计方式，包 括在晶体管的版图尺寸、位置及布局布线等技术细节上的精心设计， 最后将设计结果交由厂家去进行掩模制造，制造成芯片。这种设计 方法的优点是芯片可以获得最优的性能，即面积利用率高、速度快、 功耗低，而缺点是开发周期长，费用高，只适合大批量产品开发。
所用到的设备有测试机（IC Tester）、探针卡（Probe Card）、探针台 （Prober）以及测试机与探针卡之间的接口（Mechanical Interface）。
集成电路的封装
1、什么是集成电路的封装
集成电路的封装就是将封装材料和半导体芯片结合在一起， 形成一个以半导体为基础的电子功能块器件。封装材料除了保护 芯片不受外界灰尘、潮气、机械冲击外，还起到了机械支撑和散 热的功能。当今约有90%的芯片用模塑料进行封装。
• 半定制(Semi-Custom)”是一种约束性ASIC设计方式。半定制ASIC通 常是包含门阵列(Gata Array)和标准单元(Standard Cell)设计法，这两 种方法都是约束性的设计方法，其主要目的就是简化设计，牺牲芯 片性能为代价来缩短开发时间。
电路设计
版图设计
集成电路芯片的显微照片