三位数显示计时器定时器数电课程设计

文档大全

沈阳航空航天大学

课程设计三位数字显示计时器定时器设计

班级

学号

学生姓名

指导教师

文档大全

沈阳航空航天大学

课程设计任务书

课程名称电子线路课程设计

课程设计题目三位数字显示计时器定时器设计

课程设计的内容及要求：

一、设计说明与技术指标

设计一个三位数字显示计时器、定时器电路，技术指标如下：

①计时、定时能够任意启停，保持计时、定时结果；

②开机自动复位；

③最大显示时间为9分59秒；

④设置时间，定时报警；

二、设计要求

1．在选择器件时，应考虑成本。

2．根据技术指标，通过分析计算确定电路和元器件参数。

3．画出电路原理图（元器件标准化，电路图规范化）。

三、实验要求

1．根据技术指标制定实验方案；验证所设计的电路，用软件仿真。

2．进行实验数据处理和分析。

四、推荐参考资料

1. 童诗白，华成英主编．模拟电子技术基础．[M]北京：高等教育出版社，2006年

五、按照要求撰写课程设计报告

文档大全

成绩评定表： 序号 评定项目 评分成绩 1 设计方案正确，具有可行性，创新性（

15分）

2 设计结果可信（例如：系统分析、仿真结果）（15分）

3 态度认真，遵守纪律（15分）

4 设计报告的规范化、参考文献充分（不少于5篇）（25分） 5

答辩（30分）

总分

最终评定成绩（以优、良、中、及格、不及格评定）

指导教师签字：

2016年 12月 31日

文档大全

一、概述

此次课设题目为及时定时系统，计时器和定时器在人们日常生活中有着广泛的应用， 本次课程就是设计利用555定时器以及数字逻辑芯片和数码管实现数字电子计时器和定时器功能，能够满足基本的功能要求，电路要求由可控脉冲发生器、计数电路，显示数码管电路以及报警电路组成。旨在通过这次课程设计实现知识的活学活用，能够将知识运用到实践中去，数字电路分为组合电路和逻辑电路，而本次课设则是基于对逻辑同步或者异步知识的掌握，能够根据题目选用相应的芯片，设计相应的电路，是本次实验最大的目的。

二、方案论证

方案一：使用数字电路的原理设计本方案，方案一利用555定时器以及数字逻辑芯片和数码管实现数字电子计时器和定时器功能，电路要求由可控脉冲发生器、计数电路，显示数码管电路以及报警电路组成。使用555多谐振荡器产生脉冲信号，使用数字芯片进行计数，通过LED 进行报警最后使用显示译码器显示计数。所以一共有四部分组成。

图1 总体电路的原理框图

方案二：

方案二采用单片机编程进行设计实现计时器或者定时器的设计。

文档大全

本设计采用的是方案一，由于本学期只掌握了数字电路的学习，对于单片机的知识有生疏，所以采取方案一实现计时器定时器的设计。

三、电路设计

3.1电路设计总体方案 3.1.1设计基本思路

本次设计功能为计时器与定时器，对于计时器来说，可以认为是一个计数器的应用，通过脉冲源产生方波信号，让信号作用于计数芯片实现计数功能，同时，为了满足三位数显示计时器，需要用到数码管，为了实验电路的简单可操作性，采用自带译码器功能的显示数码管，通过计数器的串行连接以及对于进制的设置实现最大输出9：59。控制电路采用简易开关控制脉冲的接入，可以随时暂停，启动。报警系统采用发光二极管实现，通过高低电平实现对于二极管亮暗的控制。定时器在报警电路，脉冲源，控制电路中使用相同的元器件，但是计数功能发生改变，通过使用74LS192实现减法计数器的功能，用置数法实现最大值9:59的设置。 3.1.2 设计总流程图

图2 总体电路的原理框图

3.2 555多谐振荡器，74LS160，74LS192介绍

3.2.1 555多谐振荡器

文档大全

555多谐振荡器采用555芯片，通过电阻和电容的计算周期，使之产生周期脉冲，555多谐振荡器的3引脚为脉冲输出口，将之引入计数器脉冲端，从而实现计数功能。

图3 555

多谐振荡器电路框图

3.2.2 74LS160

160为可预置的十进制计数器，共有54/74160 和54/74LS160 两种线路结构型式,其主要电器特性的典型值如表3-1(不同厂家具体值有差别): 74LS160的主要电器特性 异步清零端/MR1 为低电平时，不管时钟端CP 信号状态如何，都可以完成清零功能。 160的预置是同步的。当置入控制器/PE 为低电平时，在CP 上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。

3.2.3 74LS192

192为十进制可逆加减法计数器，通过使能端的控制，实现加减法控制，通过555脉冲加入脉冲端实现计数，从而控制显示译码器产生十进制数。 定时器电路采用的是双时钟方式的十进制可逆计数器74LS192，其中74LS192的VCC 与分别为电源、地引脚；P0、P1、P2、P3为并行数据输入端；Q0、Q1、Q2、Q3为数据输出端；CPD 为减法计数脉冲输入端；PL 为异步预置输入控制端（低电平有效）；MR 为异步清零复位输入控制端（高电平有效）；TCU 为进位输出端（低电平有效）；TCD 为借位输出端（低电平有效）。

3.3 数字逻辑控制，脉冲信号产生，计数器计数和数码管显示模块

文档大全

3.3.1报警系统模块

计时器运用的报警原理为：本次报警实现的是60s 报警的任务，计时器为从0:00开始计时，当计时器计时到8:59时，根据进位要求，接下来的状态为9:00，即当分位显示为9是，即为00到59的60s 计时，故只要满足分位为9即可满足60s 计时的报警功能，分位为9即1001，当输出为1001是与门输出为高电平，发光二极管阴极接地，阳极为高电平，导通，发光报警。

图4 计时器报警电路的框图

定时器同样实现的最后60s 报警的功能，由于定时器为从9:59开始倒计时，故当分位显示为0时候，后两位为59，即可实现从59-00的倒计时功能，当分位为0是，二进制为0000，输出为0，通过反相器呈现高电平，加到二极管的阳极，阴极接地，二极管导通，故发光报警。

图5 定时器报警电路的框图