实验一 半导体材料的缺陷显示及观察资料讲解
半导体材料的缺陷特性研究
半导体材料的缺陷特性研究半导体材料，这玩意儿听起来是不是感觉挺高大上的？其实啊，它就在咱们身边，像手机、电脑，里面都有它的身影。
咱们今天就来好好聊聊半导体材料的缺陷特性。
先来说说什么是半导体材料的缺陷吧。
就好比一个班级，每个同学都应该好好坐在自己的座位上学习，可总有那么几个调皮捣蛋的，不好好待着，这就相当于半导体材料中的缺陷。
比如说，有点半导体材料里会有杂质原子混进去，这就像是班级里突然来了个转学生，还不太适应新环境，影响了整个班级的秩序。
还有一种情况叫空位缺陷，这就好比本来应该坐人的座位空着了，没人在那发挥作用。
我之前在实验室里就碰到过这么一档子事儿。
当时我们在研究一种新型的半导体材料，一切准备工作都做得妥妥的。
可等测试的时候，数据就是不对劲。
大家都急得像热锅上的蚂蚁，不知道问题出在哪儿。
后来经过反复排查，发现是材料里有一小部分出现了杂质缺陷，就因为这一点点小问题，整个实验都得重新来过。
再说说线缺陷，这就像是在操场上跑步，本来应该是直直的跑道，结果有一段凹下去了，那跑起来能顺溜吗？半导体材料里要是有了线缺陷，那电流传输也会受到影响。
半导体材料的缺陷还会影响它的电学性能。
比如说，有缺陷的地方电阻可能就会变大，电流就不容易通过，这就像路上有个大石头挡着，车开过去就得费更多的劲。
而且啊，半导体材料的缺陷对光学性能也有影响。
就好像一块原本透明的玻璃，因为有了瑕疵，光线透过的时候就会发生折射或者散射，不再那么清晰明亮。
在实际应用中，我们得想办法控制这些缺陷。
一方面，要尽量减少缺陷的产生，从原材料的选择到加工工艺，都得严格把关。
另一方面，有时候我们还会故意引入一些特定的缺陷，来实现我们想要的性能。
这就好比在一个团队里，合理安排每个人的角色，让大家都能发挥出最大的作用。
总之，半导体材料的缺陷特性可不是个小问题，我们得认真对待，才能让半导体材料更好地为我们服务。
就像我们在生活中，要及时发现自己的“缺陷”，努力改正或者利用它们，让自己变得更优秀！。
半导体材料实验讲义
6
3）热场的调整 热场的调整是一项重要而细致的工作。一个合理的热场是晶体正常生长，降 低缺陷，提高单晶成品合格率的保证和关键。在单晶炉中影响热场的因素很多， 下面介绍几种调整热场的方法： ⑴ 纵向温度梯度的调整： a. 在有保温盖的系统中，保温盖孔径的大小影响纵向温度梯度大小，加大 保温盖孔径会增大纵向温度梯度。 b. 在有保温盖板的系统中，第一层石墨保温罩降低数十毫米，一般也可以 增加纵向温度梯度。 c. 去掉盖板或降低保温罩的高度，可以增大纵向温度梯度。 d. 在有保温盖的系统中，提高整个保温罩的高度，可明显降低纵向温度梯 度； e. 在无保温盖板的系统中，降低保温罩的高度能增加纵向温度梯度；减少 保温罩的层数亦可增加纵向温度梯度。 f. 改变拉晶过程中的坩埚位置， 可以提高或降低纵向温度梯度， 具体的是升 高埚位提高纵向温度梯度，还是降低埚位提高纵向温度梯度，这要看每个系统而 定，一般的说，升高埚位使纵向温度梯度增加。 在无坩埚随动的单晶炉中，坩埚位置的确定，应注意以下两点： A) 坩埚的最高位置是埚内最高液面必须低于加热器的上开槽处，因为在加
半 导 体 材 料 实 验
目
录
实验一 实验二 实验三 实验四 实验五
直拉法硅单晶制备实验………………………………………1 单色 X 射线衍射法晶体定向………………………………18 金相观察……………………………………………………25 暗室技术……………………………………………………28 付立叶变换红外吸收光谱法测定硅单晶中的氧、碳含量 ………………………………………………………………32
3
少挥发物在籽晶杆上附着。此外还能接住由炉壁顶部脱落下来的挥发物，以保持 熔硅的清洁。但是在开始拉晶时，由于接渣盘距离熔体表面很近，它的表面热反 射会对液面的温度分布有一定的影响。 石墨坩埚：它支持石英坩埚，其结构形状对拉晶时热场分布有重要的影响。
半导体中杂质与缺陷表现
玻尔原子模型
玻尔原子电子的运动轨道半径为：
rH
oh2 mo q2
n2
n=1为基态电子的运动轨迹
玻尔能级：
En
moq4 8 o2h2n2
半导体中的杂质和缺陷表现
(2)受主电离能和受主能级
受主电离能△EA=空穴摆脱受主杂质束缚成为导电 空穴所需要的能量
受主能级EA：被受主杂质所束缚的空穴能量
Ec
EAEAEV
△EA
EA
Ev
半导体中的杂质和缺陷表现
受主杂质的电离能小，在 常温下基本上为价带电离 的电子所占据——空穴由 受主能级向价带激发。
Ec
+ ED
Ev
施主电离能
施主电离能△ED=弱束缚的电子摆脱杂质原子 束缚成为晶格中自由运动的 电子（导带中的电子）所需 要的能量
EC △ED =EC－ ED ED
EV
半导体中的杂质和缺陷表现
施主杂质的电离能小， 在常温下基本上电离。
晶 体P
杂质 As Sb
Si 0.044 0.049 0.039
金刚石结构Si中，一 个晶胞内的原子占晶 体原胞的34%，空隙 占66%。
半导体中的杂质和缺陷表现
(1) 间隙式→杂质位于组成
半导体的元素或离子的格
点之间的间隙位置。
Li：0.068nm
(2) 替位式→杂质占据格点的 位置。大小接近、电子壳层
Si
Si
Si
Li
Si
P
Si
结构相近
Si：r=0.117nm
重点 掌握锗、硅晶体中的杂质能级， Ⅲ-Ⅴ 族化合物半导体的杂质能级。
施主/受主 施主杂质/受主杂质
浅能级杂质电离能的计算
半导体中的杂质和缺陷
不含任何杂质
实际应用中的
极其微量的杂质和缺陷， 能够对半导体材料的物理性质 和化学性质产生决定性的影响
在硅晶体中，若以105个硅原子中掺入一个杂质原子的比例掺入硼(B)原子，则硅晶体的导电率在室温下将增加103倍。 用于生产一般硅平面器件的硅单晶，位错密度要求控制在103cm-2以下，若位错密度过高，则不可能生产出性能良好的器件。(缺陷的一种)
添加标题
实验测得，Ⅴ族元素原子在硅、锗中的电离能很小，在硅中电离能约为0.04~0.05eV，在锗中电离能约为0.01eV，比硅、锗的禁带宽度小得多。
2.1.2 施主杂质、施主能级3
2.1.2 施主杂质、施主能级4
2.1.3 受主杂质、受主能级1
硅中掺入硼（B）为例，研究Ⅲ族元素杂质的作用。当一个硼原子占据了硅原子的位置，如图所示，硼原子有三个价电子，当它和周围的四个硅原子形成共价键时，还缺少一个电子，必须从别处的硅原子中夺取一个价电子，于是在硅晶体的共价键中产生了一个空穴。硼原子成为一个带有一个负电荷的硼离子（B-），称为负电中心硼离子。其效果相当于形成了一个负电中心和一个多余的空穴。
利用杂质补偿的作用，就可以根据需要用扩散或离子注入等方法来改变半导体中某一区域的导电类型，以制备各种器件。
若控制不当，会出现ND≈NA的现象，这时，施主电子刚好填充受主能级，虽然晶体中杂质可以很多，但不能向导带和价带提供电子和空穴，（杂质的高度补偿）。这种材料容易被误认为是高纯度的半导体，实际上却含有很多杂质，性能很差。
2.1.3 受主杂质、受主能级2
02
单击此处添加小标题
03
单击此处添加小标题
单击此处添加小标题
01
2.1.3 受主杂质、受主能级3
半导体材料中的缺陷分析研究
半导体材料中的缺陷分析研究随着科技的不断发展，半导体材料在科研和实际应用中扮演着越来越重要的角色。
作为电子产品元器件制造的关键材料之一，半导体材料的质量直接影响到电子产品的性能和可靠性。
然而，在半导体材料的生产和使用过程中，缺陷问题难以避免，进而影响其性能和可靠性。
在半导体材料中，缺陷是指材料晶体结构中不存在的原子、空位和夹杂等缺陷。
这些缺陷对半导体的电学、光学和热学特性产生广泛影响。
缺陷极易捕获、辐射和再结合电子和空穴，导致电导率和发射率的变化，强烈影响半导体器件的性能。
因此，深入研究半导体材料中的缺陷问题有着重要的实际和理论意义。
为了深入了解和解决半导体材料中的缺陷问题，科学家们长期致力于半导体缺陷的分析和研究。
一些常用的方法包括X射线衍射、拉曼光谱、荧光光谱、透射电镜、原子力显微镜等。
这些方法可以检测并定量分析半导体中的缺陷信息，为半导体材料的制备、加工和性能优化提供理论依据和指导。
在半导体材料的实际制备和加工过程中，缺陷问题尤为重要。
生长过程中的生长速度、温度和压力等因素均可能导致晶体缺陷。
对于不同的半导体材料，其晶格结构、元素取代和杂质掺入等因素也会对晶体缺陷产生不同的影响。
因此，对不同半导体材料的缺陷问题进行深入研究，定量分析其类型、密度、分布和空间结构等特征，有助于制定更加科学合理的生产和加工方案。
除了半导体材料的制备和加工过程外，缺陷问题在半导体器件的使用中也十分常见。
如何有效控制和消除半导体器件的缺陷问题，成为提高其性能和可靠性的重要途径。
一些常用的方法包括化学腐蚀、电学腐蚀、等离子体处理、离子注入等。
通过这些方法，可以有效地改变半导体材料中的缺陷分布和密度，从而优化其性能和可靠性。
总之，半导体材料中的缺陷问题是一个十分关键的研究方向。
深入研究和解决半导体材料中的缺陷问题，有着重要的理论意义和实际应用意义。
只有不断提高半导体材料缺陷问题的研究深度和广度，制定出更加科学合理和有效的缺陷控制方案，才能更加有效地推动电子科技和信息技术的发展。
半导体材料层错、位错的显示
实验半导体材料层错、位错的显示通常制造电子器件要求所采用的半导体材料是单晶体，就是说要求材料的原子排列严格按照一定的规律。
但是由于种种原因，实际的单晶中往往存在某些缺陷，位错就是其中的一种。
在硅单晶中，由于种种原因，特别在高温下材料的内应力使原子面间产生滑移，晶面局部产生范性形变，这种形变即形成位错，使得完整的晶体结构受到破坏。
在外延生长过程中，原子的排列仍然要按一定的顺序，但是由于如样品表面机械损伤、表面沾污气体不纯等种种原因，使得外延层原子的排列次序发生了错误，这种原子层排列发生错乱的地方叫层错，它是一种面缺线。
半导体材料中位错的存在对晶体管集成电路器件的电学和力学性质都有影响。
层错对器件制造工艺的影响和位错相似，可以造成三极管发射区-收集区穿通，也可以不同程度的影响p-n结的反相特性，一般要求外延层中的层错密度小于102/cm2，大规模集成电路则要求更小。
位错的显示方法有X射线法、电子显微镜法和铜缀饰红外透射法等，最简单常用的是腐蚀金相法，本实验就采用腐蚀金相法。
这种方法的优点是设备简单，其缺点是只观测到与被测点相交的位错线。
本实验的目的是掌握金相显微镜的使用方法；熟悉半导体材料硅单晶片的位错、外延层层错的显示方法；掌握计算层错、位错密度以及外延层厚度的方法。
一、实验原理在硅单晶中，有位错的地方其原子的排列失去规则性，结构比较松散，在这里的原子具有较高的能量，并受到较大的张力，因此在位错线和表面相交处很容易被腐蚀形成凹下的坑，即所谓腐蚀坑，我们正是利用这个特性来显示位错和层错的。
1．层错的腐蚀硅的晶体结构是金刚石结构，在(111)方向上它的排列次序是：AA´BB´CC´即三个双层密排面一个重复周期。
假设外延衬底表面层的原子是按A原子层排列，那么按正常次序外延生长的第一层原子应为A´原子层。
但由于表面沾污、伤痕或晶格缺陷、原子在该处沉积等原因，使得表面某一区域出现反常，不是按A‘原子面排列，而是按B原子面排列，以此类推，形成了ABB´CC´AA´...... 的排列。
半导体材料中的缺陷分析及解决方案研究
半导体材料中的缺陷分析及解决方案研究近年来，随着半导体技术的快速发展和应用的广泛推广，半导体材料的缺陷分析及解决方案引起了研究者们的广泛关注。
缺陷是指半导体材料中出现的任何损害、扭曲或不完整的部分，它们可能对半导体器件的性能产生直接的或间接的影响。
因此，准确分析半导体材料中的缺陷并提出相应的解决方案，对于提高半导体器件的性能和可靠性具有重要意义。
首先，对于半导体材料中的缺陷进行准确分析是解决问题的关键。
常用的缺陷分析方法包括光学显微镜观察、透射电子显微镜和扫描隧道显微镜等。
光学显微镜观察是最常用的方法之一，它通过对样品进行不同角度和不同焦距下的显微观察，可以直接观察到样品表面的缺陷。
透射电子显微镜可以观察到更小尺寸的缺陷，其原理是通过电子束的透射来观察样品内部的微结构。
扫描隧道显微镜则可以用来观察表面原子的排列情况和缺陷的形态。
这些分析方法的结合可以全面、准确地了解半导体材料中的缺陷情况，为解决问题提供准确的基础信息。
针对不同类型的半导体材料缺陷，研究者们也提出了各种不同的解决方案。
例如，在硅和硅基材料上，常见的缺陷有晶格缺陷、异质结缺陷和氧化层缺陷等。
针对晶格缺陷，可以通过晶体生长过程中严格控制原子的布局和结构来减少缺陷的产生。
异质结缺陷可以通过设计和优化界面结构、控制材料的生长条件等方法来减少。
而氧化层缺陷则可以通过改变氧化工艺或添加适当的掺杂剂来解决。
这些解决方案都是通过调整材料的结构和性质来减少或消除缺陷的形成和影响。
另外，对于半导体材料中的缺陷，还可以通过掺杂和修复技术来解决。
掺杂是指向半导体材料中引入适当的杂质，以改变器件的性质和缺陷分布。
例如，可以通过加入掺杂剂改变材料的能带结构，从而消除或减少缺陷的影响。
修复技术则是指通过热处理或者添加特殊材料来修复已经形成的缺陷。
例如，在半导体材料中加入硅或氧化物等材料，可以填补晶格缺陷，提高材料的完整性和稳定性。
此外，半导体材料缺陷的分析和解决方案也可以借鉴其他领域的经验和技术。
半导体缺陷测量
一、概述
在半导体晶体的生长过程和器件的制造过程中，会产生许多晶体缺陷。有些缺陷在适量的程度内是有益的。如必要的外来掺杂原子以及均匀而少量的位错等。然而，大多数，晶体缺陷是有害的。有些缺陷的存在，直接影响晶体的物理化学性质，从而使半导体器件的电学性能和光学性能发生显著的变化，影响器件的可靠性和成品率。因此，研究晶体缺陷的产生、分布及数量，找出其形成、发展和制备工艺与器件参数的关系是极其有用的。
（9）关闭电源，整理实验仪器。
六、实验数据记录及处理
目镜放大倍数为M目=10
物镜放大倍数为M物=40
明视场直径D=5.4mm
位错个数为N1=11 N2=12 N3=7 N4=10 N5=12
所以，显微镜总放大倍数为M=M目·M物=10*40=400
则视场真正的半径为r=D/(2M) =5.4/(2*400) =6.75*10-3mm
2.线缺陷
位错属于线缺陷，是半导体中最主要的缺陷。位错是由于晶体中部分原子滑移生成晶格排列“错乱”形成的。它于晶体范性形变密切相关。位错分为螺位错、刃位错以及两者兼有的混合位错。位错的存在，增强对载流子的散射，从而影响载流子迁移率；位错在禁带中形成施主、受主能级，起复合中心作用，而影响载流子的寿命；位错还可以引起PN结结面不整，而影响晶体管击穿电压和放大倍数。
腐蚀液的配制要求蚀坑出现率高、特征性强、再现性好。硅的常用腐蚀液的配方有多重，我们采用的是1961提出的Sirtl腐蚀液，其配方是50克GrO3加100毫升H2O组成标准液，使用时再以标准液：HF=1：1的比例现配先用。为了控制腐蚀速率，可增减HF量（2:1到1:2之间）
2.基本原理
（1）透镜及其放大原理
普通放大镜的放大倍数有限，不能用来观察微小的物体，因此需要用显微镜。最简单的显微镜可看作是由两片凸透镜组成的光学系统。如图五所示。靠近物体有透镜L1叫物镜，靠近眼睛的透镜叫目镜。被观察的物体AB放在物镜的焦点之外，通过物镜后可获得一个倒立的实像A1B1，它恰好位于目镜的焦点之内，目镜将此像再次放大，在明视距离S处成虚像A2B2，A2B2为眼睛这一光学系统的目标，在视网膜上成的像便是物体通过显微镜获得的最终图像，相对于物体是倒立的。
半导体材料结构的缺陷研究
半导体材料结构的缺陷研究近年来，半导体材料的研究和应用正变得越来越重要。
半导体材料的性质取决于其结构的完整性和缺陷情况。
因此，研究半导体材料的结构缺陷成为一项重要课题。
半导体材料的结构缺陷可以分为点缺陷、线缺陷和面缺陷。
点缺陷指的是材料中出现的原子位移或缺失，例如空位和杂质原子。
线缺陷是指在材料中形成的原子排列的缺陷，比如晶格错位和螺旋位错。
而面缺陷则是指材料表面的缺陷，如表面氧化层和界面。
研究表明，这些结构缺陷对半导体材料的性能有着很大的影响。
例如，点缺陷可以改变材料的导电性质，从而影响半导体器件的电流传输特性。
线缺陷和面缺陷则可能导致材料的机械强度降低，从而影响材料的可靠性和使用寿命。
为了研究半导体材料的结构缺陷，科学家们采用了各种表征技术。
其中，最常见的方法是透射电子显微镜（TEM）。
TEM可以观察到原子尺度的结构缺陷，并通过对高分辨率图像的分析，推断出缺陷的类型和分布。
此外，X射线衍射（XRD）和扫描电子显微镜（SEM）也常用于表征材料的结构缺陷。
通过研究材料的结构缺陷，科学家们可以探究材料的成长机制和性质变化规律。
例如，在半导体材料中控制点缺陷的形成和分布可以提高器件的性能和稳定性。
另外，通过改变材料的生长条件和加工工艺，可以控制材料的线缺陷和面缺陷，从而提高材料的机械强度和电学性能。
更进一步，研究半导体材料的结构缺陷也有助于设计新型材料。
通过引入特定类型的缺陷，科学家们可以调控材料的能带结构和光学性质。
这种调控可以用于开发新型的半导体器件，如太阳能电池和光电二极管，从而推动相关领域的进步。
然而，半导体材料的结构缺陷研究仍面临一些挑战。
首先，缺陷的检测和表征技术需要更高的分辨率和更广泛的适用性。
其次，缺陷的形成机制和演化规律仍不完全清楚，需要进一步的理论和实验研究。
最后，利用结构缺陷设计新型材料的方法需要更多的探索和创新。
总之，半导体材料的结构缺陷研究对于理解材料性质、改善器件性能以及设计新型材料具有重要意义。
半导体材料的微观结构与缺陷分析研究
半导体材料的微观结构与缺陷分析研究半导体材料作为现代电子器件的基础，其微观结构与缺陷分析显得尤为重要。
本文将探讨半导体材料微观结构的基本概念以及常见的缺陷类型，并介绍一些常用的分析方法。
一、半导体材料的微观结构半导体材料的微观结构是指由原子、晶体、晶粒和晶内缺陷等组成的结构。
从原子的角度来看，半导体材料由原子核和围绕核运动的电子组成。
不同的原子种类和排列方式决定了半导体材料的性质。
例如，硅材料由硅原子组成，具有较好的半导体特性。
从晶体的角度来看，半导体材料具有有序的、重复出现的结构，称为晶格。
晶格可以分为面心立方、体心立方和简单立方等。
晶格的排列方式直接影响到半导体材料的电学和光学性质。
晶粒是指晶体中较大且连续的晶体区域。
晶粒的大小和分布对半导体材料的性能有一定影响。
较小均匀的晶粒有助于减少缺陷，提高半导体材料的性能。
除了上述的基本结构，半导体材料还存在着一些缺陷，接下来将详细介绍。
二、半导体材料的缺陷类型半导体材料的缺陷可以分为点缺陷、线缺陷和体缺陷三种类型。
1. 点缺陷：点缺陷是指晶体中一个或几个原子的位置出现异常，包括空位、杂质原子和氧化物等。
这些点缺陷会导致晶体结构的紊乱，从而影响半导体材料的导电性能。
2. 线缺陷：线缺陷是指晶体中存在着一维缺陷，如位错和蚀刻沟等。
位错是指晶体中原子排列异常的地方，常常由于晶体生长过程中的应力造成。
蚀刻沟则是指晶体表面的缺陷，可以通过蚀刻过程得到。
3. 体缺陷：体缺陷是指晶体中存在着三维缺陷，如晶界和空间晶格缺陷等。
晶界是两个晶粒的交界处，存在有错配和晶格偏移等缺陷。
空间晶格缺陷是指晶体内部存在着误差的晶格结构，如空穴和空隙等。
了解半导体材料的微观结构和缺陷类型对于分析其性能和改进制备工艺具有重要意义。
下面将介绍一些常用的分析方法。
三、半导体材料的缺陷分析方法1. 透射电镜：透射电镜是一种基于电子束穿透样品并产生像的技术。
通过透射电镜可以观察到半导体材料中的晶体结构和缺陷，如晶格的排列、晶界和位错等。
光电半导体器件中表面缺陷的特性分析
光电半导体器件中表面缺陷的特性分析光电半导体器件作为当今科技发展中最重要的领域之一，已经广泛应用于生活，工业和科研领域。
然而，表面缺陷一直被认为是光电半导体器件中的致命问题。
因此，对于表面缺陷的特性分析已经成为研究人员关注的焦点之一。
表面缺陷能够严重影响光电半导体器件的性能和寿命。
其主要是指器件表面的一些不平整或不规则的区域，这些区域能够导致电子在器件内部运动过程中的反射和散射，从而导致电子的重新组合和损失。
此外，表面缺陷还会引起深级陷阱，从而导致电流的漏泄，降低器件的效率和寿命。
表面缺陷主要有两种形式：表面平整度差和表面伪形状差。
表面平整度差通常是由于制备过程瑕疵而引起的，例如晶体成分不均匀或腐蚀不均匀等。
表面伪形状差通常是由于晶格缺陷引起的，例如表面斜晶等。
表面缺陷的影响还取决于它们的位置和形状。
在同一器件中，表面缺陷的位置不同，其影响也会不同。
例如，若表面缺陷接近器件边缘，则其影响更为严重，因为这些地方更容易发生漏电。
同样，表面缺陷的形状也会影响它们的性能。
目前研究表明，较大的表面缺陷对器件的影响更为严重，因为较大的表面缺陷能够导致更多的反射和漏电现象。
如何避免表面缺陷是目前研究人员研究的重点之一。
通常，避免表面缺陷有两种方法：一是控制制备过程，二是采用有效的表面修饰技术。
控制制备过程是控制表面缺陷的最有效方法之一。
例如，化学气相沉积、物理气相沉积等基于气体源的制备技术通常能够获得拥有较少表面缺陷的器件。
此外，配合使用适当的制备条件及质量参数能够明显降低表面缺陷。
采用有效的表面修饰技术是避免表面缺陷的另一种方法。
例如，利用热氧化硅对SiC表面进行修饰能够显著降低表面缺陷密度，并且极大地提高了器件的性能。
类似的，采用多种表面等离子体处理技术，如氩等离子体腐蚀、氧化等等，也可以有效地降低表面缺陷的密度和提高器件的性能。
总之，表面缺陷是影响光电半导体器件性能的关键因素之一，其特性分析及构建是研究人员面临的重大挑战。
第二章半导体中杂质和缺陷能级讲解备课讲稿
Si Si Si Si Si Si Si Si Si Si Si Si Si P Si Si Si Si Si Si
杂质原子进入半导体硅后，只 可能以两种方式存在。
一种方式是杂质原子位于晶格 原子间的间隙位置，常称为间 隙式杂质；间隙式杂质原子一 般较小，如离子锂（Li+）。
空穴束缚在Ⅲ族原子附近，但这种束缚很弱 很小的能量就可使空穴摆脱束缚，成为在晶格中自由运
动的导电空穴，而Ⅲ族原子形成一个不能移动的负电中心。
硅、锗中的Ⅲ族杂质，能够接受电子而在价带中产生空 穴， 并形成负电中心的杂质，称为受主杂质或P型杂质， 掺有P 型杂质的半导体叫P型半导体。受主杂质未电离时 是中性的，电离后成为负电中心。
晶体
杂质
硫硒
碲
GaAs
0.006 0.006
0.03
GaP
0.104 0.102
0.0895
2.2 Ⅲ-Ⅴ族化合物半导体的杂质能级
4、掺过渡族元素，制备高电阻率的半绝缘GaAs 5、 Ⅲ族的B、Al 取代Ga, Ⅴ族的P，锑取代As既
不是施主也不是受主杂质。 6、掺Ⅰ族元素 ，一般起受主作用。
当位错密度较高时，由于它和杂质之间的补偿作用，能 使浅施主杂质的n型Si、Ge中的电子浓度降低，而对p型Si、 Ge却没有这种影响。
本章小结
一 重要术语解释
1．掺杂
2. 本征半导体
3. 非本征半导体
4. 补偿型半导体
5.多数载流子
6. 少数载流子
7. n型半导体
8. p型半导体
9. 施主杂质，施主能级，施主杂质电离能
EC EA3 EA2 Ei EA1 ED EV
半导体材料的缺陷物理学研究
半导体材料的缺陷物理学研究近年来，半导体材料的缺陷物理学研究成为了研究者们的热点。
半导体材料通常指的是具有半导体特性的材料，它们的特性主要由晶体缺陷所决定。
晶体缺陷可以被分为点缺陷、边缺陷和面缺陷三种。
其中，点缺陷是通过点阵的位置失配或是原子种类和数量不匹配所造成的，边缺陷则是晶体表面上的结构缺陷，而面缺陷则是晶体内部界面上的缺陷。
半导体材料中存在的这些缺陷有时会起到积极的作用，有时则会成为其性质发生变化的主要原因。
因此，对半导体材料中的缺陷进行深入研究，对于材料制备和性能优化具有重要意义。
一、半导体材料缺陷的分类在半导体材料中，因为杂质原子掺杂或生长过程中的非理想条件，其晶体结构中常常会存在一些缺陷。
一般而言，半导体材料中的缺陷可以被分为点缺陷、线缺陷和面缺陷三大类。
点缺陷是指原子位置不正确的缺陷，常见的有空位和杂质原子等。
线缺陷则是指沿某一方向排列有序但又不是完整的晶体结构所形成的缺陷，如位错和孪晶。
而面缺陷则是由于晶体生长时或维护时，在晶体表面或内部形成的界面缺陷。
事实上，缺陷分为这三类是比较粗略的划分，因为在同一类缺陷中，还存在有很多亚类。
二、半导体材料缺陷的影响缺陷是晶体中存在的一种不完整的结构，对半导体材料的电学、光学、热学等性质都会有不同程度的影响。
例如，在半导体中引入适量的杂原子可以有效地改变其电学性质，底物表面的缺陷也会影响到外延集成的过程。
此外，在半导体中存在的各种缺陷可能会影响到其热性、电流特性、自发辐射等，关于这些问题的研究也为半导体领域提供了很多重要的理论和实用的指导。
三、半导体材料缺陷物理学研究的热点在半导体材料缺陷物理学研究中，吸引人的研究热点或许包括以下方面：1.缺陷控制及其动力学研究缺陷控制是半导体材料制备过程中的一个重要问题，其中尤其包括了半导体晶体的制备、成型和清洗等过程。
对于个别半导体材料而言，由于其结构特殊，要经过超高真空环境或特殊的化学处理过程才能用高质量生长材料满足需求。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验一半导体材料的缺陷显示及观察实验一半导体材料的缺陷显示及观察实验目的1．掌握半导体的缺陷显示技术、金相观察技术；2．了解缺陷显示原理，位错的各晶面上的腐蚀图象的几何特性；3．了解层错和位错的测试方法。
一、实验原理半导体晶体在其生长过程或器件制作过程中都会产生许多晶体结构缺陷，缺陷的存在直接影响着晶体的物理性质及电学性能，晶体缺陷的研究在半导体技术上有着重要的意义。
半导体晶体的缺陷可以分为宏观缺陷和微观缺陷，微观缺陷又分点缺陷、线缺陷和面缺陷。
位错是半导体中的主要缺陷，属于线缺陷；层错是面缺陷。
在晶体中，由于部分原子滑移的结果造成晶格排列的“错乱”，因而产生位错。
所谓“位错线”，就是晶体中的滑移区与未滑移区的交界线，但并不是几何学上定义的线，而近乎是有一定宽度的“管道”。
位错线只能终止在晶体表面或晶粒间界上，不能终止在晶粒内部。
位错的存在意味着晶体的晶格受到破坏，晶体中原子的排列在位错处已失去原有的周期性，其平均能量比其它区域的原子能量大，原子不再是稳定的，所以在位错线附近不仅是高应力区，同时也是杂质的富集区。
因而，位错区就较晶格完整区对化学腐蚀剂的作用灵敏些，也就是说位错区的腐蚀速度大于非位错区的腐蚀速度，这样我们就可以通过腐蚀坑的图象来显示位错。
位错的显示一般都是利用校验过的化学显示腐蚀剂来完成。
腐蚀剂按其用途来分，可分为化学抛光剂与缺陷显示剂，缺陷显示剂就其腐蚀出图样的特点又可分为择优的和非择优的。
位错腐蚀坑的形状与腐蚀表面的晶向有关，与腐蚀剂的成分，腐蚀条件有关，与样品的性质也有关，影响腐蚀的因素相当繁杂，需要实践和熟悉的过程，以硅为例，表1列出硅中位错在各种界面上的腐蚀图象。
二、位错蚀坑的形状仅供学习与交流，如有侵权请联系网站删除谢谢2仅供学习与交流，如有侵权请联系网站删除谢谢3当腐蚀条件为铬酸腐蚀剂时，<100>晶面上呈正方形蚀坑，<110>晶面上呈菱形或矩形蚀坑，<111>晶面上呈正三角形蚀坑。
（见图1）。
表1-1 硅中位错在各种晶面上的腐蚀图象为获得较完整晶体和满足半导体器件的某些要求，通常硅单晶都选择<111>方向为生长方向，硅的四个<111>晶面围成一正四面体，当在金相显微镜下观察<111>晶面的位错蚀坑形态时，皆呈黑褐色有立体感而规则。
图1（a）是在朝籽晶方向的<111>晶面上获得的刃型位错蚀坑形状，呈金字塔顶式，即正四面体的顶视图形态。
（a）x400 (b) x270 (c) x270仅供学习与交流，如有侵权请联系网站删除 谢谢4<111>晶面的位错蚀坑 <100>晶面的位错蚀坑 <110>晶面的位错蚀坑图1 硅中位错蚀坑的形状三、位错密度的测定位错的面密度——穿过单位截面积的位错线数；用S ρ表示S N S /=ρS 为单晶截面积；N 为穿过截面积S 的位错线数。
位错的面密度在金相显微镜下测定，金相显微镜是专门用来研究金属组织结构的光学显微镜。
金相技术在半导体材料和器件的生产工艺中有着极其广泛的应用；它直观、简单，是进行其它研究的基础也是研究晶体缺陷的有力工具。
用金相显微镜来测定位错的面密度，显微镜视场面积应计算得准确，否则将引起不允许的误差。
在实验中金相显微镜配以测微目镜，用刻度精确的石英测微尺来定标，测量视场面积。
视场面积的大小需根据晶体中位错密度的大小来决定，一般位错密度大时，放大倍数也应大些，即视场面积选小些，位错密度小时放大倍数则应小些。
我国国家标准（GB1554-79）中规定：位错密度在101个/cm 2以下者，采用1mm 2视场面积，位错密度104个cm 2以上者采用2 mm 2视场面积，并规定取距边缘2mm 2的区域以内的最大密度作为出厂依据，为了粗略反映位错的分布情况还应加测中心点。
四、层错的观察和测量在晶体密堆积结构中正常层序发生破坏的区域被称为堆积层错或堆垛层错，简称层错，层错属于面缺陷。
1、层错的形成图2画出了面心立方结构中原子分布的不同类型，AA 方向就是<111>晶向，外延层通常是沿此方向生长的。
从<111>方向看去，原子都分布在一系列相互平行的<111>面上。
把这些不同层的原子，分别标成A、B、C。
在晶体的其它部分的原子，都是按照ABCABC……这样的层序重复排列的，直到晶体表面。
如果把这些原子画成立体排列的形式（取<111>晶面向上），则每个原子都和它上面一层最近邻的三个原子组成一正四面体。
完整的晶体，可认为是这些正四面体在空间有规则重复的排列所构成的，如图3所示。
在实际的外延生长过程中，发现硅原子并不完全按照ABCABC……这样的层序排列，而可能出现缺陷，层错就是最常见的一种。
所谓层错，就是在晶体的生长过程中，某些地方的硅原子，按层排列的次序发生了混乱。
例如，相对于正常排列的层序ABCABC……，少了一层，成为ABCACABC……；或者多出一层，成为ABCACBC…….在晶体中某处发生错乱的排列后，随外延生长，逐渐传播开来，直到晶体的表面，成为区域性的缺陷。
在外延生长过程中，层错的形成和传播如图4所示。
假定衬底表面层的原子是按A型排列的，即按正常生长层序，外延生长的第一层应为B型排列。
但由于某种原因，使得表面的某一区域出现反常情况而成C型排列。
即按ABCACABC……（抽出B层）排列。
它仅供学习与交流，如有侵权请联系网站删除谢谢5仅供学习与交流，如有侵权请联系网站删除 谢谢6向上发展，并逐层扩大，最终沿三个〈111〉面发育成为一倒立的四面体（见图5）。
这个四面体相当于前述的许多小正四面体堆积起来的。
由于此四面体是由错配的晶核发育而成的，因此，在它与正常生长的晶体的界面两侧，原子是失配的。
也就是说，晶格的完整性在这些界面附近受到破坏，但在层错的内部，晶格仍是完整的。
由错配的晶核为起源的层错，并不一定都能沿三个<111>面发展到表面，即在表面并不都呈三角形。
在外延生长过程中，形成层错的机理较复杂。
在某些情况下，层错周围的正常生长可能很快，抢先占据了上面的自由空间，因而使得层错不能充分发育。
这表现在层错的腐蚀图形不是完整的三角形，而可能是一条直线，或者为一角，如图6所示。
以上讨论的是沿<111>晶向生长的情况，发育完全的层错在<111>面上的边界是正三角形。
当沿其它晶向生长时，层错的边界线，便是生长面与层错四面体的交线。
在不同的生长面上，层错的边界形状也不相同。
在外延生长时，引起表面某一区域排列反常的原因，主要是由于衬底表面的结构缺陷；衬底面上的外来杂质；或生长过程中出现的晶体内部的局部应力等。
因此，层错一般起始于外延层和衬底的交界面，有时也发生在外延生长过程中。
2、利用层错三角形计算外延层的厚度利用化学腐蚀的方法可以显示缺陷图形，虽然有的层错是从外延层中间开始发生的，但多数从衬底与外延层界面上开始出现，因此缺陷图形与外延层厚度之间有一简单关系。
利用这种关系通过测定缺陷图形的几何尺仅供学习与交流，如有侵权请联系网站删除 谢谢7寸，便可计算出外延层厚度。
不同晶向的衬底，沿倾斜的<111>面发展起来的层错终止在晶片表面的图形也各不相同。
表2列出了各种方向上生长外延层时缺陷图形各边长与外延层厚度之间的比例关系，依据比例关系可正确推算出外延层的厚度。
表2 不同晶向层错图形边长（1 、2 、3 ）与外层厚度（t ）的层错法测外延层厚度虽然比较简便，但也存在一些问题，应予以注意。
外延层层错有时不是起源于衬底片与外延层的交界面，这时缺陷的图形轮廓就不如从交界面上发生的层错图形大，在选定某一图形作测量之前，应在显微镜下扫描整个外延片面积，然后选定最大者进行测量。
五、实验设备和器材：（1） 金相显微镜二台（其中一台配有电子目镜）；（2） 各种半导体晶体样品，盖玻片，镊子；（3） 格值0.01mm 石英标尺一片；（4） 计算机一台。
六、实验步骤：1． 把样品抛光的一面朝下放在显微镜上，用带电子目镜的显微镜观察硅[111]晶面刃型位错蚀坑图形（应为正三角形，有立体感），（操作方法见附2），保存图形文件，打印输出，附在实验报告中。
2．取下电子目镜，换上普通目镜，测量位错密度ρN/S，N为显微镜视场内的位错蚀坑个数，S为视场面积，视=场直径校正如下：目镜物镜视场直径10X 10X ф1.8mm10X 40X ф0.44mm3．在有电子目镜的显微镜上观察层错三角形：硅<111>晶面的层错蚀坑图形为正三角形，或不完整的正三角形（600夹角或一条直线），当层错重叠时会出现平行线。
层错三角形无立体感。
保存该图像文件，并打印输出，附在实验报告中。
4．利用层错三角形推算硅外延层厚度：硅[111]晶面层错三角形的边长L与硅外延层厚度t 有关系：t=0.816L。
为了用显微镜测量层错三角形的边长L，必须先用石英标尺对显微镜视场进行刻度校正，校正方法如下：将石英标尺有刻度的一面朝下放在显微镜上，调节显微镜使在视场中清晰的观察到石英标尺中心圆环内的刻度线，然后测量出两条刻度线之间的距离的读数值x（注意：显示屏上的读数并非实际尺寸），该读数对应的实际尺寸是0.01mm，记下这一校正比例关系。
在测量出层错三角形边长的读数值y后，利用校正比例关系求出层错三角形的边长L=0.01y/x。
附1：硅单晶[111]面的位错显示实验设备和器材：（1）4X型金相显微镜1台（2）MCV-15测微目镜一架（3）[111]面硅单晶片（4）300# 600# 302# 303#金刚砂（5）化学腐蚀间：设施：通风柜、冷热去离子水装置；（6）化学试剂：硝酸、氢氟酸、三氧化铬、酒精、丙酮、甲苯等；（7）器皿：量筒、烧杯、氟塑料杯、塑料腐槽、镊子等。
实验步骤：仅供学习与交流，如有侵权请联系网站删除谢谢8（1）样品准备：取[111]面硅片。
用300# 600# 302# 303#金刚砂依次细磨，去离子水冲洗煮沸清洗干净。
（2）抛光：打开通风柜，准备好所需化学试剂。
抛光液配比：HF（42%）：HNO3（65%）=1：2.5。
配制好抛光液倒入氟塑料杯中，将清洗干净的硅片用镊子轻轻夹入抛光液中，密切注意表面变化，操作时注意样品应始终淹没在抛光液中，同时应当不停地搅拌以改进抛光均匀性，待硅片表面光亮如镜，则抛光毕，迅速将硅片夹入预先准备好的去离子水杯中，再用流动的去离子水冲洗，在抛光过程中，蚀速对温度异常敏感。
一般说来在温度18℃~25℃的范围，抛光时间约为1.5~4分钟。
（3）铬酸法显示位错a、配制铬酸标准，配比为：标准液=5克CrO3+100去离子水。