逻辑门电路、组合逻辑电路

说明
一个组件内部 有四个门，每 个门有两个输 入端一个输出 端。
74LS21 74LS20
74LS30 74LS04
一个组件内有 两个门，每个 门有4个输入端。 只一个门，8个 输入端。
六反相器
有6个反相器。
13.6.2 TTL门电路的主要技术参数 1) 输出高电平、低电平 高电平: 3.4V--4V 以上 低电平: 0.3V--0.4V以下 2) 阈值电压： UTH=1.4V
d
二进制数 十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形
输出
0
1
0 0 0 0
0 0 0 1
1 1 1 1
0 1 1 0
1 1
0 0
0
0
0
1
十进制数 A3A2A1A0
七 段 显 示 译 码 电 路 真 值 表 0 0 0 0 0
Ya Yb Yc Yd Ye Yf Yg 显示字形
2. 输入全为高电平（3.4V）时或输入全甩空
电位被嵌 在2.1V 全反偏
“1”
A B C
N
R1 3k P b1N
+5V
R2 1V R4 T3 T4 截止
c1
T1
全导通
T2
R5
T2、T5饱和 导通
F T5 uo =0.3V
输出低电平
R3
输入甩空，相当于输入“1”
R1 3k b1 A B C
+5V
+5V
R2
T2 R5 T5 R4
E
A B
c1
T3
T1
截止
T4
F
F AB
R3
(2) 控制端E=1时的工作情况
截止
1 E
0
E
A B
R1 3k D b1
+5V
R2 R4 T3 R5 T5 高阻态 T4
c1
T1
导通
T2
F
R3
截止
三、三态门的符号及功能表
符号 使能端 低电平 起作用 功能表
A B
&
F
E0
VI VO 低电平
高电平
1
VO
VI UTH=1.4V
TTL门电路的主要参数
3) 扇出系数: N <=10
扇出系数— 输出端允许驱动的门电路的最大数目。
&
≥1 &
&
源自文库
课堂练习: 输入A、B波形如图所示, 请画出与非门
的输出（Y）波形。
A
B
&
Y Y=AB A
真值表 A B Y 0 0 0 1 1 1 B
得出结论（逻辑功能）。
组合逻辑电路的分析
例1：
&
AAB
A B
&
AB
&
&
Y
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB =AB (A + B)= (A+B) (A+B)= 0+AB+AB +0 =AB+AB
异或门
例2： A
& M 1 &
组合逻辑电路的分析
Y
B
&
M=1(高电平）： Y=A Y=AM BM = AM+BM M=0(低电平）： Y=B
第15讲
第13章 组合逻辑电路
13.6 TTL集成门电路
13.7 其它类型的TTL门电路
13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计
13.10 集成组合逻辑电路
集成门电路
TTL (Transistor-Transistor Logic
集 成 门 电 路
双极型
ECL
Integrated Circuit , TTL) PMOS
集成组合逻辑电路
从多个数据中选择出一个选择，也叫多路转换器
其功能类似一个多投开关，是一个多输入、单输 出的组合逻辑电路。
D0 D1 A 控制
输入
F 输出
1、2选1数据选择器
输 入 数 据 D0
1 & 1 &
D1 A
输 F 出 数 据
控制信号 A F D0 D1 A
F= AD0 + AD1
0 1
集成化 型号:74LS157 D0 Y D1
1
1
RY
1 0
1 1 1 1
1
0 1
1
1 1
RYG
RG
3、写最简逻辑式 Z= RYG+RG+RY
组合逻辑电路的设计
4、用基本逻辑门构成逻辑电路 Z= RYG+ RG+ RY
1 1 1
组合逻辑电路的设计例1
&
R G Y
& &
1
Z
若要求用与非门构成 逻辑电路呢？
5、用与非门构成逻辑电路
组合逻辑电路的设计例1
1
1
0
1
1
0
Y
13.7 其它类型的TTL门电路
1. 集电极开路的与非门（OC门）
R1 3k b1 A B C UCC
&
+5V
R2 T2
&
RL
c1
T1
F
T5
符号
R3
输入全1时，输出=0； 输入任0时，输出悬空
应用时输出端要接一上拉负载电阻 RL 。
OC门可以实现“线与”功能。
UCC & F1 & F2 & F3 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 T5 UCC
每一位上的1所代表的十进制数的大小称为权重 例：十进制数 1 1 1 1
底数称为基
1103+1102+1101+1100
=11000+1100+110+11 =1111 例：二进制数 1 1 1 1
权重 指数为位数
123+122+121+120 =18+14+12+11
N
c1
T1
T2
F
T5
F A BC
T1:多发射极晶体管
R3
TTL与非门的内部结构
1. 任一输入为低电平（0.3V）时
不足以让 T2、T5导通 R1 3k 1VP b1 N N
+5V
R2 R4 T3 R5 T4
A B C
c1
T1
三个PN结 导通需2.1V
T2
F
T5
uo
“0”
R3
T2、T5截止
uo=5-uR2-ube3-ube43.4V 高电平！
MOS型（Metal-OxideSemiconductor，MOS）
NMOS CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
13.6 TTL集成门电路
13.6.1 TTL与非门的基本原理 R1 3k P b1 N
+5V
R2 R4 T3 R5 T4
A B C
=15
四位二进制数， 每位的权重分 别为8、4、2、 1，所以称为 8421码
二—十进制（BCD码）
BCD码
显示译码器
十进制数
0 1 0 1 0 1 2 3
用4位二进制数0000-1001 分别代表十进制数0-9， 称为二—十进制数， 又称为BCD码 （Binary Coded Decimal）
0 0 0 0
Z= RYG+ RG+ RY =RYG + RG + RY = RYG • RG (利用反演定理A+B=AB , A+B+C=ABC)
1 1 1
• RY
&
R G
& &
&
Z
Y
组合逻辑电路的设计
例2 设计一个三人表决逻辑电路，要求: 三人A、B、
C各控制一个按键，按下为“1”，不按为“0”。 多数（2）按下为通过。通过时L＝1，不通过 L＝0。用与非门实现。 +5V
F AB
E 1 输出高阻
E
符号 使能端 高电平 起作用
功能表 F
A B
&
E
E 1
F AB
输出高阻
E0
四、三态门的用途
三态门主要作为TTL电路与总线间的接口电路。
E1 =０
公 用 总 线
E2 =１
工作时，E1、E2、 E3分时接入高电 平。
E3 =０
13.8 组合逻辑电路的分析
组合逻辑电路：用各种门电路组成的，用于 实现某种功能的复杂逻辑电路。 特点:某一时刻的输出状态仅由该时刻电路的 输入信号决定, 而与该电路在此输入信号之前 所具有的状态无关。 分析方法： 组合逻辑电路图 化简 写出逻辑表达式
0 0 0 0
0 0 1 1
0
0 0 0 1
1
1 1 1 0
0
0 1 1 0
0
1 0 1 0
4
5 6 7 8
1
0
0
1
9
1）二--十进制显示译码器 ----七段数码管显示译码器
a
显示译码器
Ya Yb
510
a b
发 光 二 极 管
f e
g
d
b c
510
Yg
510
g
Ya-Yg: 控制信号
高电平时,对应的LED亮
1 1
1
1
L= AC + BC + AB
4、用与非门实现逻辑电路
组合逻辑电路的设计例2
L=AB +AC +BC = AB • AC • BC
A B C
&
& &
L
&
13.10
集成组合逻辑电路
13.10.1 数据选择器
13.10.2 七段显示译码器 13.10.3 译码器 13.10.4 加法器
13.10.1 数据选择器
&
2
3
4
5
6
7
8
1S
A1
1D3 1D2 1D1 1D0 1W 地
显示译码器
13.10.2 七段显示译码器
用于将数字仪表、计算机、和其它数字系 统中的测量数据、运算结果译成十进制数显 示出来。
数字、文字、 符号代码
译码器
显示器
二进制数（8421码）
二进制数
0 0 0 0 0 0 0 0 0 0 1 1 0 1 0 1
显示译码器
十进制数
0 1 2 3
组成：用0和1两个数字组成， 逢二进一
二进制数 十进制数
1 1 1 1
0 0 1 1
1 1 0 0
0 1 0 1
10 11 12 13
0
0 0 0 1
1
1 1 1 0
0
0 1 1 0
0
1 0 1 0
4
5 6 7 8
1
1
1
1
1
1
0
1
14
15
1
0
0
1
9
二进制数（8421码）
低电平时,对应的LED灭
七段数码管显示译码器 A3-A0: 输入数据 A3 译 码 器
Ya Yb Yc Yd Ye Yf Yg
a f e g d b c
A2 A1
A0
要设计的七段数码管显示译码器
七段显示译码 电路真值表
A3 A2 A1
A0
输入
译 码 器
Y a Yb
a f e g b c
Yc Yd Ye Yf Yg
R2
T2 R5 T5 R3 R4
c1
T3
T1
T4
F
输入、输出的逻辑关系式： F ABC
与非门表示符号
A B C A
B
& Y
逻辑表示式 Y= ABC
&
Y
Y= AB
A
Y
Y= A
（非门，反相器）
TTL门电路芯片简介
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
电源VCC（+5V）
14 13 12 & 11 10 9 & & 4 5
1 1 1 1 1 1 0 0
1
2 3 4 5 6 7 8 9
0 0 0 1
0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1
0
1 1 0 1 0 1 1 1
1
1 1 1 0 0 1 1 1
RL
F
RL
输出级
T5 T5
F=F1F2F3
负载电阻RL和电源 UCC可以根据情况选择。
+30V 220V J
& J
D
2. 三态门
一、结构
E R1 3k D b1
+5V
R2 T2 T3 R4 T4
E
A B
c1
T1
R5
T5 R3
F
E— 控制端
二、工作原理
(1) 控制端E=0时的工作情况： 0 E 1 R1 3k D b1
2、4选1数据选择器(集成电路型号:74LS153)
D0 D1 D2 D3 A1 Y 0 0 1 A1 A0 A0 0 1 0 Y D0 D1 D2
1
1
D3
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
数据选择器
4选1数据选择器
Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3
其它情况不正常
设：灯亮为“1”，不亮为“0”，
单独亮正常 例1 正常为“0”，不正常为“1”。 黄、绿同时亮正常 1、列真值表 2、卡诺图化简 其他情况不正常
R Y G Z
0 0
0 0 0 1 0 1 1 0
0
1 0 1 0
1
0 0 0 0
YG R 0 00 1 0 01 0 11 0 1 10 0 1
Y
1
& & &
&
A1
A0
1 1
DO
D1
D2
D3
TTL集成电路：双4选1数据选择器
型号:74LS153（国产T1153--T4153) 电源 2S
16 15
A0
14
2D3 2D2 2D1 2D0 2W
13 12
11
10
9
& &
1
&
输入 输出 A0 A1 S W
0 0 0 1 1 0 1 1 1 0 0 0 0 0 D0 D1 D2 D3
本图功能：二选一电路。
数据选择器
M=0时：门1输出恒为1， A信号被拒之门外。
零电平对与非门的封门作用。
13.9
组合逻辑电路的设计
方法步骤:
根据题意列真值表
逻辑式化简 卡诺图化简
写最简逻辑式
画逻辑电路图
例1: 交通灯故障监测逻辑电路的设计。
红灯R 黄灯Y 绿灯G
单独亮正常
黄、绿同时亮正常
外形
8
&
1 2 3
6
7
管脚
地GND
4、常用TTL逻辑门电路
名称
四2输入与非门 四2输入或门 四2输入或非门 四2输入与门 四2异或门 双4输入与门 双4输入与非门 8输入与非门
国际常用 国产部标型号 系列型号 74LS00 74LS32 74LS02 74LS08 74LS86 T100 0 T186 T100 8108 T 6 T102 1 T100 2
A
B C 要设计 的逻辑 电路 L
组合逻辑电路的设计
1、列真值表
A B 0 0 0 0 C 0 1 L 0 0
2、用画卡诺图化简
BC A 0 00 0 0 01 0 1 11 1 1 BC 10 0 1 AB
0 1
0 1 1 1 1 0 0 1
0
1 0 1 0
0
1 0 1 1
1
AC
3、 写出最简“与或” 式