频率合成技术及其实现

第16卷　第6期V ol.16　N o.6重庆工学院学报

Journal of Chongqing Institute of T echnology 2002年12月

Dec.2002

文章编号:1671—0924(2002)06—0045—05

频率合成技术及其实现

Ξ

张　建　斌

(常州技术师范学院电信系,江苏常州　213001)

摘要:综述了两种频率合成技术的原理、特点、工程设计应注意的问题及各种实现方法。关键

词:频率合成;锁相环;直接数字频率合成;FPG A ;DSP

中图分类号:T N925+16 文献标识码:A

0　引言

高性能频率源是通信、广播、雷达、电子侦察和对抗、精密测量仪器的重要组成部分。现代通信技术的飞速发展对频率源提出了越来越高的要求。性能卓越的频率源均通过频率合成技术来实现。频率合成技术是指将一个高稳定度和高精确度的标准频率经过一定变换,产生同样稳定度和精确度的大量离散频率的技术。按频率合成技术的发展过程,可将频率合成的方法按其型式分为三大类:直接式频率合成器、锁相式频率合成器和直接数字式频率合成器。在直接式频率合成器中,基准信号直接经过混频、分频、倍频、滤波等频率变换,最后产生大量离散频

率的信号。这种方法虽然频率转换时间短、并能产生任意

小数值的频率间隔,但由于其频率范围有限,而更重要的是由于其中采用了大量的混频、分频、倍频、滤波等电路,使频率合成器不仅带来了庞大的体积和重量,耗电多、成本高,而且输出的谐波、噪声及寄生频率多且难以抑制,因而现在已很少使用。

1　频率合成器的原理

1.1　锁相频率合成器[1]

锁相频率合成器基于锁相环(P LL )进行工作,其基本组成如图1所示

:

图1　P LL 的基本组成

图1中,f r 为标准频率,发射系统中为晶体振荡器产生的标准频率信号,接收系统中为收到的标准频率信号。

f 0为锁相环路输出信号的频率。当环路锁定时,则有f 0=Nf r 。因此,通过频率选择开关改变分频比N ,可使压控振

荡器的输出信号频率被控制在不同的频道上,其频道间隔即频率分辨率为f r 。这便是锁相频率合成器的基本工作原理,图1所示也称为单环频率合成器。图1的单环频率合成器存在一些缺陷,以致于难于同时满足合成器在频带宽

度、频率分辨率和频率转换时间等多方面的性能要求。因此,实际常采用多环频率合成器、双模分频频率合成器或小数分频频率合成器等方法来解决这些矛盾。

1.2　直接数字频率合成器(Direct Digital Frequency Synthesis ———DDS )1.

2.1　DDS 的基本原理

直接数字式频率合成技术是根据周期信号的波形特点(一个周期内不同的相位处对应不同的电压幅度)、

Nyquist 取样定律及数字计算技术,把一系列事先对模拟周

Ξ收稿日期:2002-09-03

作者简介:张建斌(1966-),男(汉族),陕西人,副教授,主要从事频率合成、无线通信研究.

期信号抽样得到的数字信号存于存储器中,再通过数/模转换成模拟信号,在时域中来实现频率合成。因此,它又被称为波形合成技术。图2给出了DDS 的组成原理及输出波形。基本工作过程如下:模数为2N 的相位累加器,在时钟

fc 的控制下,将频率控制字K 进行累加,对每个时钟脉冲,

相位累加器在原值基础上加K,满量(即到2N )后,以剩余数为基础重复进行K 的累加过程,累加器的输出作为正弦

查询表的地址,正弦查询表内所存储的内容是相应的

sin (2πR/2N )的值。其中R 为相位累加器的内容,正弦查询

表的输出经DAC 变换在经过滤波后就得到所需要的正弦信号。图2中,如果相位累加器字长为N 位,正弦查寻表为

M 位,时钟频率为fc ,频率控制字为K,则有如下结果:

最小的相位步进Δθmin 为:Δθmin =360°/2

N

最低输出频率为:f min =fc/2

N

图2　DDS 的组成原理及输出波形

最高频率分辨率为:Δf min =fc/2

N

DDS 输出频率为:f DDS =K Δf min =K fc/2N

1.2.2　DDS 的特点[2]

(1)频率分辨率高。从式Δ

f min =fc/2N 可见,频率分辨率决定于相位累加器的位数N ,只要N 足够大,就能获得所需的精细分辨率。例如,当fc =10MHz ,N =32时,频率分辨率为2.2×10-3Hz ,这样的分辨率只有采用小数分频技术才有可能实现,对于传统的直接合成法或间接合成法

来说,几乎是不可能实现的。(2)频率转换时间快。DDS 没

有反馈控制过程,是一个开环系统,频率转换时间主要由低通滤波器的附加时延来决定,因此DDS 的频率转换时间要比目前使用的其它频率合成方法短几个数量级,一般在

ns 级,特别适用于高速跳频通信中的频率合成。

(3)频率捷变时相位连续。改变输出频率是通过改变K 实现的,其实质是改变了输出信号的相位的增长率,而输出信号的相位是连续的,这一特点可用于连续相位调制(CPSK )或跳

频通信系统。(4)DDS 易单片集成,易实现FSK 、PSK 数字调

制,可以产生一般频率合成器难以产生的波形,易于微处

理器控制,体积小、功耗低。

(5)可产生宽带的正交信号。宽带正交信号是实现正交调制的关键。在DDS 中利用相位累加器输出的相位码同时寻址两个正交的正弦信号函数表(sinx ,cosx ),可在频率合成器的整个频率范围产生始终正交的两路信号,这是其它方法难以做到的。

1.2.3　DDS 的不足[3]

由于DDS 的工作原理是基于数字取样及数模恢复的处理,所以DDS 的主要性能受到其工作原理的限制:其一,根据Nyquist 取样定律,最高的输出频率是时钟频率的一半,即fc/2。在实际工程实践中,DDS 最高输出频率由允许

输出的杂散水平决定,一般小于40%fc 。故若要提高输出频率将受到器件(如DAC 、ROM )的速度限制。目前输出频率达到450MHz 的DDS 已研制成功。随着电子器件工作速度的提高,DDS 的输出频率上限也将可以提高。其二,DDS 输出的模拟信号中杂散寄生分量大,其中输出高频尤甚,它无法达到P LL 频率合成的频谱纯度。其三,DDS 的功耗与其时钟频率成正比,故在供电受到限制的场合且又要求有较高的频率输出时,DDS 就有局限性。

尽管如此,将DDS 技术与锁相环混合来设计的频率合成器还是当前国际上最先进、最有发展前途的频率合成器。所以,随着集成电路工艺水平的提高,其合成信号的频率也将会不断地提高,DDS 技术现有的缺点也将会逐渐得以克服。

1.2.4　DDS +P LL 混合频率合成方案[4]

这种方案的基本思想是利用DDS 的高分辨力来解决

P LL 中频率分辨力和频率转换时间的矛盾。通常有两种

基本方案:DDS 激励P LL ;DDS 附加P LL 。

(1)DDS 激励P LL 方案。该方案用DDS 作为激励信

号,将P LL 设计成倍频环,如图3所示。其中DDS 在某个频率附近产生精细的频率步进,而P LL 则将DDS 产生的信号倍频到所需的频率范围内。该方案通过采用高的鉴相频率(DDS 的输出频率)来提高P LL 的转换速度,并利用

DDS 的高分辨率来保证小频率间隔。同时P LL 的带通滤

波性能对DDS 的带外杂散有抑制作用。该方案的优点是电路结构简单,缺点是由于N 次倍频的作用,使得落在

P LL 环路带宽内的DDS 相位噪声和杂散也增加了N 倍。

因此,采用该方案时,应该尽量提高DDS 的输出频率,以降低倍频次数,提高P LL 的频率捷变速度。

64重庆工学院学报