题514已知维持阻塞结构d触发器各输入端的电压波形
数字电子技术(高吉祥) 课后答案4
1
1J
CP
C1
1K
Q1
0
1J
CP
C1
1K
Q2
1J
CP
C1
1K
Q3
1
1T
Q4
CP
C1
1J
Q5
1J
Q6
1J
Q7
1S
Q8
CP
C1
CP
C1
CP
C1
CP
C1
1K
1
1K
1K
1R
1
1D
Q9
1D
Q10
1D
Q11
1T
Q12
CP
C1
CP
C1
CP
C1
CP
C1
解：
CP
O
t
图 P4.13
CP
O
t
Q1
O
t
Q2
O
t
Q3
O
t
Q4
A
& ≥1
& ≥1 B
CP
A
=
B
CP
A
&
1J
Q1
C1
≥1
1K
Q1
B
CP
1S
Q2
C1
1R
Q2
1T
Q3
C1 Q3
A
=1
B
CP
1D
Q3
C1 Q3
(a)
解：（a）
Q n +1 1
=
J1Q1n
+
K1Q1n
(b)
图 P4.14
= A + A ⋅ Q1n ⋅ Q1n + B + B ⋅ Q1n ⋅ Q1n = A ⋅ Q1n + B ⋅ Q1n
数电课后题
数电课后题————————————————————————————————作者：————————————————————————————————日期：1-13、计算下列用补码表示的二进制数的代数和。
如果和为负数，请求出负数的绝对值。
（1）01001101+00100110；（2）00011101+01001100；（3）00110010+10000011；（4）00011110+01001100；（5）11011101+01001011；（6）10011101+01100110；（7）11100111+11011011；（8）11111001+10001000。
解：（1）和为：；（2）和为：；（3）和为负数，和的补码为：，其绝对值为；（4）和为负数，和的补码为：，其绝对值为；（5）和为：；（6）和为：；（7）和为负数，和的补码为：，其绝对值为；（8）和为负数，和的补码为：，其绝对值为。
2-1、试用列真值表的方法证明下列异或运算公式。
（1）A⊕0=A （2）A⊕1=A'（3）A⊕A=0 （4）A⊕A'=1解、（1）A⊕0=A的真值表（2）A⊕1=A'的真值表∴A⊕0=A ∴A⊕1=A'（3）A⊕A=0 的真值表（4）A⊕A'=1的真值表∴A⊕A=0 ∴A⊕A'=12-6、写出图中所示电路的输出逻辑函数式。
解、（a）1(()())Y AB A B A B'''''==⊕（b）2(()())Y A B BC ABC''''=⊕+=2-7、写出图中所示电路的输出逻辑函数式。
A 0 A⊕01 0 10 0 0A 1 A⊕11 1 00 1 1A A A⊕A1 1 00 0 0A A'0 A⊕A'1 0 10 1 1解、（a ）1(())()Y A B C C D ''''=+⊕ （b ）2(()())Y AB E B CD E '''''=+2-12、将下列逻辑函数式化为与非-与非形式，并画出全部由与非逻辑单元组成的逻辑电路图。
计算机应用基础第四章习题及答案
第四章习题4．1 基本RS触发器的逻辑符号和输入波形如图4—1所示。
试画出Q，Q端的波形。
图4－14．2 由各种TTL逻辑门组成图4－2所示电路。
分析图中各电路是否具有触发器的功能。
图4－2（a）图4－2（b）图4－2（c）图4－2（d）4．3 同步RS触发器的逻辑符号和输入波形如图4—3所示。
设初始Q＝0。
画出Q，Q端的波形。
图4－34．4 主从RS触发器输入信号的波形如图4－4所示。
已知初始Q＝0，试画出Q端波形。
图4－44.5 主从JK触发器的输入波形如图4－5所示。
设初始Q＝0，画出Q端的波形。
图4－54.6 主从JK触发器的输入波形如图4－6所示。
试画出Q端的波形。
图4－64.7 主从JK触发器组成图4－7（a）所示电路。
已知电路的输入波形如图4－7（b）所示。
画出Q1～Q4端波形。
设初始Q＝0。
图4－7（a）图4－7（b）4.8 下降沿触发的边沿JK触发器的输入波形如图4－8所示。
试画出输出Q的波形。
图4－84.9 维持阻塞D 触发器的输入波形如图4－9所示。
试画出Q 端波形。
图4－94.10 维持阻塞D 触发器组成的电路如图4－10（a ）所示，输入波形如图4－10（b ）所示。
画出Q1、Q2的波形。
图4－10（a ）图4－10（b ）4.11 表题4－11所示为XY 触发器的功能表。
试写出XY 触发器的特征方程，并画出其状态转换图。
4.12 如图4－12所示为XY 触发器的状态转换图。
根据状态图写出它的特征方程，并画出其特性表。
图4－124.13 已知XY 触发器的特征方程n n n Q X Y Q X Y Q )()(1+++=+，试根据特征方程，画出其状态转换图和特性表。
XY=01XY=0XY=1XY=14．14 XY 触发器的功能表如表题4－14所示。
画出此触发器的状态转换图。
4.15 T 触发器组成图4－15所示电路。
分析电路功能，写出电路的状态方程，并画出状态转换图。
图4－154.16 RS 触发器组成题图4－16所示电路。
【题5.14】已知维持阻塞结构d触发器各输入端的电压波形.
【题5.14】已知维持阻塞结构D触发器各输入端的电压波形如图P5.14所示，试画出Q、Q’端对应的电压波形。
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式，即可画出Q和Q’的电压波形如图A5.14.【题5.15】已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示，试画出Q、Q’端对应的电压波形。
解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特点，画出的Q、Q’端电压波形如图A5.15。
【题5.16】在脉冲触发T触发器中，已知T、CLK端的电压波形如图P5.16所示，试画出Q、Q’端对应的电压波形。
设触发器的初始状态为Q=0。
解：根据T触发器逻辑功能的定义以及脉冲触发方式的动作特点，画出的Q、Q’端电压波形如图A5.16.。
【题5.17】在图P5.17的主从结构JK触发器电路中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q’的电压波形。
设触发器的起始状态为Q=0。
解：将JK触发器的J和K接在一起作为输入端，就得到了T触发器。
按照T触发器的逻辑功能和脉冲触发方式的动作特点，就到得到了图A5.17中Q、Q’端的电压波形。
【题5.18】设图P5.18各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器输出端的电压波形。
解：根据每个触发器的逻辑功能和触发方式，画出输出端Q的电压波形，如图A5.18。
【题5.19】试写出图P5.19（a）中各电路的次态函数（即Q1*、Q2*、Q3*、Q4*与现态和输入变量之间的函数式），并画出在图P5.19（b）给定信号的作用下Q1、Q2、Q3、Q4的电压波形。
假定各触发器的初始状态均为Q=0。
解：由图中可写出触发器FF1的驱动方程为J1=A’；K1=B’将它们代入JK触发器的特性方程Q*=JQ’+K’Q，得到Q1*=A’Q1’+BQ1触发器FF2的驱动方程为S2=AB；R2=(A+B)’将它们代入SR触发器的特性方程Q*=S+R’Q，得到Q2*=AB+(A+B)Q2触发器FF3的驱动方程为T3=A☉B，将它代入T触发器的特性方程Q*=TQ’+T’Q=T⊕Q，于是得到Q3*=（A☉B）⊕Q3触发器FF4的驱动方程为D4=A⊕B，将它代入D触发器的特性方程Q*=D，得到Q4*=A⊕B从t=0开始依次根据每个触发器的状态方程求出它们在CLK信号作用后应有的次态，就可以画出Q1、Q2、Q3、Q4在一系列CLK信号作用下的电压波形了，如图A5.19所示。
电工与电子技术第十二章习题详解(陶桓齐)华中科技大学出版社
第12章习题解答12-1 已知由与非门组成的基本RS触发器和输入端D R、D S的波形如题图12-1所示，试对应地画出Q 和Q的波形，并说明状态“不定”的含义。
题图12-1解：12.2 已知可控RS触发器CP、R和S的波形如题图12-2所示，试画出输出Q的波形。
设初始状态分别为0和1两种情况。
题图12-2解：12-3 在主从结构的JK触发器中，已知CP、J、K的波形如题图12-3所示，试画出Q端的波形。
设初始状态Q=0。
题图12-3解：12-4 维持阻塞型D触发器的输入D和时钟脉冲CP的波形如题图12-4所示，试画出Q端的波形。
设初始状态Q = 0。
题图12-4解：12-5 在T触发器中，已知T和CP的波形如题图12.5所示，试画出Q端的波形。
设初始状态Q= 0。
题图12-5解：12-6 写出题图12-6所示电路的逻辑关系式，说明其逻辑功能。
题图12-6解：逻辑关系为：Q D AQ BQ==+所以其功能为JK触发器。
12-7 如题图12-7所示的电路和波形，试画出D端和Q端的波形。
设初始状态Q= 0。
题图12-7解：12-8 将主从型JK触发器转换为T'触发器有几种方案？画出外部连线图。
解：12-9 电路如题图12-9所示。
画出Q0端和Q1端在六个时钟脉冲CP作用下的波形。
设初态Q1=Q0= 0。
题图12-9解：12-10 用题图12.10(a)所给器件构成电路，并在示波器上观察到如图12.10（b）所示波形。
试问电路是如何连接的？请画出逻辑电路图。
(a) (b)题图12-10解：12-11 已知如题图12.11(a)所示电路的各输入端信号如题图12-11(b)所示。
试画出触发器输出端Q0和Q1的波形。
设触发器的初态均为0。
(a) (b)题图12-11解：12-12 已知电路和时钟脉冲CP及输入端A的波形如题图12-12所示，试画出输出端Q、1Q的波形。
假定各触发器初态为1。
(a ) (b )题图12-12解：12-13 已知题图12-13(a )所示电路中输入A 及CP 的波形如题图12-13(b )所示。
数字电子技术习题课
输出波形
第9页/共36页
第5章、触发器
例5：画出与或非门的输出端T以及在时钟CP作用下触发器输出波形。 设触发器初态为零。
CP
A
B
C
T
（a）
Q
Q
电路及输入波形 第10页/共36页
（b）
第5章、触发器
解：该触发器是下降沿触发的JK触发器，触发器的两个输入端J和K连 在一起，构成T触发器。与或非门的输出构成T触发器的输入信号，若 T=1，Q翻转；若T=0，Q保持。输出波形见下图。
都没有发生变化，所以由CP下降沿的R、S值决定输出状态。
第一个CP下降沿：S=1，R=0，触 发器输出置1，Q由初态0变1；
第二个CP下降沿：S=0，R=1，触 发器输出复位，Q由1变0；
第三个CP下降沿：S=0，R=0，触 发器输出保持原来值，Q仍为0；
第四个CP下降沿：S=1，R=1，触 发器输出不确定，Q为不定；
题5.19 试写出图P5.19（a）中各电路的次态函数（即Q1 、 n1Q 2、n1Q 3、n1Q 4 n1 与现态和输入变量之间的函数式），并画出在图P5.19（b）所给定信 号的作用下Q1、Q2、Q3、Q4的电压波形。假定各触发器的初始状态 均为Q=0。
图P5.19
第30页/共36页
第5章、触发器
图P5.15
第25页/共36页
第5章、触发器
解：此图为带异步置位、复位的上升沿触发的JK触发器，由图可知：
异步置位、复位端均为高电平 有效，SD始终接“0”无效，所以输 出不会出现异步置位的情况；RD初 始为1，所以触发器输出初始状态为 复位状态0。
由边沿触发器的特点可知：边 沿触发器的输出状态仅取决于边沿 时刻瞬间的输入数据。图中注意RD 值的变化情况。
数字电子技术基础(第四版)课后习题答案-第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的基本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]若将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP信号作用下Q和Q端的电压波形。
己知CP信号的宽度tw= 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]若主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7R各输入端的电压波形如图P4.8所示，[题4.8]若主从结构RS触发器的CP、S、R、D1S。
试画出Q、Q端对应的电压波形。
《数字电子技术基础》习题与答案-1
答案：
J1
K1
Q3
J2 K2 Q1
J
3
Q1Q2; K3
Q3
Y Q3
电路能自启动。状态转换图如图 A5.1。
[题 5.8] 分析图 P5.8 的计数器电路，说明这是多少进制的计数器。十进制计数器 74160 的功能表见表 5.3.4。
答案： 图 P5.8 电路为七进制计数器。 [题 5.9] 分析图 P5.9 的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制
[题 1.13] 用卡诺图化简法将下列函数化为最简与或形式。
（1）Y ABC ABD CD ABC ACD ACD
（2）Y AB AC BC CD
（3）Y AB BC A B ABC
（4）Y AB AC BC
（5）Y ABC AB AD C BD
（6）Y(A, B,C) (m0, m1, m2, m3, m5, m6, m7)
《数字电子技术基础》习题与答案
[题 1.1] 将下列二进制数转换为等值的十六进制数和等值的十进制数。
（1）（）2 （3）（0.）2 答案：
（2）（）2 （4）（11.001）2
（1）（）2＝（97）16＝（151）10 （2）（）2 ＝（6D）16＝（109）10 （3）（0.）2＝（0.5F）16＝（0.）10 （4）（11.001）2＝（3.2）16＝（3.125）10
即得图 A3.17。
4.9] 已知主从结构 JK 触发器 J、K 和 CP 的电压波形如图 P4.9 所示，试画出 Q、 Q 端对应的电
压波形。设触发器的初始状态为 Q=0。 答案：
见图 A4.9。
5
[题 4.11] 已知维持阻塞结构 D 触发器各输入端的电压波形如图 P4.11 所示，试画出 Q、Q 端对应的电
电子技术习题解答触发器和时序逻辑电路及其实际应用习题解答
第8章触发器和时序逻辑电路及其应用习题解答8.1 已知基本RS 触发器的两输入端D S 和D R 的波形如图8-33所示，试画出当基本RS 触发器初始状态分别为0和1两种情况下，输出端Ｑ的波形图。
图8-33 习题8.1图解：根据基本RS 触发器的真值表可得：初始状态为0和1两种情况下，Ｑ的输出波形分别如下图所示：习题8.1输出端Ｑ的波形图8.2 已知同步RS 触发器的初态为0，当S 、R 和CP 的波形如图8-34所示时，试画出输出端Ｑ的波形图。
矚慫润厲钐瘗睞枥庑赖。
图8-34 题8.2图解：根据同步RS 触发器的真值表可得：初始状态为0时，Ｑ的输出波形分别如下图所示：习题8.2输出端Ｑ的波形图8.3 已知主从JK 触发器的输入端CP 、J 和K 的波形如图8-35所示，试画出触发器初始状态分别为0时，输出端Ｑ的波形图。
聞創沟燴鐺險爱氇谴净。
图8-35 习题8.3图解：根据主从JK 触发器的真值表可得：初始状态为0情况下，Ｑ的输出波形分别如下图所示：图所示：习题8.3输出端Ｑ的波形图的波形图8.4 已知各触发器和它的输入脉冲CP 的波形如图8-36所示，当各触发器初始状态均为1时，试画出各触发器输出Ｑ端和Q 端的波形。
残骛楼諍锩瀨濟溆塹籟。
图8-36 习题8.4图解：根据逻辑图及触发器的真值表或特性方程，且将驱动方程代入特性方程可得状态方程。
即：（a ）J ＝K ＝1；Ｑn ＋1＝n Ｑ，上升沿触发酽锕极額閉镇桧猪訣锥。
（ｂ）J ＝K ＝1；Ｑn ＋1＝n Ｑ， 下降沿触发下降沿触发（ｃ）K ＝0，J ＝1；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝1，上升沿触发，上升沿触发 （ｄ）K ＝1，J ＝n Ｑ；Ｑn ＋1＝J nＱ＋K Ｑn ＝n Ｑn Ｑ＋０·Ｑn ＝n Ｑ，上升沿触发，上升沿触发 （ｅ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝n Ｑ，上升沿触发，上升沿触发（ｆ）K ＝Ｑn ，J ＝n Ｑ；Ｑn ＋1＝J n Ｑ＋K Ｑn ＝n Ｑn Ｑ＋０＝nＱ，下降沿触发，，下降沿触发， 再根据边沿触发器的触发翻转时刻，可得当初始状态为1时，各个电路输出端Ｑ的波形分别如图（a ）、（b ）、（c ）、（d ）、（e ）和（f ）所示，其中具有计数功能的是：（a ）、（b ）、（d ）、（e ）和（f ）。
09数字电子技术复习题题库(09) 朱学文
《数字电子技术》复习题一、填空题1．（28.25）10=（）2=（）8421BCD （6B.2）16= ( ) 2= () 82．能自行振荡产生周期性脉冲波形的电路是 ;可将正弦波变成同频率的矩形波的电路是。
3．同一逻辑函数的任意两个最小项之积为。
4．F=A+BC的对偶式是。
5．半加器具有个输入端, 个输出端。
6．T触发器的特性方程为。
7．存储器EPROM-2764为8K×8位的芯片,则其地址线为根,数据线为根。
8．A/D转换器由和两部分组成。
9．在（10110）2，（11）10，（110）8，（011）16，（10010001）8421BCD这一组数中的最大数是最小数是，10．对于TTL电路，或非门的输入端悬空时，输出端的状态为。
11．多谐振荡器的功能为。
12．TTL三态门的输出有 , , 三种状态.13．D触发器的特性方程为。
14．1K×8的ROM芯片,则其地址线为根,输出线为根。
15．时间和幅度都是离散的信号称为。
16．高电平对应1低电平对应0的关系称为。
17．数字电路中，常用的数制是、、。
18．常用的BCD码有、、、、。
19．逻辑代数的基本运算有、、。
20．逻辑函数的化简法有、。
21．数字电路按结构分为和两类。
22．组合电路中，输入信号改变时，输出可能出现不正常的干扰信号，使电路产生错误输出，这种现象称为。
23．触发器按结构可分为、、、。
24．多谐振荡器称为。
25．BCD码是用代表一位十进制数的编码，最常用的是。
26．CMOS电路的优点是、、、、缺点是。
27．逻辑代数的基本运算有、、。
20．逻辑函数的化简法有、。
21．数字电路按结构分为和两类。
22．组合电路中，输入信号改变时，输出可能出现不正常的干扰信号，使电路产生错误输出，这种现象称为。
23．触发器按结构可分为、、、。
28．单稳态触发器的主要用途是、和。
29．DA C可以把转换成。
30．普通门电路的输出有两种状态或。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
数电复习题有标准答案 (2)
第一章一、填空题1.二进制数是以2为基数的计数体制，十进制数是以10 为基数的计数体制，十六进制数是以 16 为基数的计数体制。
2.二进制数只有 0 和 1 两个数码，其计数的基数是 2 ，加法运算进位关系为逢2进一。
3.十进制数转换为二进制数的方法是：整数部分是除2取余法，小数部分用乘2取整法。
4.十进制数（23.76）转换为二进制数为(10111.110)2，8421BCD码(00100011.01110110)8421BCD，余三码为(01010110.10101001)余3BCD。
5.二进制数转换为十进制数的方法为各位加权系数之和。
6.将二进制数（1011011）表示为加权系数之和的形式 2×1+2×1+2×1+2×1+2×1 。
7.格雷码的特点是相连不同，其余各位相邻两组代码只有一位代码不同，其余代码都相同。
8.数字电路主要是输出与输入之间的逻辑关系，故数字电路又称逻辑电路。
二、判断题。
1.二进制数是以2为基数的计数体制（√）2.二进制数的权值是10的幂。
（×）3.十进制数整数转换为二进制数的方法是采用“除2取余法”（√）4.BCD码是用4位二进制数表示1位十进制数。
（√）5.二进制数转换为十进制数的方法是各位加权系数之和。
（√）6.模拟电路又称逻辑电路。
（×）7.余3BCD码是用3位二进制数表示1位十进制数。
（×）8.二进制数整数最低位的权值为2。
（×）三、选择题。
1.1010的基数是（B）A10 B2 C16 D任意数2.下列数中，不是余3码的是（D）A 1011 B1010 C 0110 D 00003.二进制数最低位的权值是（B）A 0B 1C 2D 44.十进制数的权值是（A）A 10的幂B2的幂C16的幂 D 8的幂5.二进制数的权值为（B）A 10的幂B2的幂 C 16的幂 D 8的幂6.在二进制计数系统中每个变量的取值为（A）A 0和1B 0—7C 0—10D 0—167.十进制计数系统包含（B）A 六个数字B 十个数字C 十六个数字D 三十二个数字8.（1000100101110101）8421BCD对应的十进制数为（B）A 8561B 8975 C7AD3 7971第二章一、填空题。
画出图P42由或非门组成的基本RS触发器输出端Q
[题4.1] 画出图P4.2由或非门组成的基本RS触发器输出端Q、Q的电压波形，输入端S D、R D的电压波形如图中所示。
答案：见图A4.2。
[题4.2] 在图P4.5电路中，若CP、S、R电压波形如图中所示，试画出Q、Q端与之对应的电压波形。
假定触发器的初始状态为Q=0。
答案见图A4。
5R各输入端的电压波形如图P4.8所示，[题4.3] 若主从结构RS触发器的CP、S、R、D1S ，试画出Q、Q端对应的电压波形。
D答案：见图A4.8。
[题4.4] 已知主从结构JK触发器J、K和CP的电压波形如图P4.9所示，试画出Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
答案：见图A4.9。
[题4.5] 已知维持阻塞结构D触发器各输入端的电压波形如图P4.11所示，试画出Q、Q端对应的电压波形。
答案：见图A4.11。
[题4.6] 设图P4.13中各触发器的初始状态皆为Q=0，试画出在CP信号连续作用下各触发器输出端的电压波形。
答案：见图A4.13。
如图中所示。
设触发器的初始状态均为Q=0。
见图A4.20。
[题4.8] 试画出图P4.22电路在一系列CP信号作用下Q1、Q2、Q3的输出电压波形。
触发器均为边沿触发结构，初始状态均为Q=0。
答案：见图A4.22。
【试题4-9】JK触发器，时钟波形CP及输入控制J，K波形如图4-9所示。
试分别画出主从型JK触发器和负边沿JK触发器输出端Q的电压波形，设触发器的初始状态为零。
CPJKQ主从Q负边沿图4-9【解题方法指导】触发器时序图绘制要领绘制触发器的时序图时要特别注意：触发器中有边沿触发器和非边沿触发器之分。
对于边沿触发器，如TTL维持-阻塞D触发器和CMOS主从JK触发器等，其次态仅仅取决于CP脉冲到达时刻的输入状态。
对于非边沿触发器，如TTL主从JK触发器，其次态与整个CP=1期间的输入状态有关，存在着“一次变化”现象。
此时，绘制时序图的要领可归纳如下：在触发器的动作沿，如果仅根据当时输入状态值，次态应保持0状态时，则在CP=1期间有J信号中的正向脉冲干扰（置1）会引起错误，而K信号中出现的干扰则无妨；如果次态应保持1状态，则CP=1期间K中的正向脉冲干扰（置0）会引起错误，而J信号中的正向脉冲干扰则无妨。
昆明理工大学 数字电子技术 历年真题
昆明理工大学试卷（A）考试科目：数字电子技术A 考试日期：命题教师：集体学院：专业班级：学生姓名：学号：任课教师：课序号：考试座位号：一、填空题（每题3分，共计39分）1、完成把输入数据分配给2N路输出通道的逻辑器件叫。
2、普通编码器和优先编码器的主要区别是。
3、在逻辑代数中，已知X+Y=Z+Y，则X=Z。
这一命题对吗？答：。
在逻辑代数中，已知XY=ZY，则X=Z。
这一命题对吗？答：。
4、TTL触发器按结构不同可以分为四种，它们是，，和。
5、要实现把1KH Z的正弦波转换为同频率的矩形波，可选用电路完成。
6、设在74系列TTL门电路中，已知V OH≥3.2V, V OL≤0.4V ; I IL≤-1.6mA ，I IH≤40μA，I OL(max)=16mA,I OH(max)= -0.4mA 。
问该门的扇出系数N O=（设每个负载门只接一个输入端）。
若V ILmax=0.8V ,V IHmin=2V ,噪声容限V NL= 和V NH= 。
7、对COMS或非门电路多余输入端的处理办法有和等。
8、逻辑函数式)(DE A C B A Y ++=的对偶式为： 。
9、RAM 字扩展的方法是利用新增加的地址线去控制各片RAM 的 端，如果用容量为1K ×4的芯片组成16K ×8存储器，所需的片数为 。
10 、由555定时器组成的施密特触发器，在5脚接入6V 电压后，其上限阈值电压和下限阈值电压分别为 和 。
11、试分析计数器在1=M 和M=0时各为几进制（ ）、（ ）。
12、在4位权电阻网络D/A 转换器中，若取V REF =5V ，当输入数字量为d 3d 2d 1d 0=0101时输出电压为（ ）。
13、某模/数转换器的输入为0~10V 模拟电压，输出为8位二进制数字信号（D 7 ~ D 0)。
若输入电压是2V ，则输出的二进制数字信号为 。
二、化简下列逻辑函数（方法不限，每题6分，共18分） 1、Y=C B A +A +B+C2、D C A D C A C B A D C ABD ABC Y +++++=3、Y(A,B,C,D)=∑m（2，3，7，8，11，14），给定约束条件为m0+m5+m10+m15=0三、某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。
阎石《数字电子技术基础》(第5版)(课后习题 触发器)【圣才出品】
第5章 触发器5.1 画出图5-1由与非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D ′、R D ′的电压波形如图中所示。
图5-1解：波形图如图5-2所示。
图5-25.2 画出图5-3由或非门组成的SR 锁存器输出端Q 、Q′的电压波形，输入端S D 、R D 的电压波形如图中所示。
图5-3解：波形图如图5-4所示。
图5-45.3 试分析图5-5所示电路的逻辑功能，列出真值表，写出逻辑函数式。
图5-5解：当CLK＝0时，S、R的值不能加到或非门，此时Q的状态保持不变。
当CLK＝1时，Q的状态随SR的不同而发生变化，真值表如表5-1所示。
表5-1卡诺图如图5-6所示。
图5-6化简得n1+=+Q S R'QSR=。
5.4 图5-7所示为一个防抖动输出的开关电路。
当拨动开关S时，由于开关触点接通瞬间发生振颤，S D′和R D′的电压波形如图中所示，试画出Q、Q′端对应的电压波形。
图5-7解：Q 、Q′端对应的电压波形如图5-8所示。
图5-85.5 在图5-9所示电路中，若CLK 、S 、R的电压波形如图中所示，试画出Q 和Q′端与之对应的电压波形。
假定触发器的初始状态为Q ＝0。
图5-9解：当CLK ＝0时，SR 的值不能加到或非门，此时Q 的状态保持不变。
当CLK ＝1时，成为与非门组成的SR 触发器。
Q 和Q′端对应的电压波形如图5-10所示。
图5-105.6 若将电平触发SR 触发器的Q 与R 、Q′与S 相连，如图5-11所示，试画出在CLK 信号作用下Q 和Q′端的电压波形。
已知CLK 信号的宽度t W ＝4t pd 。
t pd 为门电路的平均传输延迟时间，假定t pd ≈t PHL≈t PLH 。
设触发器的初始状态为Q ＝0。
图5-11解：当CLK ＝0时，触发器输出保持不变；当CLK ＝1时，输出随SR 触发器变化。
脉冲的上升沿到来时，S ＝1，经过G 1门和G 3门的时延，Q 被置1；同时，经过G 2门的时延，G 2门输出为1。
数电期末试卷及答案(共4套)
XX大学信息院《数字电子技术基础》期终考试试题（110分钟）(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
数电模拟试题及答案
1．已知维持阻塞结构D 触发器各输入端的电压波形如图所示，试画出Q 、Q 端对应的电压波形。
QQ2.为了使74LS138译码器的第十脚（Y 5）输出为低电平，试标出各输入端应置的逻辑电平。
3.分析图示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。
CPY4. 试用下降沿触发的D 触发器设计一同步时序电路，其状态图如图（a ）所示，S0、S1、S2的编码如图（b ）所示。
（a）（b ）5. 由555定时器构成的锯齿波发生器如图所示，三极管T 和电阻R 1、R 2、R e 构成恒流源，给定时电容C 充电。
画出当触发输入端输入负脉冲后，电容电压v C 及555输出端v O 的波形，并计算电路的输出脉宽。
Q 1v I v V CC6.已知主从结构JK 触发器J 、K 、CP 的电压波形如图所示, 试画出Q 、Q 端对应的电压波形。
设触发器的初始状态为Q=0。
和下降沿触发的D 触发器逻辑符号及时钟信号CP （CP ）和D 的波形如图题所示。
分别画出它们的Q 端波形。
设触发器的初始状态为0。
QQ QQ)(CP CP D9. 用JK 触发器设计一同步时序电路，其状态如表题所示.10. 10位倒T 形电阻网络D/A 转换器如图题所示。
（1）试求输出电压的取值范围。
（2）若要求电路输入数字量为100H 时输出电压v O =5V ，试问V REF 应取何值？O11．若主从结构JK 触发器CP 、D S 、D R 、J 、K 的电压波形如图所示, 试画出Q 、Q 端对应的电压波形。
QQ CP R S DD SD RJKCP12. 用译码器74LS138和适当的逻辑门实现函数F=ABC C AB C B A C B A +++。
13. 电路如图所示，设各触发器的初始状态为0，画出在CP 脉冲作用下Q 端波形。
CP14. .回差电压可调的施密特电路如图题所示，它是利用射极跟随器的射极电阻来调节回差的。
第四章 触发器完成ok
第四章 触发器【题4.1】 画出图P4.1由与非门组成的基本RS 触发器输出端Q 、Q 的电压波形，输入端D S 、D R 的电压波形如图中所示。
【解】 见图A4.1。
图A4.1S DRDS图P4.1【题 4.2】 画出图P4.2由或非门组成的基本RS 触发器输出端Q 、Q 的电压波形,输入端D S 、D R 的电压波形如图中所示。
【解】 见图A4.2。
S DRR D QQS D图P4.2S D图A4.2【题4.3】 试分析图P4.3所示电路的逻辑功能,列出真值表,写出逻辑函数式。
【解】 由真值表得10n n Q S RQ SRSR +⎧=+⎨=⎩化简后得到10n n Q S RQ SR +=+=RS图 P4.3【题4.4】 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时,由于开关触点接通瞬间发生振颤, D S 和D R 的电压波形如图中所示,试画出Q 、Q 端对应的电压波形。
V CCD SD R图P4.4【解】 见图A4.4。
D RQQD S图A4.4【题4.5】 在图P4.5电路中,若CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q=0。
【解】 见图A4.5。
S RCP图P4.5【题4.6】 若将同步RS 触发器的Q 与R 、Q 与S 相连，如图P4.6所示, 试画出在CP 信号作用下的Q 和Q 端对应的电压波形。
已知CP 信号的宽度4w pd t t =。
pd t 为门电路的平均传输延迟时间,假定pd t ≈PHL t ≈PLH t 。
设触发器的初始状态为Q=0。
【解】 见图A4.6。
(参见第4.4.2节同步RS 触发器的动态特性。
)图A4.5CP图 P4.6Q Q图A4.6【题4.7】若主从结构RS触发器各输入端的电压波形如图P4.7中所给出, 试画出Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
RCPSR图P4.7【解】见图A4.7。
数字电路与逻辑设计课后题答案
驱动方程 J 1 K 1 Q3
J 2 K 2 Q1 Q Q , Q 1 2 K3 3 J 3
输出方程
Y Q3
5-1
Qn 1 Q Q Q Q Q Q J 1 K 1 Q3 3 1 3 1 3 1 状态方程： 1 n 1 K 2 Q1 Q2 Q1 Q2 Q1 Q2 Q1 Q2 J 2 Q Q , Q n 1 J3 K3 1 2 3 Q3 Q1 Q2 Q3 Q3 Q3 Q1 Q2 Q3
Z1 Y1 Y 0 Y1 Y 0 Z 2 Y1 Y 0 Y1 Y 0 Z 3 Y1 Y 0 Y1 Y 0 Z 4 Y1 Y 0 Y1 Y 0
注意:与输入无效情况 相，如何改进？
3-5 试画出用3线-8线译码器74LS138和门电路产生如下多输出 逻辑函数的逻辑图。
A0
n Q1 1 Q 2 n 1 Q 2 Q1 Q 2 Y Q 2 Q1
n 1 n 1 Q1 Q2 Y 0
状态转换图：
1 1 1 1
0
0
0
1
Q2Q1
A
Y
0
0
00
01
0 0
11
0 0
10
0 0
5-3 在图电路中，若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001，B3B2B1B0=0011，试问经过4个CP信号 作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？
4-3 已知维持阻塞结构D触发器各输入端的电压波形如图所示， 试画出Q、 Q端对应的电压波形。
D:
Q: Q:
4-4 设图4.4中各触发器的初始状态皆为Q=0，试画出在CP 信号连续作用下各触发器输出端的电压波形。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
【题5.14】已知维持阻塞结构D触发器各输入端的电压波形如图P5.14所示，试画出Q、Q'端对
应的电压波形。
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方式，即可画出Q和Q'的
电压波形如图A5.14.
【题5.15】已知CMOS边沿触发方式JK触发器各输入端的电压波形如图P5.15所示，端对应
的电压波形。
'Q、Q试画出
解：根据JK触发器逻辑功能的定义和边沿触发方式的动作特点，画出的Q、Q'端电压波形如图
A5.15。
【题5.16】在脉冲触发T触发器中，已知T、CLK端的电压波形如图P5.16所示，试画出Q、Q'端对应的电压波形。
设触发器的初始状态为Q=0。
解：根据T触发器逻辑功能的定义以及脉冲触发方式的动作特点，画出的Q、Q'端电。
A5.16.
压波形如图
【题5.17】在图P5.17的主从结构JK触发器电路中，已知CLK和输入信号T的电压波形如图所示，试画出触发器输出端Q和Q'的电压波形。
设触发器的起始状态为Q=0。
解：将JK触发器的J和K接在一起作为输入端，就得到了T触发器。
按照T触发器的逻辑功能和脉冲触发方式的动作特点，就到得到了图A5.17中Q、Q'端的电压波形。
【题5.18】设图P5.18各触发器的初始状态皆为Q=0，试画出在CLK信号连续作用下各触发器
输出端的电压波
形。
．。
A5.18的电压波形，如图Q解：根据每个触发器的逻辑功能和触发方式，画出输出端
【题5.19】试写出图P5.19（a）中各电路的次态函数（即Q*、Q*、Q*、Q*与现态4231和输入变量之间的函数式），并画出在图P5.19（b）给定信号的作用下Q、Q、Q、Q的4132电压波形。
假定各触发器的初始状态均为Q=0。
解：由图中可写出触发器FF的驱动方程为1J=A'；K=B' 11将它们代入JK触发器的特性方程
Q*=JQ'+K'Q，得到
Q*=A'Q'+BQ111
触发器FF的驱动方程为2S=AB；R=(A+B)'22
将它们代入SR触发器的特性方程Q*=S+R'Q，得到
Q*=AB+(A+B)Q2
2触发器FF的驱动方程为T=A☉B，将它代入T触发器的特性方程Q*=TQ'+T'Q=T⊕Q，33于是得到
Q*=（A☉B）⊕Q3
3触发器FF的驱动方程为D=A⊕B，将它代入D触发器的特性方程Q*=D，得到44Q*=A⊕B 4从t=0开始依次根据每个触发器的状态方程求出它们在CLK信号作用后应有的次态，就可以画出Q、Q、Q、Q 所示。
A5.19信号作用下的电压波形了，如图CLK在一系列
4321．
u的电压波形如图所示，试画出与之对应P5.20电路中已知输入信号5.20【题】在图I u的波形。
触发器为维持阻塞结构，初始状态为。
（提示：应考虑触发器Q=0的输出电压O和异或门的传输
延迟时间。
）
uuuu也变成高电。
Q=0、时，异或门的输出变为高电平以后，等于0解：当=0OIOI u也是触发
器的时钟输入端，所以经过触发器的延迟时间后，Q端被置成1状态；平。
因为O uu高电平持续时间等于触发器的传再经过异或门的传输延迟时间，回到低电平。
因此，OO输延迟时间与异或门的传输延迟时间之和。
u从高电平跳变至低电平以后电路的工作过程与上述过程类似。
这样就得到了图I u的A5.20电
压波形。
O．
【题5.21】在图P5.21所示的主从JK触发器电路中，CLK和A的电压波形如图中所示，试画出Q端对应的电压波形。
设触发器的初始状态为Q=0。
解：在CLK=1期间主从JK触发器的主触发器接收输入信号。
若此期间出现A=1的信号，则主触发器被置1，在CLK变为低电平后，从触发器随之被置1，使输出为Q=1。
而当CLK回到高电平以后与非门的输出变为低电平，于是又通过异步置0端R将触发器置0。
这样我们就得到了图A5.21的波形图。
利用这个电路可以监视在CLK=1期间A端是否有高电平信号输入。
如果A端由高电平输入信号，则Q端给出一个正脉冲；如果A端没有输入信号，则Q端始终为0。
【题5.22】图P5.22所示是用CMOS边沿触发器和或非门组成的脉冲分频电路。
试画出在一系列CLK脉冲作用下Q、Q和Z端对应的输出电压波形。
设触发器的初始状态皆21。
Q=0为
解：第1个CLK脉冲到来之前D=1、D=0，CLK上升沿到达后将两个触发器置成Q=1、112Q=0。
2第2个CLK脉冲到来之前D=1、D=1，CLK上升沿到达后Q=1、Q=1。
2211第3个CLK脉冲到来之前D=0、D=1，CLK上升沿到达后Q=0、Q=1。
2112但由于Q的低电平接到了第2个触发器FF的异步置0端，所以在Q变为0以后立121
刻将FF置0，于是电路回到了起始状态。
据此即可画出Q和Q的电压波形。
212根据Z=（Q+CLK）'，就能很容易地从Q和CLK的波形得到了Z的波形了，如图A5.22。
11
【题5.23】图P5.23所示是用维持阻塞结构D触发器组成的脉冲分频电路。
试画出在一。
Q=0对应的电压波形。
设触发器的初始状态均为Y脉冲作用下输出端CLK系
列．
解：第1个CLK上升沿到达前D=1，所以CLK上升沿到达后Q=1。
第1个CLK下11降沿到达前D=0，所以CLK下降沿到达后Q=0。
22第2个CLK上升沿到达前D=0，所以CLK上升沿到达后Q=0。
第2个CLK下降沿11到达前D=1，所以CLK下降沿到达后Q=1。
22第3个CLK上升沿到达前D=0，所以CLK上升沿到达后Q=0。
第3个CLK下降沿11到达前D=0，所以CLK 下降沿到达后Q=0，电路又回到了开始的状态。
Q 、Q的电压2212波形如图A5.23所示。
因为Y=（Q+ Q）'，所以从Q和Q的波形就可以画出Y的波形了，如图A5.23所示。
2211
【题5.24】试画出图P5.24所示的电路输出端Y、Z的电压波形。
输入信号A和CLK 。
Q=0的电压波形如图中所示。
设触发器的初始状态均为
解：根据给定的CLK和A的电压波形以及边沿触发D触发器的工作特性即可画出Q1端的电压波形。
因为两个触发器之间是按移位寄存器接法连接的，所以将Q的波形右移一1个CLK时间，就是Q的电压波形。
由图可知2Z=（Q Q'）'；Y=（Q' Q）' 2211从得到的Q、Q的波形就得到了
图A5.24中Z和Y的电压波形。
21
【题5.25】试画出图P5.25电路输出端Q的电压波形。
输入信号A和CLK的电压波形2。
Q=0与上题相同。
假定触发器为主从结构，初始状态均为
解：当A变为高电平时FF的主触发器被置1，A回到低电平后从触发器置1，使Q=1。
11随后到来的CLK下降沿使FF置1，Q'变为低电平，于是又将FF置0。
.下一个CLK信号122到达后，FF被置0，电路又返回开始时的Q=Q=0状态。
由此画得Q的电压波形如图A5.252212所示。
【题5.26】试画出图P5.26电路在一系列CLK信号作用下Q、Q、Q端输出电压的波321形。
触发器均为边沿触发方式，初始状态为Q=0。
解：因为FF和FF接成了T触发器的T=1状态，所以每当它们的时钟信号下降沿到21来时都要翻转，即Q*=Q'。
据此便可画出Q、Q的波形了。
而FF的输入为J=K=Q，所2321．
以当Q=1时，FF有时钟信号到达则状态翻转；而Q=0时即使有时钟信号到来，FF状态3232也不改变。
FF的时钟信号取自Q，由此便可画出Q的电压波形了。
Q、Q、Q的电压波333112形如图
A5.26所示。
【题5.27】试画出图P5.27电路在图中所示CLK、R'信号作用下Q、Q、Q的输出3D12电压波形，并说明Q、Q、Q输出信号的频率与CLK信号频率之间的关系。
312
解：由于每个触发器都接成了D=Q'，所以Q*=Q'，即每次时钟到来后都要翻转，这样就得到了图A5.27的波形图。
由图可见，若输入的CLK频率为f,则Q、Q、Q输出脉冲321o的频率依次为
1/2 f、1/4 f、1/8 f 。
ooo
【题5.28】设计一个4人抢答逻辑电路。
具体要求如下：
（1）每个参赛者控制一个按钮，用按动按钮发出抢答信号。
（2）竞赛主持人另有一个按钮，用于将电路复位。
（3）竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此后其他3人再按动按钮对电路不起作用。
解：见图A5.28。
图中A、B、C、D四个按钮各由一名参赛者控制，按钮J由主持人控制。
当A、B、C、D任何一个按钮首先按下时，对应的触发器被置1，这个触发器的Q'端随之变为低电平，将与非门G封锁，其余的触发器不再有CLK信号输入，不可能置1 了。
．。