4位串行进位加法器Max+plus II仿真

VHDL与复杂数字系统设计

上机实验1：开发工具Max＋plus II的使用

一、实验目的：

1、学习开发工具Max＋plus II的安装；

2、掌握图形输入法设计简单逻辑电路的操作步骤。

二、实验内容：

1、利用基本元件库,采用图形输入法设计四位并行全加器电路；

三、实验过程：

1、一位全加器电路

原理简述：两个一位数相加，则令S为相加的和，而CO为向高位的进位。

2、电路原理图：

3、电路检查：

4、电路符号图：

2、4位串行进位加法器

原理简述：四位串行进位加法器就是将四个一位加法器串联，低一位的进位就是上一位的CI输入。最低位的进位为低低电平（没有进位）。

电流原理图

电路检查：

有以上的电路图所仿真得出的波形图为：

图形与理论的结果相同。

结论：四位串行进位加法器的电路图就是以上所得的电路图。与实际的图形相比有延时。但总的图形是非常吻合的。