FPGA开发板使用说明书
FPGA开发板说明
EP3C16Q240C8 FPGA//NIOS开发板用户手册V1.0 5.3,2011目录一、简介 (3)二、开发板照片及资源描述 (3)2.1 EP3C16Q240C8芯片资源描述 (3)2.2 照片及引脚分配 (4)2.3 功能描述 (6)2.4 硬件电路详解 (7)1.EP3C16 FPGA各个bank (7)2.存储器FLASH电路 (8)3.存储器SDRAM电路 (9)4.存储地SRAM电路 (10)5.配置部分电路 (11)6.时钟及复位部分电路 (11)7.电源部分电路 (12)8.AD采样部分电路 (13)9.双极性电机驱动电路 (13)10.以太网部分驱动电路 (14)11.Can通讯部分驱动电路 (15)12.串口通讯部分驱动电路 (15)13.编码计数部分电路 (15)14.其它部分电路 (16)三、使用注意事项 (16)3.1 电源 (16)3.2 JTAG拔插方法 (16)3.3 软件说明 (17)3.4 引脚配置 (17)四、开发板关键模块测试注意事项 (17)4.1 JTAG测试 (17)4.2 EPCS测试 (17)4.3 存储器SDRAM测试 (17)4.4 存储器SRAM测试 (18)4.5 存储器FLASH测试 (18)一、简介EP3C16Q240C8-FPGA开发板采用Altera公司推出的CYCLONE3系列芯片EP3C16Q240C8芯片作为核心处理器进行设计,本开发板是目前市场上高端的FPGA/NIOS系列开发板,资源较多,用户可用IO数量也比较多,是3代的最新产品,比较适合做研究用。
本开发板可以完成的功能主要包括双极性直流电机的控制、以太网通信、正交编码采集、CAN通信、超大数据存储(其中SDRAM-256Mbit、SRAM-16Mbit、FLASH-64Mbit、EPCS-16Mbit)、串口通信等等。
二、开发板照片及资源描述2.1 EP3C16Q240C8芯片资源描述Altera的最新芯片都采用逻辑单元作为衡量内部的资源,不同于以往的,多少万门的概念,请大家注意。
Gowin FPGA 开发板 RISCV 编程 快速应用手册说明书
Gowin FPGA开发板RISCV编程快速应用手册IPUG546-1.1,2022-11-11版权所有© 2022广东高云半导体科技股份有限公司、Gowin以及高云均为广东高云半导体科技股份有限公司注册商标, 本手册中提到的其他任何商标,其所有权利属其拥有者所有。
未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。
免责声明本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。
除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。
高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。
高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。
高云半导体不承诺对这些文档进行适时的更新。
版本信息目录目录 (i)图目录 (ii)表目录 (iii)1 前言 (1)1.1 AE250简介 (1)1.2 准备工作 (2)1.3 开发/调试步骤 (3)2 Debug Cable连接说明 (4)3 RDS使用说明 (6)3.1 RDS安装 (6)3.2 新建工程 (6)3.3 导入/导出工程 (8)3.4 下载程序到Flash (10)3.5 片上调试 (13)3.6 RDS内置的串口终端使用方法 (15)4 参考设计 (16)4.1 工程代码 (16)4.2 参考设计 (17)图目录图1-1 AE250结构框图 (1)图1-2开发/调试系统结构框图 (2)图2-1 AICE-MINI+ Debug Cable及其引脚示意图 (4)图3-1新建工程 (7)图3-2 Import/Export a Project (8)图3-3导入工程界面 (9)图3-4导出工程界面 (9)图3-5设置System Reset Vector Default (10)图3-6设置SPI1 Configuration (11)图3-7设置MSPI接口为普通IO (12)图3-8 ae250.sag中bootloader参数设置 (12)图3-9 Debug参数设置界面 (13)图3-10 Debug按钮介绍 (14)图3-11汇编指令代码窗口 (14)图3-12 RDS内置串口终端 (15)表目录表目录表2-1 AICE-MINI+ Debug Cable引脚定义 (4)表3-1 SPI1接口物理约束 (11)1 前言 1.1 AE250简介1前言1.1AE250简介AE250是一个32位RISC-V MCU系统,其主要结构如图1-1所示。
FPGA开发板使用文档v1
Spartan-3E XC3S250E-4VQ100实验板用户使用说明第一章概述1、实验板资源Xilinx器件:Spartan-3E XC3S250E-4VQ100,XCF02SV020C(Platform Flash)时钟:50MHz晶体时钟振荡器;电源:USB接口供电,三路电源管理IC;接口:JTAG下载接口,PS/2,RS-232串行接口,4个按键开关,八个LED灯,4*4矩阵键盘,蜂鸣器;显示:VGA显示端口,4位七段数码管;存储器:EEPROM;图1-1 实验板资源示意图图1-2 实验板2、Spartan-3E XC3S250E-4VQ100简介主芯片:Spartan-3E XC3S250E-4VQ100CLB资源:•Rows: 34•Columns: 26•Total CLBs: 612Slice资源:•Total Slices: 2,448存储资源:•Distributed RAM Bits: 38K•Block RAM Bits: 216K时钟管理器:•DCM: 4逻辑单元:•System Gates: 250K•Equivalent Logic Cells: 5,508乘法器:•Dedicated Multipliers: 12I/O:•Total I/O:100•User I/O: 683、电源管理模块输入:5V DC,由USB接口提供;输出:3.3V DC,2.5V DC,1.2V DC。
图1-3 电源管理电路•VDD=3.3V:VDD引脚为I/O引脚,为I/O提供驱动电压。
•V AUX=2.5V:为JTAG模块和程序下载配置模块供电•VINT=1.2V:为内部调压器供电4、时钟/复位模块图1-4 时钟电路系统时钟由外部晶振提供,频率为50MHz,时钟的输入直接连到Bank0的输入全局缓冲I/O,时钟输入也可以连接到相应的DCM。
FPGA的Bank0的I/O的电压是由P82和P97供给的,板上已经将这两个引脚连接到3.3V,晶振可以达到预期的工作效果。
FPGA开发板使用说明书(二版)
目 录第一章综述 (1)核心板介绍EP1C12核心板资源介绍 (1)EP2C35核心板资源介绍 (2)FPGA开发板介绍FPGA开发板资源介绍 (4)第二章 系统模块功能介绍 (7)EP1C12核心板模块说明EP1C12F324C8芯片说明 (9)NOR FLASH模块说明 (10)SRAM模块说明 (11)FPGA接口I/O说明 (12)EP2C35核心板模块说明EP2C35F484C8芯片说明 (19)NOR FLASH模块说明 (20)SRAM模块说明 (21)S D R A M模块说明 (22)NAND FLASH模块说明 (23)FPGA接口I/O说明 (24)核心板使用注意事项 (29)FPGA开发平台模块说明液晶显示模块 (31)RTC实时时钟模块 (33)USB接口模块 (33)音频CODEC接口模块 (34)EEPROM存储模块 (35)数字温度传感器模块 (36)其它功能模块 (37)FPGA开发平台使用注意事项 (38)第三章 软件的安装 (39)QUARTUSII的安装 (39)QUARTUSII的授权 (46)NIOSII IDE的安装 (51)附表一核心板载资源与FPGAEP1C12I/O接口对照表 (55)附表二核心板载资源与FPGAEP2C35I/O接口对照表 (60)附表三EP1C12/ EP2C35与开发板硬件资源I/O接口对照表 (66)第一章综述FPGA开发平台是根据现代电子发展的方向,集EDA和SOPC系统开发为一体的综合性实验开发系统,除了满足高校专、本科生和研究生的SOPC教学实验开发之外,也是电子设计和电子项目开发的理想工具。
整个开发系统由核心板、SOPC开发平台和扩展板构成,根据用户不同的需求配置成不同的开发系统。
系统根据用户不同的设计需求来更换其它不同系列的核心板,如: EP1C12、EP2C20、EP3C25等。
所以,不管从性能上而言,还是从系统灵活性上而言,无论您是初学者,还是资深硬件工程师,它都会成为您的好帮手。
FPGA黑金开发板用户手册
Black Gold 黑金动力II代用户手册v1.0修订历史目录内容介绍:本手册包括以下部分第一部分, 主要器件及特性第二部分, 开关,按键及数码管第三部分, VGA接口Chapter 1 主要器件及特性本手册中描述了”黑金动力”系列开发板的设计原理和使用方法,作为开发板的配套说明材料.这套开发板主要是面向FPGA的初级,中级开发人员,或者对FPGA感兴趣的爱好者,偏向个人用户.这套开发板采用核心板与扩展板分离的方式,简单实用,扩展性好,特别适合爱好者的快速入门和开发人员的产品开发验证,也适合做更深入的IC前端设计.在这套开发板上,一切皆有可能.同时,这套开发板也提供了一个SOPC平台,可以实现嵌入式的软核,如NIOSII,Open RISC等,为嵌入式电子产品的设计开发提供了又一种选择.主要元器件介绍●Altera Cyclone Ⅱ系列 FPGA核心板配置的FPGA芯片是Cyclone Ⅱ系列的EP2C8Q208C更详细可到:/literature/lit-cyc2.jsp下载官方手册●64Mbit的SDRAM核心板同时配备了高达64Mbit的SDRAM,对于运行NIOS的软核提供了有力的保障,这款芯片的时钟频率有143MHz,实验证明,NIOSⅡ可以稳定地运行120MHz,速度还是相当快的.●16Mbit的配置芯片核心板还配备了16Mbit的配置芯片,不仅可以储存配置信息,同时可以实现NIOSⅡ软件程序存储.●20MHz的有源晶振20M的有源晶振为整个系统提供了时钟源泉.●ENC28J60网口芯片实现开发板与以太网之间的通信实验.●USB 2.0高速数据接口采用应用广泛,性能稳定的CH376芯片,实现了开发板USB接口的扩展,便于与计算机进行高速数据通信.●板载128*64的点阵LCD采用ST7565P控制芯片,内置DC/DC电路,可以通过串行,并行进行通信.●实时时钟芯片(RTC)配置DS1302芯片,增加了主电源/后背电源双电源引脚,同时提供了对后背电源进行涓细电流充电的能力.●EEPROM配置24LC04芯片,24LC04是512*8bit的EEPROM,支持IIC接口.●PS/2鼠标,键盘接口标准的鼠标,键盘接口,支持3.3V和5V设备,可以用来验证PS/2接口协议.●9针RS-232串口实现与计算机的数据通信,辅助调试.●VGA接口标准VGA接口,可直接与显示器连接,用于验证VGA时序.●5个独立按键可以与液晶配合,实现完美的人机界面.开发板示意图核心板扩展板-Chapter 2 开关,按键与数码管按键在绝大多数电子电气设备中都存在身影,可以说,如果说显示屏是人与机器之间沟通的窗户的话,按键就是沟通的桥梁,通过按键,可以方便快捷地对机器进行操作控制.在黑金开发板中,我们设置了5个按键,分别为上,下,左,右,确认,用户可以自行设定按键的功能.电源开关电源接口及开关位于核心板左上方,如图其中F1为限流1.1A的F110保险管,在电源的保护上起到了很大的作用按键核心板上的复位电路该复位电路可以实现对开发板的初始化作用,防止程序陷入死循环.扩展板上的按键扩展板上搭配有5个按键,可以满足大多数场合的设计需要,采用低电平闭合电路.按键开关管脚映射表LEDs在核心板上设置了4个LED,可以作为测试使用,电路如图LED管脚映射表数码管在扩展板上并设有6位独立共阳数码管,实验证明数码管在诸多设计开发中起到了不可代替的作用.数码管的电路如图该电路图为第一位数码管的电路,其他的电路与之类似.其中,每个数码管都通过一个9012三极管放大电流,保证其亮度均匀.数码管管脚映射表Chapter 3 点阵型液晶显示器(LCD)在扩展板的右方包括了一块128*64像素的液晶显示器,带有少见的白色背光.常见的LCD模块有LCM(玻璃),背光,PCB板,三种之中LCM(玻璃)模块必不可少,有无背光,有无PCB用户可以根据需要自行选择.点阵的LCD模块按驱动控制器的集成方式分成两种:COB和COG,COG是将驱动控制芯片集成到了玻璃里面,用户只需在电路板上加上无法集成的电阻电容即可实现对LCD的控制;而COB则需要将驱动芯片焊接在LCD模块后面的PCB板上.黑金开发板上提供的LCD使用的是COG液晶,它将驱动控制IC集成到了LCM上,这样就省去了PCB底板,节省了很大的空间.该LCD的驱动芯片为ST7565P,支持三种接口方式,通常采用串行时序方式,接口简单,使用方便.LCD的原理图LCD的管脚映射表LCD参数注意:该LCD的显存存在8(page)*8+1行,即65行,s0-s131列,即132列,与标准的128*64液晶有的差异,该LCD的最后一行(page8的D0)和最后三列(ADC为正常时,s129,s130,s131;ADC为反向时,s0,s1,s2)是不能显示的,而显存上其他数据与LCD上的点一一对应,具体如下图红圈所示显示屏上的每个点都对应控制器片内显示缓存RAM中的一个位,显示屏上的64*128个点分别对应显示RAM的8个Page,每个Page有128 Byte的空间对应,如图所示用户如果要点亮LCD屏幕上的某一个点时,实际上就是对该点所对应的显示RAM区中的某一个位进行置1操作;所以就要确定该点所在的行地址,列地址.由上图可以看出,液晶的行地址实际上就是Page的信息,每个Page应有8行;而列地址表示该点的横坐标,在屏上为从左到右排列,Page中的一个Byte对应的是一列(8行,即8个点),一共128列.可以根据这样的关系在程序中控制LCD屏幕的显示.在LCD上显示字符,不管是中文还是英文,都需要字库的支持,在有些LCD模块中,已经将字库烧写在芯片当中,这样的字库有优点也有缺点.优点是操作简单,而缺点是不灵活,显示效果不好,扩展性差,而且性价比不高.黑金开发板所选用的COG屏幕是不带字库的.Chapter 4 VGA接口VGA(Video Graphics Array)接口,也叫D-Sub接口,是显示卡上输出模拟信号的接口,显卡所处理的信息最终都要输出到显示屏上显示,显卡的输出接口就是电脑与显示屏之间桥梁,它负责向显示器输出相应的图像信号.CRT显示器因为设计制造上的原因,只能接受模拟信号,这就需要显卡能够输入模拟信号,于是就有了VGA接口.虽然液晶显示器可以直接接接收数字信号,但是为了兼容性,大多数液晶显示器也配备了VGA接口模块.VGA是IBM在1987年随PS/2机一起推出的一种视频传输标准,具有分辨率高,显示速率快,颜色丰富等优点,在彩色显示器领域得到了广泛的应用.目前VGA技术的应用还主要基亍VGA显示卡的计算机,笔记本等设备.根据分辨率不同,VGA分为VGA (640x480),SVGA(800x600),XGA(1024x768),SXGA(1280x1024)等.虽然说VGA的标准对于现在的个人计算机市场十分过时,但是VGA仍然是所有制造商所支持的最低标准,例如不管所有厂商的显卡,在不安装自己驱动的情况下,都是支持VGA 标准显示的.VGA接口是一种D型接口(D-SUB),上面共有15个针孔,分成三排,每排五个,如图所示.VGA引脚定义引脚1,2,3分别为红绿蓝三基色模拟电压,为0~0.714V peak-peak(峰-峰值),0V代表无色,0.714V代表满色.一些非标准显示器使用的是 1Vpp的满色电平.HSYNC与VSYNC 分别为行数据同步与帧数据同步,为TTL电平.黑金开发板的扩展板上配备了一个VGA接口,其电路为VGA管脚映射表VGA的时序介绍VGA的时序如图所示,它分为行数据时序和帧数据时序行数据时序为显示一行数据的时序,由上图可看出,显示一行数据需要处理两件事情:第一,产生行同步HSYNC.不难看出HSYNC是一个脉冲信号,该信号周期为:e=a+b+c+d,低电平时间为a.其中a,b,c,d均为时间信号,这些信号根据需要显示的分辨率的不同而不同.第二,产生显示的数据(DATA)信号,此信号为模拟信号,当在显示有效数据(Active Video)内,DATA信号为0~0.714Vpp的模拟电压(R,G,B),根据分辨率的不同,DATA的采样率,点数也不同.帧数据时序与行数据时序类似,是显示一个屏数据的时序.只是这里的基本单位为每行数据,而行数据里面的最基本单位为每个点.下表列出常用分辨率及时间参数Chapter 5 PS/2 鼠标键盘接口PS/2 原是“Personal System 2”的意思,“个人系统2”,是IBM公司在上个世纪80年代推出的一种个人电脑。
智能融合2系列SoC FPGA开发板使用指南说明书
Application Note AC401January 20141© 2014 Microsemi Corporation SmartFusion2 SoC FPGA - SPI Master ProgrammingTable of ContentsPurposeThis application note describes how to use the serial peripheral interface (SPI) Master Programming mode on SmartFusion ®2 system-on-chip (SoC) field programmable gate array (FPGA) Development Kit board DVP-102-000400-001 Rev C.Note:Rev A and Rev B Development Kit Board are not supported.Two software utilities, SPI_Memory.exe and SetMuxes.exe, are described in this document. The SPI_Memory.exe is used to program Atmel ® AT25DF641 and SetMuxes.exe is used to configure the multiplexers on the Development Kit board to either perform SPI Memory Programming or initiate SPI Master Programming.IntroductionSPI Master Programming mode, also known as auto-update or reflash is one of the programming methods available to program SmartFusion2 devices. Refer to the SmartFusion2 Programming User's Guide for more information on the available programming modes. On power-up or resetting the device with FLASH_GOLDEN_N pin asserted (driven low), the SmartFusion2 device configures the dedicated SPI port to operate in Master mode. It also reads the attached external SPI memory device from address zero. Auto programming is executed if a valid programming image is found. Figure 1 shows a high level system design to execute auto programming.Purpose . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1Development Kit Board Programming Circuit Design Description . . . . . . . . . . . . . . . . . . . . 2Programming the SPI Master . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4List of Changes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6Appendix A - SPI Memory Utility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7Appendix B - SetMuxes Utility . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7SmartFusion2 SoC FPGA - SPI Master Programming2Development Kit Board Programming Circuit Design DescriptionThe Development Kit board programming circuitry has an on board FT4232H module from Future Technology Devices International (FTDI). This module is a universal serial bus (USB)-to-serial interface converter. For more information on FT432H module, see FTDI website at /Products/Modules/DevelopmentModules.htm. This module is connected to the M2S dedicated SPI port and the SPI memory device using the multiplexers. The multiplexers can then be configured either manually or through SetMuxes.exe utility described below to program the Atmel SPI memory device or to initiate an auto-programming operation. The Development Kit board is designed in this fashion to program the SPI memory device on board through the FTDI chip. Figure 2 shows how the multiplexers are connected.Figure 1 • Auto Programming (SPI- Master) ModeDevelopment Kit Board Programming Circuit Design Description3Figure 2 • Connection of MultiplexersFigure 3 • Development Kit Board Programming Circuit - Auto Programming ModuleSmartFusion2 SoC FPGA - SPI Master Programming4Note:Some of the FT4232H I/O pins control the enable and select signals of the multiplexers.SetMuxes.exe configures these pins to either perform the SPI memory programming manually or initiate auto-programming.Programming the SPI MasterThe following steps describe how to program the SPI master.1.Set the jumpers on the Development Kit board as:–J43 (Pin 1 - Pin 2)–J55 (Pin 1 - Pin 2)–J70 (Pin 2 - Pin 3)2.Install the FTDI drivers based on the operating system as described in the FTDI driver installationguide available at: /Support/Documents/InstallGuides.htm.3.Copy the following files into a local directory on your PC.–FTCJTAG.dll: Used for interfacing FT2232 to devices using the JTAG protocol.Note:Click the file name to download a ZIP file containing the library.–libMPSSE.dll : This library has been created to aid the implementation of I2C designs using FTDI devices which incorporate the FTDI MPSSE.–SetMuxes.exe: Refer "Appendix B - SetMuxes Utility"for more information.–SPI_Memory.exe: Refer "Appendix A - SPI Memory Utility"for more information.–Click here to download a sample demo project containing both the exe files.4.Copy the programming file (.spi) to a local directory on the PC. Use one of the .spi files included inthis demo package or generate a design and export it through Libero ® System-on-Chip (SoC)software. For more information on how to use Libero software, refer /download/software/liberosoc/default.aspx.5.Open the Command Prompt and navigate to the directory where the files are saved.6.Connect the Development Kit board mini USB (J24) to the PC.7.Power-up the Development Kit board.Figure 4 • Development Kit Board Programming Circuit - FT4232H ModuleProgramming the SPI Master58.In the command prompt, type:SetMuxes MEMThis application sets the multiplexers for the FTDI chip to access the Atmel memory device on the board. Figure 4 shows an example message on successful setting-up of the multiplexers.9.In the command prompt, type:SPI_Memory -aprogram <file name>.spiThis updates the Atmel spi memory device, as shown in Figure 6.10.In the command prompt type the following:SetMuxes REFFigure 5 • SetMuxes MEMFigure 6 • aprogram <file name>.spiSmartFusion2 SoC FPGA - SPI Master Programming6This command sets the multiplexers for the M2S chip to access the Atmel memory device on the board and initiates reflash, as shown in Figure 7. The M2S device functions with a delay of approximately a minute. The functioning is based on the design that you programmed.Note:With this configuration, any subsequent resets to the device or board power cycle initiate thereflash operation again.11.In the command prompt type the following:SetMuxes SPIThis application sets the multiplexers for the FTDI chip to access the M2S device, as shown in Figure 8.List of ChangesThe following table lists critical changes that were made in the current version of the document.Figure 7 • SetMuxes REFFigure 8 • SetMuxes SPIRevisionChanges in Current Version (51900145-2/2.08*)Page Revision 1January 2014Updated the section "Programming the SPI Master"(SAR 53223).4Appendix A - SPI Memory Utility7Appendix A - SPI Memory UtilitySPI_Memory.exe is a standalone command line utility that uses the FTDI chip to program the SPI file into the Atmel AT25DF641 memory device used in the Development Kit board. This supports the following platforms:•Windows XP •Windows Vista •Windows 7Usage: spi_memory [options] <filename> Available options:•-h : show help message •-a<action>: Specify action name as follows:–read_id: Read device ID.–Blank: Checks to see if device is in erased state.–Erase: Erases the entire device.–Program: Programs the content of the file into the device starting at address 0.–Verify: Verifies the content of the device against the file.–Read: Reads the content of the device and saves it in ReadBuffer.bin.Appendix B - SetMuxes UtilitySetMuxes.exe configures the multiplexers on the Development Kit board based on the desired operation.This supports the following platforms:•Windows XP •Windows Vista •Windows 7Usage: SetMuxes [options]MEM: Configures the multiplexers to enable FTDI connection to the SPI memory device on the dedicated SPI port.REF: Configures the multiplexers to connect the M2S device to the SPI memory device and initiate reflash.SPI: Configures the multiplexers to connect the M2S device to FTDI for SPI- Slave programming.51900269-1/01-14© 2013 Microsemi Corporation. All rights reserved. Microsemi and the Microsemi logo are trademarks of Microsemi Corporation. All other trademarks and service marks are the property of their respective owners.Microsemi Corporation (NASDAQ: MSCC) offers a comprehensive portfolio of semiconductor solutions for: aerospace, defense and security; enterprise and communications; and industrial and alternative energy markets. Products include high-performance, high-reliability analog and RF devices, mixed signal and RF integrated circuits, customizable SoCs, FPGAs, and complete subsystems. Microsemi is headquartered in Aliso Viejo, Calif. Learn more at .Microsemi Corporate HeadquartersOne Enterprise, Aliso Viejo CA 92656 USAWithin the USA: +1 (949) 380-6100Sales: +1 (949) 380-6136Fax: +1 (949) 215-4996。
AX7202 FPGA 开发板 用户手册说明书
ARTIX-7FPGA开发平台用户手册AX7202REV1.2版芯驿电子科技(上海)有限公司黑金动力社区目录目录 (2)一、开发板简介 (4)二、FPGA核心板 (7)(一)简介 (7)(二)FPGA (9)(三)有源差分晶振 (10)(四)DDR3 (12)(五)QSPI Flash (16)(六)LED灯 (18)(七)复位按键 (19)(八)JTAG接口 (20)(九)电源接口 (21)(十)扩展接口 (21)(十一)电源 (28)(十二)结构图 (29)三、扩展板 (30)(一)简介 (30)(二)千兆以太网接口 (31)(三)光纤接口 (33)(四)VGA显示接口 (36)(五)USB2.0 (38)(六)SD卡槽 (40)(七)USB转串口 (41)(八)RS232接口 (43)(九)EEPROM24LC04 (44)(十)实时时钟DS1302 (45)(十一)扩展口 (47)(十二)JTAG接口 (50)(十三)按键 (51)(十四)LED灯 (52)(十五)供电电源 (53)黑金ARTIX-7系列的高端FPGA开发平台(型号:AX7202)正式发布了,为了让您对此开发平台可以快速了解,我们编写了此用户手册。
这款ARTIX-7FPGA开发平台采用核心板加扩展板的模式,方便用户对核心板的二次开发利用。
在底板设计上我们设计了丰富的外围接口,比如2路光纤模块接口,一路千兆以太网接口,一路USB2.0接口,VGA输出接口,Uart接口,RS232接口等等。
满足用户各种高速数据传输,视频处理和工业控制的要求,是一款"全能级“的FPGA 开发平台。
为高速视频传输,网络和光纤通信及数据处理的前期验证和后期应用提供了可能。
相信这样的一款产品非常适合从事FPGA开发的学生、工程师等群体。
一、开发板简介在这里,对这款AX7202FPGA开发平台进行简单的功能介绍。
开发板的整个结构,继承了我们一贯的核心板+扩展板的模式来设计的。
FPGA 开发板用户手册
FPGA_Cyclone_I_EP1C3 核心板一、FPGA_Cyclone_EP1C3 核心板特点:1.系统采用双层PCB板设计,高密度走线,完善的电源和时钟设计,性能稳定可靠、结构紧凑美观。
支持FPGA开发,提供引脚信息和预留PLL资源,支持扩展设计;2.该核心板适合于快速产品原型开发、学生各种电子设计大赛、学习FPGA设计技术等,亦可用于系统设计前期快速评估设计方案;3.例程模块化设计,简单明了,上手容易。
亦可作为以后系统的模块选用,加快项目系统搭建速度,实用性强;4.可持续性学习。
该FPGA开发板中FPGA的所有I/O口全部引出来,均可用于扩展。
用户可以根据自己的需要,设计实际电路,然后通过这些I/O连接到FPGA上,完成所需功能;5.性价比高,针对于学生用户定价,让更多的学生加入学习FPGA的行列。
二、FPGA_Cyclone_EP1C3 核心板配置:1. FPGA芯片:EP1C3T144C8 含2,910 Les;59,904bits(13个4Kbit存储块);1 PLL;104 I/O口2. 配置芯片:EPCS1 FPGA串行配置芯片含1 M bit Flash3. I2C存储器电路:24LC16B 16K bit(8 Blocks×256×8 Bit)4. SPI存储器电路:93LC46B 1K bit(64×16 Bit)5. 有源晶振:50 MHz6. 电源芯片:LM1117-3.3V、LM1117-1.5V7. AS、JTAG调试接口8. 核心板尺寸:100mm×79mm套件包括:1. 一块已测试好的FPGA_Cyclone_EP1C3 核心板2. 配套光盘一张(模块例程,PDF格式原理图,相关技术文档,数据手册)可选配 ByteBlaster II 下载线Periphery_For_FPGA外设板Periphery_For_FPGA外设板特点:1. 该外设板是基于FPGA的硬件描述语言和软内核嵌入式系统的SOPC开发平台。
C4-30FPGA开发板使用说明书
1 0 0 1
40 针扩展 IO 口
1. 2.
数码管显示 0040 40 针扩展口除了 4 个管脚为电源/地,其他 36 脚将输出方波信号,可外接示波器观察,用于 测试扩展口和 FPGA 管脚连接的正确性 拨码开关拨至其他位置时,除电源/地外的扩展 IO 输出为 0
网络接口测试/SDRAM ENC28J60 NIOS II 软核实现
1. 数码管显示 2860 2. 用普通网线(直通线)连接开发板和电脑,电 脑的网络设置: IP 192.168.0.x (x 不能为 8) 掩 码:255.255.255.0,其余为空;开发板板载默 认 IP 为:192.168.0.8 3. 点击: 开始运行 cmd ping 192.168.0.8, 可测试网络接口是否连接成功,如显示 time request out, 请按复位键重新连接; 4. 打开 IE,地址栏输入 http://192.168.0.8/123456, 即可进入开发板网页, 点击 LED ON 或 LED OFF 按钮,开发板的 LED01 发光二极管的状态将相 应变化
0 0 0 1
VGA 输出 ( ADV7123 )
1.
0 0 1 1
红外遥控 VS1838
1. 2.
4 位数码管初始显示 0000 按下红外遥控器相应按键,数码管显示 00xx , 其中 xx 即对应遥控器相应按键的值,另外当按 键被正确接收时, 发光二极管 LED01 状态翻转, 如 LED01 从亮到灭 或者 从灭到亮 说明遥控器 当次操作有效;
功能描述
1. 2. 3. 4. 4 个 LED 发光二极管闪烁; 4 位数码管以秒累进计时显示, 同时说明 RTC 时 钟(DS1302Z 器件正常) 2.8” TFT LCD 显示红/绿/蓝三种颜色竖条 按下 3 个独立按键的任何一个按键, 4 个发光二 极管将同时为亮, 松开按键则恢复闪烁, 用于测 试按键功能; 该部分可测试 FPGA/ LCD / RTC 时钟/ 数码管 /LED / 按键 的功能; VGA 输出为 1024×768@60hz, 均匀分布的红、 绿、蓝、白四竖条,四种颜色逐渐变化并反复循 环,说明 ADV7123 对 r/g/b 三个通道的 DA 变换 正常(每个通道都从 0~255(8bit 表示)循环 变化) 。
Titan2 FPGA 开发平台 用户手册说明书
Titan2 FPGA开发平台用户手册P390核心板2 / 24芯驿电子科技(上海)有限公司文档版本控制目录文档版本控制 (2)目录 (3)(一) 简介 (4)(二) FPGA芯片 (5)(三) DDR4 (6)(四) QSPI Flash (11)(五) 时钟配置 (12)(六) LED灯 (14)(七) 电源 (15)(八) 结构图 (16)(九) 连接器管脚定义 (16)3 / 244 / 24芯驿电子科技(上海)有限公司(一) 简介P390(核心板型号,下同)核心板,FPGA 芯片是基于紫光同创FPGA Titan2的主芯片PG2T390HFFBG900设计。
核心板在FPGA 的HP 端口上连接了4片DDR4存储芯片组成64位的数据带宽,每片DDR4容量高达2GB 。
HP 端的内存带宽高达100Gb/s (1600M*64bit)。
另外核心板上也集成了1片128MBit 大小的QSPI FLASH ,用于启动存储配置和系统文件。
这款核心板的4个板对板连接器扩展出了276个IO ,其中BANK L1和BANK L2的92个IO 的电平可以通过更换核心板上的LDO 芯片来修改,满足用户不用电平接口的要求;另外核心板也扩展出了16对高速收发器接口。
对于需要大量IO 的用户,此核心板将是不错的选择。
而且IO 连接部分,FPGA芯片到接口之间走线做了等长和差分处理,并且核心板尺寸仅为80*60(mm ),对于二次开发来说,非常适合。
P390核心板正面图5 / 24(二) FPGA 芯片前面已经介绍过了,我们所使用的FPGA 型号为PG2T390HFFBG900,属于紫光同创公司Titan2系列的产品,速度等级为6,温度等级为工业级。
此型号为FFBG900封装,900个引脚。
紫光同创 Titan2 FPGA 的芯片命名规则如下:图2-1-1为开发板所用的FPGA 芯片实物图。
图2-2-1 FPGA 芯片实物6 / 24芯驿电子科技(上海)有限公司Titan2 FPGA 电源有V CC , V CCA, V CC_DRM ,V CCB, V CCIO, V VCC_HP ,V HSSTAVCC 、V HSSTAVCCPLL 、V HSSTVCCA 。
大西瓜FPGA开发板使用手册
该开发板的元器件采用纯机器焊接,保证在焊接质量上不存在任何的隐患!!!一、注意事项1、外接电源该开发板配套一条DC-5V的USB转公头的电源线,用来外接电脑的USB。
如果使用其他电源,请您先确认是否是5V输入,以免烧坏开发板!开发板电源接口如下:2、JTAG和AS下载JTAG和AS下载器切勿带电拔插,不然很容易烧坏FPGA的下载引脚和配置芯片。
请大家一定要注意,为了您的利益,切记切记!!!一定要先关闭了电源开关,然后再拔插JTAG 和AS接口。
AS下载配置芯片:采用EPSC1,该配置芯片存储量为1M二、开发板硬件资源1、硬件资源介绍为了让FPGA开发板的电源更为稳定,我们采用多个104电容进行滤波,保证电源的稳定。
作为一块FPGA开发板,FPGA的IO口资源是十分丰富的,由此我们将FPGA的IO口全部引出并详细地标注了各个IO口的序号,方便您日后扩接其他模块或者参与电子设计大赛时作为一块比赛用板。
2、各个硬件模块介绍及其使用(1)LED灯:8个红色高亮LED灯在使用该模块时根据原理图,配置好引脚就可以用了。
原理图如下:实验现象:(2)8位共阳数码管8位数码管采用的是共阳,用户在使用的时候要注意驱动时要采用低电平。
原理图:实验现象:(3)独立按键原理图板上实物:(4)蜂鸣器原理图:板上实物:(5)串口(MAX232)原理图:板上实物:在RXD和TXD上各上拉一个LED,用于显示串口通信时是否有数据传送。
(6)PS2原理图:板上实物:(7)VGA原理图:RGB分别有三种电阻模式输入:1K、470、240。
板上实物:(8)IIC-AT24C04 原理图板上实物(9)LCD1602/12864接口原理图:实验现象:(10)DAC-TLC5615:14M10位串行数模转换芯片。
原理图实验现象:(11)ADC-TLC549:4M8位串行模数转换芯片。
原理图:实验现象:三、开发板配套资料(1)自制开发板教程(定期更新)数字实验教程:(2)相关资料(3)电子书籍推荐书籍:《EDA 技术实用教程-Verilog (第四版)》潘松、黄继业,科学出版社《Verilog 数字系统设计教程》夏宇闻北京航空航天大学出版 Verilog HDL 数字设计与综合《深入浅出玩转FPGA》吴厚航北京航空航天大学出版Altera公司推荐FPGA/CPLD培训教材•Altera FPGA/CPLD设计(基础篇和高级篇)。
小脚丫 STEP-MXO2 V2 FPGA开发板硬件手册说明书
STEP-MXO2 V2硬件手册小脚丫STEP FPGASTEP2016/8/28STEP-MXO2 V2硬件手册目录1.概述 (2)2.STEP-MXO2 V2硬件简介: (3)2.1 STEP-MXO2 V2开发板 (3)2.2 FT232编程器 (3)2.3 FPGA (3)2.4 供电 (4)2.5 时钟 (4)2.6 七段数码管 (4)2.7 三色LED (4)2.8 拨码开关 (4)2.9 按键 (4)2.10 用户LED (4)2.11 管脚分配 (4)3. 出厂预设程序 (7)3.1 目的: (7)3.2 效果: (7)4. 原理图 (8)5. 结构图 (8)6. 版本 (8)1.概述小脚丫STEP-MXO2 二代是一款超小巧40脚DIP结构的FPGA开发板。
核心FPGA芯片选用了Lattice公司MXO2系列的4000HC产品,相比于第一代小脚丫STEP-MXO2,板上的FPGA芯片资源提升了4倍。
同时板上集成了FT232编程器和按键、拨码开关、数码管、LED 等多种外设资源。
板上的36个FPGA IO接口都通过2.54mm通孔焊盘引出,可以和面包板配合使用。
板卡尺寸为52mm X 18mm,能够灵活的嵌入到插座或者其他的系统中。
STEP-MXO2二代板上集成的编程器能够完美支持Lattice工具Diamond,只需要一根USB 链接线就能够完成FPGA的编程仿真和下载,使用更加方便。
核心器件:Lattice LCMXO2-4000HC-4MG1324320个LUT(查找表)资源96Kbit User Flash,92Kbit RAM;2+2路PLL+DLL;嵌入式功能块(硬核):一路SPI、一路定时器、2路I2C支持DDR/DDR2/LPDDR存储器;上电瞬时启动,启动时间<1ms;板载资源:1 路Micro USB接口2 位7段数码管;2 个RGB三色LED;4 路拨码开关;4 路按键;8 路用户LED;36 个用户可扩展I/O(其中包括一路SPI硬核接口和一路I2C硬核接口)集成FT232编程器2.STEP-MXO2 V2硬件简介:2.1 STEP-MXO2 V2开发板2.2 FT232编程器STEP-MXO2 V2上集成了FTDI公司FT232H的USB桥接芯片作为FPGA编程器,能够完美支持Lattice Diamond设计工具。
FPGA开发板 使用说明书
目录第一章综述 (1)第二章系统模块 (2)第三章软件的介绍 (11)第四章USB 电缆的安装与使用 (28)第一章综述THSOPC-3型FPGA开发板是根据现代电子发展的方向,集EDA和SOPC系统开发为一体的综合性实验开发板,除了满足高校专、本科生和研究生的SOPC教学实验开发之外,也是电子设计和电子项目开发的理想工具。
一、实用范围:●自主创新应用开发;●单片机与FPGA联合开发;●IC设计硬件仿真;●科研项目硬件验证与开发;●高速高档自主知识产权电子产品开发;●毕业设计平台;●研究生课题开发;●电子设计竞赛培训;●现代DSP开发应用;●针对各类CPU IP核的片上系统开发;●DSP Biulder系统设计。
二、硬件配置:THSOPC-3型FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台,它可以为开发人员提供以下资源:●支持+5V 电源适配器直接输入或者USB接口供电,5V、3.3V、1.2V混合电压源;●FPGACycloneII FPGA EP2C8,40万门,2个锁相环;●isp单片机AT89S8253。
isp单片机AT89S8253及开发编程工具,MCS51兼容,12KB isp可编程Flash ROM,2KB ispEEPROM,都是10万次烧写周期;2.7-5.5V工作电压;0-24MHz工作时钟;可编程看门狗;增强型SPI串口,9个中断源等。
此单片机可与FPGA联合开发,十分符合实现当今电子设计竞赛项目的功能与指标实现;●EPM3032 CPLD;● 4 Mbits 的EPCS4 配置芯片;●512KB高速SRAM;●20MHz 高精度时钟源(可倍频到300MHz);● 4 个用户自定义按键;●8 个用户自定义开关;●8 个用户自定义LED;● 2 个七段码LED;●标准AS 编程接口和JTAG调试接口;●两个标准2.54mm扩展接口,供用户自由扩展;●RS-232 DB9串行接口;●PS/2键盘接口;●VGA接口;●4X4键盘;●液晶显示屏20字X4行;●USB-Blaster编程器,可对FPGA通过JTAG口编程、调试、测试;单片机编程ByterBlasreMV 编程器;●光盘:配套子程序库、资料、编程软件、实验指导书。
fpga开发板使用手册
FPGA开发板使用手册一、硬件概述FPGA开发板是一种基于可编程逻辑器件(FPGA)的嵌入式系统开发板,它为电子工程师提供了一个高度灵活和可定制的平台,可用于开发各种数字系统,如通信、控制、数据处理等。
本手册旨在帮助用户了解和使用这款FPGA开发板,充分发挥其性能和功能。
二、开发板规格本开发板规格如下:1. 尺寸:90mm x 60mm x 1.6mm。
2. FPGA型号:Xilinx XC7020。
3. 内存容量:128MB DDR3。
4. 存储器:8GB eMMC。
5. 接口类型:USB 2.0,以太网 10/100Mbps,RS232等。
6. 电源电压:5V。
7. 重量:约15克。
三、硬件连接本开发板可通过以下方式与外围设备连接:1. USB接口:用于连接电脑进行编程和调试。
2. 以太网接口:用于连接网络。
3. RS232接口:用于连接其他串口设备。
4. GPIO接口:用于连接其他数字设备。
5. I2C接口:用于连接I2C总线设备。
6. SPI接口:用于连接SPI总线设备。
7. HDMI接口:用于显示输出。
8. SRAM接口:用于高速数据存储。
9. UART接口:用于串口通信。
四、FPGA设计工具安装与使用FPGA设计工具是用于编写和调试FPGA逻辑代码的软件环境。
本开发板支持的FPGA设计工具有Xilinx Vivado和Intel Quartus等。
用户需要根据所选工具,下载并安装相应的软件,然后按照软件说明进行安装和配置。
在安装过程中,请注意选择与本开发板兼容的版本和配置。
安装完成后,用户可以使用FPGA设计工具编写逻辑代码,并通过开发板的接口将代码下载到FPGA中运行。
五、FPGA设计基本原则在FPGA设计中,需要遵循以下基本原则:1. 模块化设计:将复杂问题分解为多个简单的子问题,逐个解决,便于调试和维护。
2. 尽量使用硬件加速器:利用FPGA的并行处理能力,提高系统性能。
ARTIX-7 FPGA 开发平台 用户手册说明书
ARTIX-7 FPGA 开发平台用户手册1.0目录1、开发板简介: (3)2、开发板功能描述 (6)2.1 Artix-7 FPGA 引脚分配 (6)2.2 扩展接口 (6)2.3 电源 (10)2.3.1 电源变换 (10)2.3.2电源分配功能 (10)2.3.3电源启动顺序 (10)2.4 有源晶振 (10)2.5 FPGA启动 (11)2.6 LED和按键 (12)2.6.1 LED (12)2.6.2 按键 (15)2.7 XADC (17)2.8 DDR3 (18)2.9 SPI FLASH (19)2.9.1 FLASH (19)2.9.2 USER FLASH (19)2.10 / JTAG接口 (20)2.10.1 JTAG (20)2.10.2 USER JTAG (20)2.11 蜂鸟与FPGA连接 (21)1、开发板简介:正面背面此款开发板使用的是 Xilinx 公司的 Artix-7 系列 FPGA ,型号XC7A35T-1FTG256C ,256个引脚的 FBGA 封装。
此款 FPGA 的资源如下图所示:其中,主要的参数:逻辑单元 Logic Cells :33280; 乘法器 DSP48:90;可配置逻辑块 CLBs :400Kb ; Block RAM :1800Kb ; 时钟单元 CMTs :5; 可用 IO 数量:210 个; 内核电压:1.0V ;工作温度:0——﹢85℃;图为整个系统的结构示意图:FPGAXC7A35T晶振+5V电源接口 JTAG 口USER_JTAG 口PMOD口FLASHUSER_ FLASH256MByte DDR33.3V 电源1.0V电源1.8V电源DDR 电源 用户按键拨动开关配置指示灯用户LED 灯用户RGB 灯高速接插件电源指示灯电源开关Arduino兼容接口1.5V 电源Arduino 兼容接口2、开发板功能描述2.1 Artix-7 FPGA 引脚分配XC7A35T-1FTG256C共有5个I/0 Bank,其中U2E是FPGA专用的配置Bank,其2.2 扩展接口开发板有P1、P2、JP1三个用户接口。
FPGA开发板CA127使用手册
FPGA扩展板CA127使用手册1. 概述FPGA扩展板CA127是一款基板,上面集成了单片机和丰富的外围电路,开发实例全部有VHDL 和Verilog两个版本,单片机实例包括汇编和C语言两个版本。
主要用于对FPGA/CPLD核心板进行学习、实验、编程。
CA127具有丰富的板载资源,由于板载有51单片机,CA127还可以作为51单片机的学习开发板。
CA127实现了3.3V系统与5V系统对接功能,具体是通过74LVXC3245(或简称3245)实现的。
CA127随板资料中包括丰富的开发实例和制作开发实例的详细步骤说明,以及Quartus II环境下的设计输入,综合,仿真等内容。
CA127的EDA开发实例全部有VHDL和Verilog两个版本,CA127的51单片机开发实例包括汇编和C语言两个版本。
同时CA127还包括详细的使用手册和丰富的配套资料,非常适合CPLD,VHDL,Verilog开发学习者使用。
另外CA127随板CDROM中还包括的开发实例,在学习EDA开发,51单片机开发的同时还可以学习到开发环境中C#程序的开发,和C#也是系统上主要的开发环境和编程语言。
以下是CA127扩展板的图片:1.1 CA127具有丰富的板载资源。
z核心器件包括CPLD芯片Altera EPM1270和PLCC封装的单片机STC89LE52。
EPM1270可用I/O分4组全部以插针的形式引出,以供外部扩展时使用。
z时钟资源包括频率为66M有源晶振和1个外接有源晶振插座,外接有源晶振插座可直接安装用户自己希望的任何频率有源晶振。
z显示资源包括6位共阳七段数码管,8位LED(绿色),1片1602LCD显示屏。
z键盘资源包括4*4按键阵列,4个独立按键,和1个复位按键。
复位芯片为IMP812T,IMP812T 输出高电平有效的复位脉冲,脉冲宽度为140ms。
IMP812T的复位门限(Reset Threshold)为3.08V,输出的复位信号同时提供给CPLD芯片和单片机使用,CA127上EPM1270和51单片机89LE52均工作在3.3V电源电压。
usb-fpga-开发板使用手册说明书
USB FPGA 开发板使用手册一、开发板简介USB FPGA开发板在设计上充分考虑到实际应用的需要,增强了FPGA扩展能力和处理能力,使之能更好的适合更复杂的应用。
板上扩展了两容量64M字节总线独立的SDRAM存储器,使板卡能更适合于数据计算和数据传输缓存,同时采用CYPRESS公司的USB2.0高速传输芯片,保证了板卡的数据传输能力。
板卡扩展了FPGA的84个端口,足以保证实际的外部连接需要。
同时增加了一片MAX3232电平转换芯片,使之与FPGA连接,可以设计FPGA的串口数据传输通信。
板卡同时支持USB供电和外部供电方式,板载的3.3V电源芯片足够提供3A 的电流,可以为外部板卡提供电源。
板卡的提供大量的实际有价值的程序,并且我们将不断的升级和开发使用与这个板卡的应用程序。
板卡上大容量的SDRAM足以在FPGA上运行NIOSII操作系统。
考虑到FPGA的管脚数量有限,而且已经给FPGA配置了EPSC4,因此未扩展FLASH 存储器。
我们为这个板卡开辟专门的技术交流网页,应用程序将在上面更新。
二、板上主要芯片:USB芯片:CY7C68013A‐56FGPA芯片:EP2C8Q208C8SDRAM芯片两片:MT48LC16M16A2FPGA配置芯片:EPCS4串口收发芯片:MAX3232ESEEEPROM芯片: 24LC643.3V LDO:LM1085‐3.31.2V LDO:LM1117‐1.250MHZ有源晶振三、电路板硬件说明1. 电路板实物图1:FPGA的AS模式下载接口2:FPGA的JTAG模式下载接口3:4个与FPGA管脚相连的LED4:FPGA的配置程序重新加载按键5:MT48LC16M16A2 SDRAM存储器6:CY7C68013A程序存储器EEPROM 24LC647:CY7C68013A芯片8:FPGA EP2C8Q2089: 串口电平转换芯片MAX323210:MT48LC16M16A2 SDRAM存储器11:FPGA 的外部有源时钟12:CY7C68013A 的复位按键13:USB接口14:外部5V电源输入,提供给板子电源(可以不接,由USB接口提供电源输入) 2. 电路板的管脚分配详细的管教分配请看文档 《USBFPGA第四版硬件配置手册.pdf》。
FPGA综合实验开发板实用指南
FPGA综合实验开发板实用指南目录一、开发板概述 (1)1.1开发板结构框图 (1)1.2开发板实物照片 (1)1.3 JTAG接口信号分配图 (2)1.4 FPGA配置模式 (2)1.5 FPGA芯片的片外时钟源 (4)1.6 实验板的测试用引脚 (4)1.7 实验板的电源开关 (4)1.8 实验板的标准配件 (4)二、开发板主要资源 (5)2.1矩阵键盘 (5)2.2独立按键 (5)2.3 LED数码管 (6)2.4 发光LED阵列 (6)2.5 串口 (7)2.6 片外SRAM (7)2.7 蜂鸣器 (7)2.8 耳机插孔 (7)2.9 USB声卡 (8)2.10 JP4引脚 (8)2.11排针引脚 (8)2.12 Pdone引脚 (8)附录一:FPGA管脚分配表 (9)附录二、FPGA综合实验开发板实物照片 (11)电子科技大学VLSI设计中心2010年5月12日一、开发板概述 1.1开发板结构框图图1. 综合实验开发板结构框图1.2开发板实物照片5V 直流电源接口图2. 综合实验开发板实物照片FPGA 芯片型号:Xilinx 公司Spartan-3系列xc3s200 PQ208-4c PROM 芯片型号:xcf02s应用开发工具:Xilinx 公司的ISE (推荐7.1i 及以上版本)电源开关耳机插孔USB 接口片外 SRAM 串口JTAG 接口 独立按键 矩阵 键盘LED 数码管发光LED 阵列 用户自定义 FPGA 引脚 FPGA芯片 FPGA 配置模式 选择开关 蜂鸣器VDD 5V 3.3VGND1.3 JTAG 接口信号分配图图3. 实验板的JTAG 下载接口信号分配图1.4 FPGA 配置模式Spartan-3的配置模式如下表所示。
表中M2、M1、M0为模式选择的配置管脚。
配置管脚的PCB 原理图及PCB 实物图分别如图4所示。
图4中右边PCB 实物图拨码开关S23,当拨码开关拨至下方(OFF )时为‘1’,拨码开关拨至上方(ON )时为‘0’。
FPGA开发板NanoTalk使用手册
基于Altium Designer 6.0的FPGA开发板NanoTalk使用手册前言本手册以protel的最新高端版本Altium Designer 6.0为开发平台,以NanoTalk 开发器为实现基础,详细地介绍了FPGA项目和嵌入式系统项目从设计到目标板实现的完整开发过程,介绍了NanoTalk开发器的使用方法,并介绍了Altium Designer 6.0系统中虚拟仪器的使用方法。
本手册假定使用者对硬件描述语言VHDL或Verilog HDL,Altium Designer 6.0设计软件的使用具有一定的基础。
如用户对上述知识不了解,请查阅相关书籍。
Altium Designer 6.0增强了FPGA的开发功能,特别适用于个人FPGA开发。
其软硬件并行开发思想必将在不久的将来成为FPGA开发的主流思想,在国外已经慢慢地流行起来,并受到很高的评价。
Altium Designer 6.0在FPGA开发方面有以下主要特点。
(1)支持不依赖于FPGA厂商即各个厂商通用的数字系统开发。
Altium Designer 6.0实现了跨厂家FPGA设计,以前FPGA每一个厂家每一个系列的FPGA设计都需要有专门对应的下载工具,但是现在Altium Designer 6.0克服了这种麻烦,实现了不受芯片厂家型号约束的设计方法。
由于各个FPGA厂家不同芯片引脚有些不同,Altium Designer 6.0提供了一个可以定义引脚之间连接的约束文件(Constrain Files),可以定义不同FPGA与PCB上的引脚对应关系。
这样就可在NanoTalk开发器上将设计好的FPGA逻辑关系换烧到不同的厂家生产的不同系列的FPGA上;就可以依赖于不同厂商的FPGA而进行开发。
(2)丰富的原理图库,有大量的预综合元件,包括处理器。
在原理图库里有大量预综合的元器件,设计者可以调用到FPGA设计上。
包括很多IP模块可以直接调用。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
目录第一章综述 (1)第二章系统模块 (2)第三章软件的介绍 (11)第四章USB 电缆的安装与使用 (28)第一章综述THSOPC-3型FPGA开发板是根据现代电子发展的方向,集EDA和SOPC系统开发为一体的综合性实验开发板,除了满足高校专、本科生和研究生的SOPC教学实验开发之外,也是电子设计和电子项目开发的理想工具。
一、实用范围:●自主创新应用开发;●单片机与FPGA联合开发;●IC设计硬件仿真;●科研项目硬件验证与开发;●高速高档自主知识产权电子产品开发;●毕业设计平台;●研究生课题开发;●电子设计竞赛培训;●现代DSP开发应用;●针对各类CPU IP核的片上系统开发;●DSP Biulder系统设计。
二、硬件配置:THSOPC-3型FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台,它可以为开发人员提供以下资源:●支持+5V 电源适配器直接输入或者USB接口供电,5V、3.3V、1.2V混合电压源;●FPGACycloneII FPGA EP2C8,40万门,2个锁相环;●isp单片机AT89S8253。
isp单片机AT89S8253及开发编程工具,MCS51兼容,12KB isp可编程Flash ROM,2KB ispEEPROM,都是10万次烧写周期;2.7-5.5V工作电压;0-24MHz工作时钟;可编程看门狗;增强型SPI串口,9个中断源等。
此单片机可与FPGA联合开发,十分符合实现当今电子设计竞赛项目的功能与指标实现;●EPM3032 CPLD;● 4 Mbits 的EPCS4 配置芯片;●512KB高速SRAM;●20MHz 高精度时钟源(可倍频到300MHz);● 4 个用户自定义按键;●8 个用户自定义开关;●8 个用户自定义LED;● 2 个七段码LED;●标准AS 编程接口和JTAG调试接口;●两个标准2.54mm扩展接口,供用户自由扩展;●RS-232 DB9串行接口;●PS/2键盘接口;●VGA接口;●4X4键盘;●液晶显示屏20字X4行;●USB-Blaster编程器,可对FPGA通过JTAG口编程、调试、测试;单片机编程ByterBlasreMV 编程器;●光盘:配套子程序库、资料、编程软件、实验指导书。
第二章系统模块一、系统组成本节将重点介绍开发板上所有的组成模块。
图2-1是整个开发板的模块布局图,表2-1是对应的组成部分及其功能的简单描述。
表2-1系统组成部分及其功能描述二、各个模块及其硬件连接详细说明1.Cyclone II EP2C8 FPGA(U1)继Altera公司成功推出第一代Cyclone FPGA后,Cyclone一词便深深的烙在广大硬件工程师心中,一时间它便成为低功耗、低价位以及高性能的象征。
然而在去年,Altera 公司再一次发布第二代Cyclone FPGA,与第一代相比,加入了硬件乘法器,同时内部存储单元数量也得到了进一步的提升,相信Cyclone II比它的鼻祖Cyclone而言,会表现出更加出色的性能。
本开发板上采用的FPGA是EP2C8Q208C8,它便是Altera Cyclone II系列中的一员,采用208引脚的●FPGA●板下次上电的时候,会完成对FPGA的自动配置。
这种模式主要用来产品定型后,完成对FPGA所以与FPGA无4.JTAG 调试接口(JTAG)在FPGA开发过程中,JTAG是一个不可少的接口,因为开发人员需要下载配置数据到FPGA。
在Nios II开发过程中,JTAG更是起着举足轻重的作用,因为通过JTAG接口,开发人员不仅可以对Nios II系统进行在线仿真调试,而且还可以下载代码或用户数据到CFI Flash 中。
开发板上提供如图2-2 所示的10针插座,其每个插针的信号定义见表2-5。
5.AS表2-7按键与FPGA的硬件连接注:按键按下为低电平,抬起为高电平。
7.自定义LED(DS1~DS8)为了方便开发人员进行简单直观的信号观察,开发板上提供了八个用户自定义LED。
这八个LED由FPGA的IO引脚直接驱动,当FPGA对应的I/O输出低电平时,LED点亮;当FPGA对应的IO8.P49.相连。
10.开发板上外部供电仅需在POWER输入+5V 直流电压即可。
用户需要特别注意的是,插入J6 的插头必须为内正外负供电极性,如图2-3所示。
为了保证系统能够稳定工作,电源适配器功率最好在5V/1A以上。
图2-3电源适配器插头说明用户亦可用USB线直接连接PC 机及开发板的USB接口直接供电。
11.八位自锁开关为了方便开发人员作一些简单的、手动的逻辑输入,开发板上提供了8个用户自定义自锁开关。
这八个开关连接到了FPGA的八个I/O引脚上,控制高低电平的输入,具体的定义和表2-9八位自锁开关与FPGA的硬件连接注:S1~S8与扩展接口(P_FPGA)复用,故用P_FPGA接口时此八个开关要打到高电平。
12.P S/2 键盘接口开发板上提供了PS/2设备接口,用于鼠标和键盘开发实验。
PS/2接口与FPGA的硬件连接见表2-10。
表2-11VGA接口与FPGA的硬件连接K5为单片机U3(AT89S8253)的复位按键。
19.接口(P_MCU)1.严禁用手直接接触开发板上的芯片管脚,避免静电危害。
2.最好使用原配电源适配器,如用其它电源适配器,请务必确认适配器为+5V直流、内正外负极性输出的插头。
3.请选用本公司生产的下载电缆,如使用其它下载电缆,请确定电缆的电气特性和信号定义与本开发板插座一致。
4.不要自行拆机,以免发生危险。
5.如果你在使用过程当中遇到什么问题,请及时与我们联系。
第三章软件的安装与使用一、QuartusII与NIOSII软件概述Altera公司的QuartusII软件提供了可编程片上系统(SOPC)设计的一个综合开发环境,是进行SOPC设计的基础。
QuartusII集成环境包括以下内容:系统级设计,嵌入式软件开发,可编程逻辑器件(PLD)设计,综合,布局和布线,验证与仿真。
QuartusII设计软件根据设计者需要提供了一个完整的多平台开发环境,它包含整个FPGA和CPLD设计阶段的解决方案。
图3-1说明了QuartusII软件的开发流程。
图3-1QuartusII 软件开发流程此外,QuartusII软件允许用户在设计流程的每个阶段使用QuartusII图形用户界面、EDA 工具界面或命令行界面。
在整个设计流程中可以使用这些界面中的一个,也可以在不同的设计阶段使用不同的界面。
Altera 技术领先的QuartusII设计软件配合一系统可供客户选择的IP核,可使设计人员在开发和推出FPGA、CPLD和结构化的ASIC设计的同时,获得无与伦比的设计性能、一流的易用性以及最短的市场推出时间。
这是设计人员首次将FPGA 移植到结构化的ASIC中,能够对移植后的性能和功耗进行准确的估算。
QuartusII软件支持VHDL和Verilog硬件描述语言(HDL)的设计输入、基于图形的设计输入方式以及集成系统设计工具。
QuartusII软件可以将设计、综合、布局和布线以及系统的验证全部整合到一个无缝的环境之中。
其中还包括第三方EDA工具的接口,如MATLAB等。
QuartusII软件包括SOPC Builder工具。
SOPC Builder针对可编程片上系统(SOPC)的各种应用自动完成IP核(包括嵌入式处理器、协处理器、外设、数字信号处理器、存储器和用户设定的逻辑)的添加、参数设置和连接进行操作。
SOPC Builder节约了原先系统集成工作中所需要大量时间,使设计人员能够在几分钟内将概念转化成真正可运行的系统。
QuartusII与MAXPLUSII的设计方式基本一致。
但在器件支持以及其它功能方面都有了很大的改进。
其版本从QuartusII3.0一直升级到目前的QuartusII6.0。
其操作和功能还在不但的改进。
QuartusII5.1 的安装与授权PC 机的系统配置为了使QuartusII软件的性能达到最佳,Altera 公司建议计算机的最低配置如下:◆奔腾II400MHz,512MB以上和系统CPU和内存。
◆大于800MB的安装QuartusII软件所需要的最小硬盘空间。
◆Windows2000 或Windows XP 或者WINNT4.0 以上的操作系统◆Microsoft Windows兼容的SVGA显示器。
◆CD-ROM驱动器◆至少有下面的端口之一:用于程序下载的并行接口(LPT口)用于通信的串行口;用于USB下载和通信的USB口。
◆Microsoft IE5.0 以上的浏览器◆TCP/IP 网络协议。
1.QuartusII5.1的安装在满足系统配置的计算机上,可以按照以下的步骤来安装QuartusII软件(在这里以在WINDOWS2000 操作系统下安装QuartusII5.0为):将QuartusII设计软件的光盘放入计算机的光驱中,打开光盘并运行光盘中的安装程序INSTALL.EXE 文件,出现如图3-2所示的安装界面。
图3-2安装选项界面(1)在图3-2中有四个安装选项,第一项表示安装QuartusII和其它应用软件(IntallQuartusII and Related software);第二项表示安装Programmer软件(IntallStand-Alone Programmer);第三项表示安装授权管理服务器(IntallFLEXLM Server)第四项表示打开QuartusII的自述文件。
我们首先选取第一项安装QuartusII软件,出现如图3-3和图3-4所示安装信息界面。
图3-3安装信息界面图3-4安装信息界面(2)点击图3-4安装信息界面的NEXT选项出现如图3-5所示的界面。
图3-5安装向导界面在图3-5安装向导中,根据光盘的安装内容和用户的需要来选择要安装的项目。
如只安装QuartusII5.1则只选取第一项进行安装。
(3)选取要安装的项目后点击NEXT继续安装,进入公司声明的一个界面如图3-6 所示。
图3-6公司声明信息界面在图3-6所示的界面中如果同意其公司声名则选取第一项继续进行安装,如果不同意其公司声名则选取第二项退出安装。
(4)选取第一项同意其公司声名,点击NEXT继续进行安装出现如图3-7所示计算机有关信息界面。
图3-7计算机信息界面(5)点击图3-7中NEXT选项继续安装,进行如下图3-8所示安装路径选择界面。
图3-8安装路径选择界面用户可以点击上图3-8中的BROWSE选项,根据用户自己的需要来选取和设定要安装的软件的路径。
设定好后点击NEXT进行其它安装路径的选取和设定,其方法与图3-8的方法一致。