FPGA开发板使用说明书

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

目录

第一章综述 (1)

第二章系统模块 (2)

第三章软件的介绍 (11)

第四章USB 电缆的安装与使用 (28)

第一章综述

THSOPC-3型FPGA开发板是根据现代电子发展的方向,集EDA和SOPC系统开发为一体的综合性实验开发板,除了满足高校专、本科生和研究生的SOPC教学实验开发之外,也是电子设计和电子项目开发的理想工具。

一、实用范围:

●自主创新应用开发;

●单片机与FPGA联合开发;

●IC设计硬件仿真;

●科研项目硬件验证与开发;

●高速高档自主知识产权电子产品开发;

●毕业设计平台;

●研究生课题开发;

●电子设计竞赛培训;

●现代DSP开发应用;

●针对各类CPU IP核的片上系统开发;

●DSP Biulder系统设计。

二、硬件配置:

THSOPC-3型FPGA开发板基于Altera Cyclone II 器件的嵌入式系统开发提供了一个很好的硬件平台,它可以为开发人员提供以下资源:

●支持+5V 电源适配器直接输入或者USB接口供电,5V、3.3V、1.2V混合电压源;

●FPGACycloneII FPGA EP2C8,40万门,2个锁相环;

●isp单片机AT89S8253。isp单片机AT89S8253及开发编程工具,MCS51兼容,12KB isp可编程Flash ROM,2KB ispEEPROM,都是10万次烧写周期;2.7-5.5V工作电压;0-24MHz工作时钟;可编程看门狗;增强型SPI串口,9个中断源等。此单片机可与FPGA联合开发,十分符合实现当今电子设计竞赛项目的功能与指标实现;

●EPM3032 CPLD;

● 4 Mbits 的EPCS4 配置芯片;

●512KB高速SRAM;

●20MHz 高精度时钟源(可倍频到300MHz);

● 4 个用户自定义按键;

●8 个用户自定义开关;

●8 个用户自定义LED;

● 2 个七段码LED;

●标准AS 编程接口和JTAG调试接口;

●两个标准2.54mm扩展接口,供用户自由扩展;

●RS-232 DB9串行接口;

●PS/2键盘接口;

●VGA接口;

●4X4键盘;

●液晶显示屏20字X4行;

●USB-Blaster编程器,可对FPGA通过JTAG口编程、调试、测试;单片机编程ByterBlasreMV 编程器;

●光盘:配套子程序库、资料、编程软件、实验指导书。

第二章系统模块

一、系统组成

本节将重点介绍开发板上所有的组成模块。图2-1是整个开发板的模块布局图,表2-1是对应的组成部分及其功能的简单描述。

表2-1系统组成部分及其功能描述二、各个模块及其硬件连接详细说明

1.Cyclone II EP2C8 FPGA(U1)

继Altera公司成功推出第一代Cyclone FPGA后,Cyclone一词便深深的烙在广大硬件工程师心中,一时间它便成为低功耗、低价位以及高性能的象征。然而在去年,Altera 公司再一次发布第二代Cyclone FPGA,与第一代相比,加入了硬件乘法器,同时内部存储单元数量也得到了进一步的提升,相信Cyclone II比它的鼻祖Cyclone而言,会表现出更加出色的性能。

本开发板上采用的FPGA是EP2C8Q208C8,它便是Altera Cyclone II系列中的一员,采用208

引脚的

FPGA

板下次上电的时候,会完成对FPGA的自动配置。这种模式主要用来产品定型后,完成对FPGA

所以

与FPGA

4.JTAG 调试接口(JTAG)

在FPGA开发过程中,JTAG是一个不可少的接口,因为开发人员需要下载配置数据到FPGA。在Nios II开发过程中,JTAG更是起着举足轻重的作用,因为通过JTAG接口,开

发人员不仅可以对Nios II系统进行在线仿真调试,而且还可以下载代码或用户数据到CFI Flash 中。

开发板上提供如图2-2 所示的10针插座,其每个插针的信号定义见表2-5。

5.

AS

表2-7按键与FPGA的硬件连接

注:按键按下为低电平,抬起为高电平。7.自定义LED(DS1~DS8)

为了方便开发人员进行简单直观的信号观察,开发板上提供了八个用户自定义LED。这八个LED由FPGA的IO引脚直接驱动,当FPGA对应的I/O输出低电平时,LED点亮;当FPGA对应的IO

8.

P4

9.

相连。

10.

开发板上外部供电仅需在POWER输入+5V 直流电压即可。用户需要特别注意的是,

插入J6 的插头必须为内正外负供电极性,如图2-3所示。为了保证系统能够稳定工作,电源

适配器功率最好在5V/1A以上。

图2-3电源适配器插头说明

用户亦可用USB线直接连接PC 机及开发板的USB接口直接供电。

11.八位自锁开关

为了方便开发人员作一些简单的、手动的逻辑输入,开发板上提供了8个用户自定义自

锁开关。这八个开关连接到了FPGA的八个I/O引脚上,控制高低电平的输入,具体的定义和

表2-9八位自锁开关与FPGA的硬件连接

注:S1~S8与扩展接口(P_FPGA)复用,故用P_FPGA接口时此八个开关要打到高电平。

12.P S/2 键盘接口

开发板上提供了PS/2设备接口,用于鼠标和键盘开发实验。PS/2接口与FPGA的硬件连接见表2-10。

表2-11VGA接口与FPGA的硬件连接

相关文档
最新文档