SATA高速差分信号设计规则

合集下载

高速数据传输设计：对于差分对的要求

高速数据传输设计：对于差分对的要求
差分对：你真正需要了解的内容
对于速度的渴求始终在增长，传输速率每隔几年就会加倍。

这一趋势在诸如计算、SAS和SATA存储方面的PCIe以及云计算中的千兆以太网等很多现代通信系统中很普遍。

信息革命对通过传输介质传送数据提出了巨大挑战。

目前的传输介质仍然依赖于铜线，数据链路中的信号速率可以达到大于
25Gbps，并且端口吞吐量可以大于100Gbps.
这些串行数据传输设计使用差分信号的方式，通过被称为差分对的一对铜线来传送数据。

A线路和B线路内的信号是等振幅、反相位高速脉冲。

差分信号在很多电路上有使用，比如LVDS，CML和PECL等等。

传送一个理想的串行比特流
串行比特流是通过一个差分对传播的差分信号。

如
对于差分对的要求
一个良好设计差分对是成功进行高速数据传输的关键因素。

根据应用的不同，差分对可以是一对印刷电路板(PCB)走线，一对双绞线或一对共用绝缘和屏蔽的并行线(通常称为Twin-axial电缆)。

让我们研究一下差分对的主要要求：
●A线路和B线路都需要保持相当恒定和相等的特性阻抗，通常称为奇模阻抗，此时两条线路均差分激励。

●差分信号应该在到达目的端时保持差分信号的属性：几乎相等的振幅和相反的相位。

◎每条线路的插入损耗应该大致相等。

阐述PCB设计中差分信号等长要求实施细则

阐述PCB设计中差分信号等长要求实施细则摘要随着高速总线的信号传输速率越来越快，芯片的运行频率越来越高，技术更新换代的日益加速，对产品的性能和稳定性的要求也越来越高。

因此，硬件设计时，对信号的品质要求也越来越严格。

在PCB 布线设计中有很多的设计技巧和实施细则对信号完整性有一定的保障，比如高速信号线等长的要求，就可以在一定程度上保证信号品质。

但是，如果仅仅是总长度等长，并不能很好地保证信号品质一定好；还有很多绕线等长的细节点需要注意，包括端口长度匹配实施细则、差分对内部走线长度匹配实施细则。

这些实施细则适用于很多高速总线、时钟信号和一些低速总线。

在PCB 布线设计时，遵循这几点实践实施细则进行绕线等长设计，会提高信号完整性的可靠度，对板子整体稳定性有可靠的保证。

关键词差分信号；等长；信号完整性；串扰；共模；差模1 高速差分信号的等长理论基础1.1 差分信号的定义为了提高信号在高速率、长距离情况下传输的可靠性，大部分高速的数字串行总线都会采用差分信号进行信号传输。

差分信号是用一对反相的差分线进行信号传输，发送端采用差分的发送器，接收端采用差分的接收器[1]。

1.2 差分信号走线的优点在PCB上差分信号走线和普通的单端信号走线相比，最明显的优势体现在以下几个方面：优点1、对外部噪声的抑制能力强。

采用差分传输方式后，由于差分线对中正负信号的走线是紧密耦合在一起的，所以外界噪声对于两根信号线的影响是一样的。

而在接收端，由于其接收器将正负信号相减的结果作为逻辑判决的依据，因此即使信号线上有严重的共模噪声或地电平的波动，对于最后的逻辑电平判决影响也很小。

相对于单端传输方式，差分传输方式的抗干扰、抗共模噪声的能力大大提高[2]。

优点2、对外部的电磁能量辐射小。

由于PCB板上的任何两个器件或导线之间都存在互容和互感，当一个器件或一根导线上的信号发射变化时，其变化会通过互容或互感影响其他器件或导线，即串扰。

串扰的强度取决于器件及导线的几何尺寸和相互距离[3]。

SATA信号和协议测试方法

ＳＡＴＡ信号和协议测试方法
胡冰
（是德科技）
１ＳＡＴＡ总线简介
在台式机、笔记本和服务器的应用中，硬盘是必不可少的存储介质，传统的硬盘和计算机主板间的
负责ＳＡＴＡ规范制定的组织是ＳＡＴＡ — ＩＯ（Ｓｅｉｒ —
工作组负责制定协议层规范（Ｄｉｇｉｔａｌｗ０ｒｋＧｒｏｕｐ），
有些工作组负责制定电缆规范（ＣａｂＣｏｎＷｏｒｋ
ｌ＿ｔ－一Ａ＋
● ＿Ａ－
Ａ＋一
Ａ－＿
ＧＮＯ
ｒＧＮＤ
历了３代标准。Ｇｅｎ１的数据速率到１．５Ｇｂｐｓ，Ｇｅｎ２的数据速率到３Ｇｂｐｓ，Ｇｅｎ３的数据速率到６Ｇｂｐｓ。根据不同的应用场合，可以参考不同的信号规范，比如同样对于ＳＡＴＡＧｅｎ２来说，根据不同的应用场合，其信号规范就有Ｇｅｎ２ｉ、Ｇｅｎ２ｍ、Ｇｅｎ２ｘ共３种对信号的要求。ｉ、ｍ、ｘ这三种规范对于信号的上
ａｌＡＴＡＩｎｔｅｒｎａｔｉｏｎａｌＯｒｇａｎｉｚａｔｉｏｎ，ｈｔｔｐｓ：／／ｗｗｗ．ｓａｔａ－ｉｏ．
ｏｒｇ／），按照ＳＡＴＡ — ＩＯ的规定，ＳＡＴＡ总线的一共经
Ｉ＼
．
２ＳＡＴＡ发送
信号质量测试

高速PCB设计中两种最常见的差分信号设定方法

差分信号的建立有多种方式，这里简单的介绍两种最常用见的两种设定方法：
（1）在命令菜单里建立差分信号
点菜单Logic=>Assign Differential Pair…，弹出对话框。

图错误！文档中没有指定样式的文字。

-1创建差分信号先给差分信号命名，依次点击想要建立的差分线网络，点Add 完成差分线的建立，上面会显示你所建的差分信号的名称，如果还有其它的差分线要建立，可以继续在上图重复建立差分线，最后点OK 退出。

（2）在约束管理器里建立差分信号
进入约束管理器界面，接着按下图所示展开Electrical 的NET。

图错误！文档中没有指定样式的文字。

-2约束管理器中的差分信号点击菜单命objects=>CREATE=>DIFFERENTIAL PAIR 如下图所示。

图错误！文档中没有指定样式的文字。

-3约束管理器中创建差分信号弹出differential pair 对话框，如下图所示。

图错误！文档中没有指定样式的文字。

-4创建差分信号在左上角的下拉框中选择NET ,然后在列表框中找到要建立的网络并双击，这样这两个网络就会添加到selections 编辑框中，在Diff Pair Name 输入差分信号的名称，然后点击Create,点击close 关闭对话框。

差分信号线的技术原理及设计要求

差分信号线的技术原理及设计要求10差分信号线的技术原理及设计要求电讯工程差分信号线的技术原理及设计要求景芳俞茂超(陕西黄河集团有限公司设计所西安710043)摘要:近几年由于消费市场对带宽的不断提高,传统的总线协议已经不能够满足要求了.新的总线协议则定义了更高的速率.串行总线中应用最多的差分信号由于其良好的抗干扰性,易于布局及更高的速率获得了广泛的应用.这篇文章中介绍了有关差分信号线的基本概念及原理,并以LVDS为例,对其系统设计提出了一些建议.最后简单的说明了差分系统中测量方面的一些常见的概念.关键词:差分信号LVDS测量1差分信号技术原理1.1什么是差分信号一个差分信号(DifferentialSig—na1)是用一个数值来表示两个物理量之间的差异.从严格意义上来讲,所C有电压信号都是差分的,因为一个电图1差分方程式:C=A一B压只能是相对于另一个电压而言的.在某些系统里,系统"地"被用作电压基准点.当"地"当作电压测量基准时,这种信号规划被称之为单端的.我们使用该术语是因为信号是用单个导体上的电压来表示的.其驱动器一般为电流驱动器,在接收一侧则一般是简单的100欧姆无源端接器,如图 1.在正引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上的信号差.A和B线共有的噪声或者信号将被抑制掉.另一方面,一个差分信号作用在两个导体上.信号值是两个导体间的电压差.尽管不是非常必要,这两个电压的平均值还是会经常保持一致.差分信号用一对标识为V+和V一的导线来表示.当V+>V一时,信号定义成正极信号,当V+<V一时,信号定义成负极信号.当不采用单端信号而采取差分信号方案时,我们用一对导线来替代单根导线,增加了任何相关接口电路的复杂性.那么差分信号提供了什么样的有形益处,才能证明复杂性和成本的增加是值得的呢?1.2为什么使用差分信号(差分和LVDS信号的优势)▲高速率速度一信号的转换时间就是你能达到的速度的极限.更高的信号摆幅将需要花更长的时间才能完成转换.一个提高速度的办法就是缩短转换时间,但由于噪声,串扰和功率方面的原因,那是不现实的.为了提高速度,LVDS通过降低信号摆幅来加快转换过程.更短的转换时间,并不会增加串扰,EMI和功耗,因为信号摆幅大大减小了.一般来说,这减小了噪声裕度,电讯工程差分信号线的技术原理及设计要求但LVDS可以利用其差分传输方式来解决这个问题,在该方案中,信一噪比得以大大提高.图2表示出了信号摆幅变小以及向差分信号转移的趋势.一般,当信号摆幅减小时,噪声裕度也相应降低.然而,LVDS就不是这种情况,即使它的信号摆幅小于BTL或者GTL.它可以实现更大的信号裕度.这就是差分信号所带来的好处.TI'L/CMOS逻辑或者摆幅更小的技术(BTL和GTL)在底板中的使用,是当前设计工程师们一个共同的选择,但是它们提供的对噪声的抗扰性都达不到LVDS信号所具备的水平,消耗的功率过大,端接复杂,而且不易升级.CMOSTTLBTLGTL+LVDSLVCMOS图2各种信号电压幅度对比图▲低功耗LVDS的一个重要目标是实现低功耗.这是通过CMOS工艺的采用来实现的,该工艺的静态电流消耗极小.驱动器设计采用电流模式,因此开关的尖峰大为降低.这可以降低EMI,简化电源分配和退耦方面的要求.另外,工作电流一工作频率曲线也非常平坦.另一方面,对于电压模式驱动器而言,电源电流Ice随着频率增加会急剧增大.采用差分的数据传输方案后,负载电压得以下降,而同时提供±1V的噪声抑制能力(共模情况).这样,V od(对于422标准来说是2Vmin,对于PECL来说的800mV)可以降低到330mV(LVDS).即使转换时间为300ps,转换速率也维持在约1V/ns的水平上.100欧姆负载两端的330mV对应的负载电流仅为3.3mA,而422的负载电流大于20mA.LVDS解决了静态和动态电流问题,实现了功耗最低的接口,由于无需在封装中内藏散热条,集成度可以大为提高.▲对外部电磁干扰(EMI)高度免疫一个干扰源几乎相同程度地影响差分信号对的每一端.既然电压差异决定信号值,这样将忽视在两个导体上出现的任何同样干扰.除了对干扰不大灵敏外,差分信号比单端信号生成的EMI还要少.1.3差分信号的一个实例:LVDSLVDS(LowV oltageDifferentialSignaling)是一种低摆幅的电流型差分信号技术,它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输,其低压幅和低电流驱动输出实现了低噪声和低功耗.LVDS驱动器由一个驱动差分线对的电流源组成?通常电流为3.5mA,LVDS接收器具有很高的输人阻抗,因此驱动器输出的电流大部分都流过100f~的匹配电阻,并在接收器的输入端产生大约350mA的电压,如图3.当驱动器翻转时,它改变流经电阻的电流方向,因此产生有效的逻辑"1"和逻辑"0"状态.低摆幅驱动信号实现了高速操作并减小了功率消耗,差分信号提供了适当噪声边缘和功率消耗大幅减少的低压摆幅.功率的大幅降低允许在单个集成电路上集成多个接口驱动器和接收器.这提高了PCB板的效能,减少了成本. LVDS驱动器一般为电流驱动器,在接收一侧则一般是简单的100Q无源端接器.在正12差分信号线的技术原理及设计要求电讯工程图3LVDS基本电路示意图引线上,电流正向流动,负引线构成电流的返回通路.接收器仅仅给出A和B线上A和B线共有的噪声或者信号将被抑制掉.2LVDS系统设计下面分七部分说明差分布线的设计要求.LVDS系统的设计要求设计者应具备超高速单板设计的经验并了解差分信号的理论.设计高速差分板并不很困难,下面将简要介绍一下各注意点.2.1PCB板(A)至少使用4层PCB板(从顶层到底层):LVDS信号层,地层,电源层,,丌L信号层;(B)使TTL信号和LYDS信号相互隔离,否则TTL可能会耦合到LVDS线上,最好将1-rL和LVDS信号放在由电源/地层隔离的不同层上;(C)使LVDS驱动器和接收器尽可能地靠近连接器的LVDS端;(D)使用分布式的多个电容来旁路LVDS设备,表面贴电容靠近电源/地层管脚放置;(E)电源层和地层应使用粗线,不要使用5OQ布线规则;(F)保持PCB地线层返回路径宽而短;(G)应该使用利用地层返回铜线的电缆连接两个系统的地层;(H)使用多过孔(至少两个)连接到电源层(线)和地层(线),表面贴电容可以直接焊接到过孑L焊盘以减少线头.2.2板上导线(A)微波传输线(microstrip)和带状线(stripline)都有较好性能;(B)微波传输线的优点:一般有更高的差分阻抗,不需要额外的过孑L;(C)带状线在信号间提供了更好的屏蔽.2.3差分线(A)使用与传输媒质的差分阻抗和终端电阻相匹配的受控阻抗线,并且使差分线对离开集成芯片后的间距为某一定值.这样能减少反射并能确保耦合到的噪声为共模噪需要的差分阻抗(differentialimpedance)决定;(B)使差分线对的长度相互匹配以减少信号扭曲,是为了保证两个差分信号时刻保持相反极性,减少共模分量;(C)不要仅仅依赖自动布线功能,而应仔细修改以实现差分阻抗匹配并实现差分线的隔离;(D)尽量减少过孔和其它会引起线路不连续性的因素;(E)避免将导致阻值不连续性的9O.走线,使用圆弧或45.折线来代替;(F)在差分线对内,两条线之间的距离应尽可能短,以保持接收器的共模抑制能力.在印制板上,两条差分线之间的距离应尽可能保持一致,以避免差分阻抗的不连续性.电讯工程差分信号线的技术原理及设计要求132.4终端(A)使用终端电阻实现对差分传输线的最大匹配,阻值一般在90～130n之间,系统也需要此终端电阻来产生正常工作的差分电压;(B)最好使用精度1～2%的表面贴电阻跨接在差分线上,必要时也可使用两个阻值各为50n的电阻,并在中间通过一个电容接地,以滤去共模噪声.2.5未使用的管脚所有未使用的LVDS接收器输入管脚悬空,所有未使用的LVDS和TTL输出管脚悬空,将未使用的rITI发送/驱动器输入和控制/使能管脚接电源或地.2.6媒质(电缆和连接器)选择(A)使用受控阻抗媒质,差分阻抗约为loon,不会引入较大的阻抗不连续性;(B)仅就减少噪声和提高信号质量而言,平衡电缆(如双绞线对)通常比非平衡电缆好;(C)电缆长度小于0.5m时,大部分电缆都能有效工作,距离在0.5m～lOm之间时,CA T3(Categiory3)双绞线对电缆效果好,便宜并且容易买到,距离大于10m并且要求高速率时,建议使用CA T5双绞线对..2.7在噪声环境中提高可靠性设计LVDS接收器在内部提供了可靠性线路,用以保护在接收器输入悬空,接收器输入短路以及接收器输入匹配等情况下输出可靠.但是,当驱动器三态或者接收器上的电缆没有连接到驱动器上时,它并没有提供在噪声环境中的可靠性保证.在此情况下,电缆就变成了浮动的天线,如果电缆感应到的噪声超过LVDS内部可靠性线路的容限时,接收器就会开关或振荡.如果此种情况发生,建议使用平衡或屏蔽电缆.另外,也可以外加电阻来提高噪声容限.当然,如果使用内嵌在芯片中的LVDS收发器,由于一般都有控制收发器是否工作的机制,因而这种悬置不会影响系统.3差分信号的测量对输入连接来说,差分放大器或探头与信号源的互连是产生误差的最大来源.为了维持输入的匹配,两个通道应尽可能一样.两个输入端的任何接线的都应长度相同.如果使用探头,其型号与长度也应相同.在测量高共模电压的低频信号时,应避免使用带衰减的探头.在高增益时则完全不能使用这种探头,因为差分信号的分析和LAYOUT不可能精地平衡它们的衰减量.当高电压或高频率的应用需要衰减时,应使用为差分放大器专门设计的专用无源探头.这种探头具有能精密调整直流衰减和交流补偿的装置.为获得最佳的性能,每一个特定的放大器都应专用一套探头,而且要根据这套探头附带的程序针对该放大器进行校准.一种常用的方法是将+和一输入缆线成对绞扭在一起.这样可减少拾取线路频率干扰和其他噪声的可能.4小结差分信号凭着它的高速,低功耗,对外部电磁干扰(EMI)高度的免疫已经被很多设计工程师接受,并广泛的推广采用,尤其是高速的通信领域中.参考文献《数据传输通信接口的区分》——NationalSemiconductor.。

SATA简介及信号测试方法-更新

SATA简介及信号测试方法-更新在台式机、笔记本**务器的应用中，硬盘是必不可少的存储介质，传统的硬盘和计算机主板间的连接接口是并行的ATA 接口。

为了能够提供更高的传输速度和更方便的连接，目前串行ATA(Serial ATA，即SATA)已经取代并行ATA 成为硬盘接口的主流。

SATA 用7pin 的连接器取代了传统并行ATA 的40pin 电缆，因此连接更加方便，还可以支持热插拔。

SATA 用两对差分线提供双向数据收发，因此可以用比较小的信号摆幅提供更高的传输速率，而且差分线本身具有更好的抗干扰能力和更小的EMI，因此可以支持更长的电缆传输。

目前市面上的SATA 标准主要有SATA1 和SATA2 和SATA 6G 两种，SATA1 的数据速率到1.5Gbps，SATA2 的数据速率到3Gbps，SATA6G 的数据速率到6Gbps。

由于SATA 的信号速率比较高，因此要对SATA 信号进行可靠的探测，对于示波器器和探头的要求也非常高。

SATA 的信号电气规范主要是参照SATA-IO 发布的SATA 规范的。

我们通常会根据信号的上升时间来估算需要的示波器和探头带宽，下图是SATA 对于信号上升时间的要求：我们看到SATA 6G 的信号最快上升时间是33ps，按照SATA 的规范，对于SATA 6G 的信号测试需要至少12GHz 带宽的示波器。

除了带宽满足要求以外，由于SATA 的最小信号摆幅只有240mV，SATAII 的信号bit 宽度只有167ps，因此要进行准确的信号测量，需要示波器的底噪声和固有抖动都比较小。

Agilent 的90000X 系列示波器由于具有业内最小的底噪声和触发抖动，最平坦的带内频响特性和很小的Return Loss，因此非常适合于进行象SATA 这样的高速信号的测量。

要进行SATA 信号的测试，只有示波器是不够的，为了方便地进行SATA 信号的分析，还需要有测试夹具和测试软件。

SATA高速差分信号设计规则

SATA高速差分信号设计规则PCB设计挑战和建议作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA(SATA)发展迅猛并日益盛行。

随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)协议的产品设计中的独特挑战。

此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替并行ATA。

充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA接口的产品非常关键。

日趋复杂的PCB布局布线设计对保证高速信号(如SATA)的正常工作至关重要。

由于第一代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。

SATA信号的上升时间约为100ps，如此快的上升时间，再加上有限的电信号传输速度，所以即使很短的走线也必须当成传输线来对待，因为这些走线上有很大部分的上升(或下降)电压。

高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。

为保证采用FR4PCB板的SATA设计正常工作，必须遵守下面列出的FR4PCB布局布线规则。

这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。

高速差分信号设计规则包括：SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收信号对，这些差分信号的走线长度差别应小于5mil。

使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。

差分信号线对应该在电路板表层并排走线(微带线)，如果差分信号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。

差分信号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的6至10倍(最好是10倍)。

为减少EMI，差分对的走线间距不要超过150mil。

差分信号详解

差分信号详解Company Document number：WTUT-WT88Y-W8BBGB-BWYTT-19998差分信号（Differential Signal）（转自EDN，对差分信号理解得比较的文章，供大家参考）差分信号（Differential Signal）在高速电路设计中的应用越来越广泛，电路中最关键的信号往往都要采用差分结构设计，什么另它这么倍受青睐呢在 PCB 设计中又如何能保证其良好的性能呢带着这两个问题，我们进行下一部分的讨论。

何为差分信号通俗地说，就是驱动端发送两个等值、反相的信号，接收端通过比较这两个电压的差值来判断逻辑状态“0”还是“1”。

而承载差分信号的那一对走线就称为差分走线。

差分信号和普通的单端信号走线相比，最明显的优势体现在以下三个方面：a.抗干扰能力强，因为两根差分走线之间的耦合很好，当外界存在噪声干扰时，几乎是同时被耦合到两条线上，而接收端关心的只是两信号的差值，所以外界的共模噪声可以被完全抵消。

b.能有效抑制 EMI，同样的道理，由于两根信号的极性相反，他们对外辐射的电磁场可以相互抵消，耦合的越紧密，泄放到外界的电磁能量越少。

c.时序定位精确，由于差分信号的开关变化是位于两个信号的交点，而不像普通单端信号依靠高低两个阈值电压判断，因而受工艺，温度的影响小，能降低时序上的误差，同时也更适合于低幅度信号的电路。

目前流行的 LVDS（low voltage differential signaling）就是指这种小振幅差分信号技术。

对于 PCB 工程师来说，最关注的还是如何确保在实际走线中能完全发挥差分走线的这些优势。

也许只要是接触过 Layout 的人都会了解差分走线的一般要求，那就是“等长、等距”。

等长是为了保证两个差分信号时刻保持相反极性，减少共模分量；等距则主要是为了保证两者差分阻抗一致，减少反射。

“尽量靠近原则”有时候也是差分走线的要求之一。

但所有这些规则都不是用来生搬硬套的，不少工程师似乎还不了解高速差分信号传输的本质。

sata标准

基于SATA1.0接口的高速图像传输系统设计北京航空航天大学杨雷夏宇闻[编者按]近十年来，我国IC设计水平迅速提高。

国内不少设计团队或公司，已掌握了数字逻辑和模拟模块的设计技术。

但是，这些模块往往仅供内部使用的，尚未完全成熟，很难成为商业化的IP核。

若我国的IC设计业界能及时建立合理的商业模式，鼓励更多的设计项目加强技术交流并共享成果，促进模块的重用，则必然能加速这些模块的成熟，使其成为被业界广泛认可的重用IP核。

当IP核积累到一定数量时，建立基于平台的SOC设计环境就水到渠成了。

届时，中国的IC设计业必然能以很低的成本极其强大的竞争力参与国际第一流设计的竞争。

下面这篇文章所介绍的ATA Device逻辑和SDRAM控制器逻辑已在FPGA上实现，并在国外某高技术项目中正常运行半年以上，逻辑电路可靠稳定。

如有需要，作者答应将以接近免费的价格为用户提供该逻辑IP核的配套服务；也可以提供基于硬盘存储系统中的ATA Host 逻辑IP核的配套服务，为我国IP核重用的推广开创一个先例。

摘要论文介绍了基于SATA1.0接口的高速图像传输系统。

该系统使用Altera公司的Cyclone EP1C6 FPGA实现了包括图像格式变换、图像乒乓缓存和部分符合并行ATA-7协议的虚拟硬盘在内的三个主要功能。

使用Marvell公司的88i8030芯片实现了并行ATA到SATA1.0协议的转换，并提供对外的SATA1.0接口。

该图像传输系统从PC主机的角度看是一个未格式化的硬盘，编写应用软件读写该硬盘上指定区域的数据便可实现图像数据或系统状态信息的存取和对系统工作模式的配置。

关键词WordDMAATA/ATAPI SATA MBR 硬盘特征参数 PIOSingleMultiWord DMA Ultra DMA引言由于实时高清晰图像的数据量非常巨大，寻找一种简单高速的接口将这些数据传输到计算机是人们不断追求的目标。

在USB接口广泛使用以前，人们普遍使用计算机主板上的PCI接口进行图像传输；当USB2.0出现以后，基于USB2.0接口的图像传输系统大量兴起。

sata接口工作原理

sata接口工作原理SATA接口工作原理一、引言SATA（Serial ATA）接口是一种用于连接计算机主板和存储设备的串行数据传输接口。

它相对于之前广泛使用的并行ATA（Parallel ATA）接口来说，具有更高的数据传输速率和更简化的电路设计。

本文将介绍SATA接口的工作原理，包括数据传输方式、电信号传输、数据保护和热插拔等方面。

二、数据传输方式SATA接口通过串行方式传输数据，与并行ATA接口相比，能够以更高的速率传输数据。

并行ATA接口每次传输一个数据字节，而SATA 接口每次传输一个比特。

这种串行传输方式能够减少信号干扰，并提高了数据传输的稳定性和可靠性。

三、电信号传输SATA接口使用了差分信号传输技术。

差分信号传输是通过传输正负两个相位相反的电信号来表示数据的。

这种方式可以有效地抵消外界电磁干扰，提高了信号的抗干扰能力。

此外，SATA接口还采用了数据时钟恢复技术，使得接收端可以根据数据信号中的时钟信息来恢复出正确的数据。

四、数据保护SATA接口提供了多种数据保护机制，确保数据的完整性和可靠性。

其中包括CRC（Cyclic Redundancy Check）校验、数据加密和数据流控制等。

CRC校验是一种通过计算数据的校验和来验证数据传输是否出错的方法。

数据加密可以对传输的数据进行加密，提高数据的安全性。

数据流控制则可以根据接收端的处理能力来控制数据的传输速度，避免数据的丢失和错误。

五、热插拔SATA接口支持热插拔功能，即在计算机运行的情况下插拔存储设备。

这种特性使得用户可以方便地更换或升级硬盘，无需重启计算机。

在热插拔过程中，SATA接口会自动检测并配置新插入的设备，确保设备的正常工作。

六、总结SATA接口以其高速的数据传输能力、可靠的数据保护机制和方便的热插拔功能，成为了当前计算机存储设备的主要接口之一。

通过串行传输方式和差分信号传输技术，SATA接口能够实现高效稳定的数据传输。

同时，通过CRC校验、数据加密和数据流控制等机制，SATA接口保证了数据的完整性、安全性和可靠性。

差分信号及设计规则

差分信号及设计规则差分信号是一种常用的传输信号方式，在电子电路设计中经常会遇到。

差分信号所谓差，是指信号以两个正交的波形同时传输，通过差分方式来传输信息，而不是使用单一的信号线。

差分信号的优势在于其抗干扰能力强、传输距离远、传输速率高等特点，因此在高速数据传输、模拟信号传输以及消除共模干扰等方面都有广泛应用。

设计差分信号电路时，需要遵循一些设计规则，以确保信号的传输质量和可靠性。

首先，差分信号的设计规则包括信号的源和负载的匹配。

在差分信号传输过程中，源端和负载端的阻抗要相等，这样才能实现差分信号的完美传输。

此外，差分信号的信号源和信号负载的共模电容要保持匹配，这样可以减小共模干扰的产生。

其次，差分信号电路的耦合电容要合理选择。

对于差分信号电路中的耦合电容，应根据传输速率和信号的频率范围选择合适的数值。

耦合电容的数值太小会导致信号衰减，而数值太大则会影响信号的传输速率。

此外，差分信号电路的布线也需要注意一些规则。

布线的时候应将差分信号线路尽量排列在一起，保持同样长度，以减小差分信号之间的相位差。

同时，布线过程中需要注意距离差分信号线路的其他信号线的距离，以防止干扰信号对差分信号的影响。

另外一个重要的设计规则是差分信号线路的终端匹配。

差分信号线路上的终端需要匹配差分信号的阻抗，通常我们使用差分线路终端匹配电路或者差分传输线终端电阻来实现阻抗匹配。

阻抗的不匹配会导致信号的反射和衰减，影响差分信号的传输质量。

此外，差分信号电路中还需要注意信号的功率管理。

差分信号的功率要适中，过小会导致信号的衰减和噪声的影响，过大则会增加功耗和系统的热量。

因此，在设计差分信号电路时需要合理选择功率，以满足设计要求。

最后，差分信号电路的地与电源的布局也需要特别关注。

地与电源的布局应尽量分离，避免共模干扰。

尤其是在高速传输系统中，将差分信号电路与模拟电路、数字电路、高频电路等进行分离布局可以最大程度地减小共模噪声。

综上所述，差分信号的设计规则对于差分信号传输质量和可靠性至关重要。

SATA高速差分信号设计规则

S A T A高速差分信号设计规则Prepared on 24 November 2020PCB设计挑战和建议作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA(SATA)发展迅猛并日益盛行。

随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA和第二代SATA协议的产品设计中的独特挑战。

此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替并行ATA。

充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA 接口的产品非常关键。

日趋复杂的PCB布局布线设计对保证高速信号(如SATA)的正常工作至关重要。

由于第一代和第二代SATA的速度分别高达和，因此铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。

高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。

为保证采用FR4 PCB板的SATA设计正常工作，必须遵守下面列出的FR4 PCB布局布线规则。

这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。

高速差分信号设计规则包括：1.SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收信号对，这些差分信号的走线长度差别应小于5mil。

使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。

差分信号线对应该在电路板表层并排走线(微带线)，如果差分信号线对必须在不同的层走线，那么过孔两侧的走线长度必须保持一致。

2.差分信号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高度的6至10倍(最好是10倍)。

3.为减少EMI，差分对的走线间距不要超过150mil。

altium designer设置类规则

一、概述在PCB设计中，规则设置是非常重要的一部分，它可以影响到电路板的性能和可靠性。

Altium Designer作为一款强大的PCB设计软件，拥有丰富的规则设置功能，可以帮助设计师更好地完成电路板设计。

本文将主要讨论Altium Designer中的规则设置，包括信号完整性规则、阻抗规则、布线规则等内容。

二、信号完整性规则1. 差分对规则：在差分对中定义了两条信号线，通常用于高速差分信号传输，Altium Designer允许用户设置差分对的长度匹配、偶极耦合等规则，以确保差分信号的完整性。

2. 信号线长度匹配规则：在高速数字设计中，信号线的长度匹配是非常重要的，可以减少时序问题和串扰。

Altium Designer允许用户设置信号线的长度匹配规则，以保证同一差分信号对中的两条信号线长度相等。

三、阻抗规则1. 阻抗匹配规则：不同的信号线宽度和堆叠方式会导致不同的阻抗值，Altium Designer可以根据设计要求自动计算并匹配阻抗。

2. 差分对阻抗匹配规则：对于差分信号线，其阻抗匹配同样非常重要，Altium Designer允许用户设置差分对的阻抗匹配规则，以确保差分信号的稳定传输。

四、布线规则1. 最佳路径规则：Altium Designer可以根据布线规则自动寻找最佳路径，以减少布线长度、降低串扰和时延。

2. 避让规则：布线中常常需要避让其他元件或信号线，Altium Designer可以根据用户设置的规则自动进行避让。

五、其他规则1. 特殊构建规则：Altium Designer允许用户设置特殊构建规则，比如盲埋孔、控制阻抗线等规则。

2. 特殊信号规则：一些特殊的信号需要特殊处理，比如电源线、地线等，Altium Designer可以根据用户设置的规则进行处理。

六、总结通过对Altium Designer中规则设置的讨论，我们可以看到规则设置在PCB设计中的重要性。

合理的规则设置可以保证信号的完整性、降低串扰和时延，确保设计的可靠性和稳定性。

差分信号走线原则

设计规则1我们处理差分信号的第一个规则是：走线必须等长。

有人激烈地反对这条规则。

通常他们的争论的基础包括了信号时序。

他们详尽地指出许多差分电路可以容忍差分信号两个部分相当的时序偏差而仍然能够可靠地进行翻转。

根据使用的不同的逻辑门系列，可以容忍500 mil 的走线长度偏差。

并且这些人们能够将这些情况用器件规范和信号时序图非常详尽地描绘出来。

问题是，他们没有抓住要点！差分走线必须等长的原因与信号时序几乎没有任何关系。

与之相关的仅仅是假定差分信号是大小相等且极性相反的以及如果这个假设不成立将会发生什么。

将会发生的是：不受控的地电流开始流动，最好情况是良性的，最坏情况将导致严重的共模EMI问题。

因此，如果你依赖这样的假定，即：差分信号是大小相等且极性相反，并且因此没有通过地的电流，那么这个假定的一个必要推论就是差分信号对的长度必须相等。

差分信号与环路面积：如果我们的差分电路处理的信号有着较慢的上升时间，高速设计规则不是问题。

但是，假设我们正在处理的信号有着有较快的上升时间，什么样的额外的问题开始在差分线上发生呢？考虑一个设计，一对差分线从驱动器到接收器，跨越一个平面。

同时假设走线长度完全相等，信号严格大小相等且极性相反。

因此，没有通过地的返回电流。

但是，尽管如此，平面层上存在一个感应电流！任何高速信号都能够（并且一定会）在相邻电路（或者平面）产生一个耦合信号。

这种机制与串扰的机制完全相同。

这是由电磁耦合，互感耦合与互容耦合的综合效果，引起的。

因此，如同单端信号的返回电流倾向于在直接位于走线下方的平面上传播，差分线也会在其下方的平面上产生一个感应电流。

但这不是返回电流。

所有的返回电流已经抵消了。

因此，这纯粹是平面上的耦合噪声。

问题是，如果电流必须在一个环路中流动，剩下来的电流到哪里去了呢？记住，我们有两根走线，其信号大小相等极性相反。

其中一根走线在平面一个方向上耦合了一个信号，另一根在平面另一个方向上耦合了一个信号。

差分信号的设置与布线

差分对信号的设置与布线差分信号就是用两根完全一样，极性相反的信号传输一路数据，依靠两根信号电平差进行判断逻辑状态“0”还是“1”。

为了保证两根信号完全一致，在布线时要保持并行，线宽、线间距保持不变。

低电压差分信号，即LVDS（Low Voltage Differential Signaling）。

它是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百 Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。

在以前的protel99se包括更早的版本中，是不直接支持差分布线的，这也使得在高速电路逐渐普遍的今天，protel99se的使用已经稍微不适应目前的电路设计。

但是06年底altium公司推出的protel 升级版本altium designer增加了一千多种新功能，完全可以面对和支持高速高密板的设计，使得 “protel” 在中国的垄断地位更加稳固。

增加的功能当然也包括了支持差分对布线。

下面就为大家简单介绍一下altium designer中差分对的设置以及布线。

一、差分线在 altium designer中的定义差分线的定义在软件中有两种方法：在原理图环境中定义和在pcb环境中定义。

（一）原理图环境中定义在一个工程的原理图环境中选择Place\directives\differential pairs放置一对差分符号，再加以命名即可。

注意差分对的命名规名称要相同，名称的后缀分别标以_P和_N。

如图1所示：图 1（二）PCB环境中定义在一个工程的PCB环境中的pcb编辑面板中选择Differential pairs editor。

如图2所示：图2然后点击add增加差分对，弹出图 3的对话框：图3在这里可以重命名和定义差分信号。

二、差分线在 altium designer中的布线三、在PCB环境下点击 Place\differential pairs routing 就可以进行差分布线了。

差分信号及设计规则

差分信号及设计规则我们中的大部分都能直观地理解信号是如何沿导线或走线传播的，即便我们也许对这种连接方式的名称并不熟悉——单端模式。

术语“单端”模式将这种方式同至少其它两种信号传播模式区分开来：差模和共模。

后面两种常常看起来更加复杂。

差模差模信号沿一对走线传播。

其中一根走线传送我们通常所理解的信号，另一根传送一个严格大小相等且极性相反（至少理论上如此）的信号。

差分与单端模式并不像它们乍看上去那样有很大的不同。

记住，所有信号都有回路。

一般地，单端信号从一个零电位，或地，电路返回。

差分信号的每一分支都将从地电路返回，除非因为每个信号都大小相等且极性相反以至于返回电流完全抵消了（它们中没有任何一部分出现在零电位或地电路上）。

尽管我不打算在专栏中就这个问题花太多时间，共模是指同时在一个（差分）信号的线对或者在单端走线和地上出现的信号。

对我们来说这并不容易直观地去理解，因为我们很难想象怎样才能产生这样的信号。

相反通常我们不会产生共模信号。

通常这些都是由电路的寄生环境或者从邻近的外部源耦合进电路产生的。

共模信号总是很“糟糕”，许多设计规则就是用来防止它们的发生。

差分走线尽管看起来这样的顺序不是很好，我要在叙述使用差分走线的优点之前首先来讲述差分信号的布线规则。

这样当我讨论（下面）这些优点时，就可以解释这些相关的规则是如何来支持这些优点的。

大部分时候（也有例外）差分信号也是高速信号。

这样，高速设计规则通常也是适用的，尤其是关于设计走线使之看起来像是传输线的情况。

这意味着我们必须仔细地进行设计和布线，如此，走线的特征阻抗在沿线才能保持不变。

在差分对布线时，我们期望每根走线都与其配对走线完全一致。

也就是说，在最大的可实现范围内，差分对中每根走线应该具有一致的阻抗与一致的长度。

差分走线通常以线对的方式进行布线，线对的间距沿线处处保持不变。

通常地，我们尽可能将差分对靠近布线。

差分信号的优点“单端”信号通常参考到某些“参考”电位。

高速差分信号线选择指南

高速差分信号线选择指南
共模扼流线圈选择要点
介绍
测量高速差分信号线噪音，保持良好的信号质量十分重要。

保持良好信号质量注意要点:
设备阻抗特性要与传输线路匹配。

优化差模插入损耗特性的截止频率。

优化共模插入损耗特性的插入损耗特性。

使用不合适的滤波器会破坏信号，这种滤波器在信号频率范围内的差模插入损耗较高或与传输线路阻抗不匹配。

因此，请不要选择在插入前会影响信号质量的滤波器。

UP
要点1: 阻抗特性匹配
如果阻抗特性匹配，插入损耗将会减小
匹配滤波器的阻抗特性
如果传输线路与线圈的阻抗特性不匹配，将会产生信号反射或其它现象且影响信号质量。

信号线路相关指南要求: 在1Gps以上速度高速传输时，阻抗特性必须相匹配。

可通过测量设备的时域反射特性来确定其阻抗特性是否匹配。

UP
要点2: 差模插入损耗特性
差分传输线路上的信号是以差模的形式传输的。

为保持信号质量，避免如电压波动等情况的发生，重要的是要选择信号频率中差模损耗较小的共模扼流线圈。

<例>
* 定义插入损耗随截止频率改变为3dB的频率
UP
要点3: 共模插入损耗特性
噪声程度较大时，基本上都是以共模的方式传输的。

为防止噪声的产生，关键是要选用噪声频率中共模插入损耗较大的共模扼流线圈。

PCB主线布线规范--LAN、AUDIO、SATA

PCB主线布线规范--LAN、AUDIO、SATA一、LAN网络信号线a) LAN信号线TX：MDI0+、MDI0-、MDI1+、MDI1-。

RX：MDI2+、MDI2-、MDI3+、MDI3-。

b) LAN信号走线规则1．差分阻抗：100Ω±10%，S/W/S/W/S：20：5：7：5：20。

长度限制：4Inch；2．走线层参考地，不跨Moat，信号Via数量一致，Via Count<2；3．差分线组内误差为±5mil。

组之间误差为±5mil。

总长度不超过4Inch；4．四对差分信号走在一起与其他高速信号(USB，CLK，1394)保持50mil以上间距；5．LAN3.3V工作电压割内层，1.8V和1.5V走线，宽度不小于50mil，VIA两个；6．所有POWERPIN（3.3V，1.8V，1.5V）都有Bypass电容一颗，须先经过电容再到电源PIN，MOSFETCTRLGATE信号走25mil；7．LAN IC中间的GNDPIN需九颗Via到地保证IC散热和接地需要，LAN IC信号Via均匀分布在IC外侧，避免Via在IC内侧；8．LAN IC尽量避开USB和其他高速信号穿过，Solder Side 铺LAN的电源或地铜箔。

二、AUDIO音频信号a) Audio信号线Digital Signal：Azbitclk、Reset#、Sync、Sdata-out、Sdata-in、Spidifo。

Analog Signal：LINE2-L/R、MIC2-L/R、CD-L/GND/R、MIC1-L/R、LINE1-L/R、FRONT-OUT-L/R、SURR-L/R、CEN-OUT、LEF-OUT、PCBEEP。

b) Audio信号走线规则1．Analog Signal：线宽(W)10mil，间距(S)10mil；2．Digital Signal：线宽(W)5mil，间距(S)10mil；3．从南桥拉到Codec IC的信号请不要穿叉其他CLK时钟信号，信号尽量走在一起间距和宽度要符合Design Guide要求；4．Azbitclk属于时钟信号过孔最多为两个，并且远离其他高速信号，间距在15mil以上；5．所有模拟信号必须参考模拟地，数位信号参考数位地，并且音频模拟信号要远离所有数位信号和地平面的噪声。