SATA高速差分信号设计规则

PCB设计挑战和建议作为PC、服务器和消费电子产品中重要的硬盘驱动器接口，串行ATA(SATA)发展迅猛并日益盛行。随着基于磁盘的存储在所有电子市场领域中变得越来越重要，系统设计工程师需要知道采用第一代SATA(1.5Gbps)和第二代SATA(3.0Gbps)协议的产品设计中的独特挑战。此外，系统设计工程师还需要了解新的SATA特性，以使其用途更广，功能更强，而不仅仅是简单地代替并行ATA。充分利用这些新特性并克服设计中存在的障碍，对成功推出采用SATA接口的产品非常关键。

日趋复杂的PCB布局布线设计对保证高速信号(如SATA)的正常工作至关重要。由于第一代和第二代SATA的速度分别高达1.5Gbps和3.0Gbps，因此铜箔蚀刻线布局的微小改动都会对电路性能造成很大的影响。SATA信号的上升时间约为100ps，如此快的上升时间，再加上有限的电信号传输速度，所以即使很短的走线也必须当成传输线来对待，因为这些走线上有很大部分的上升(或下降)电压。

高频效应处理不好，将会导致PCB无法工作或者工作起来时好时坏。为保证采用FR4 PCB板的SATA设计正常工作，必须遵守下面列出的FR4 PCB布局布线规则。这些规则可分为两大类：设计使用差分信号和避免阻抗不匹配。

高速差分信号设计规则包括：

1.SATA是高速差分信号，一个SATA连接包含一个发送信号对和一个接收

信号对，这些差分信号的走线长度差别应小于5mil。使差分对的走线长度保持一致非常重要，不匹配的走线长度会减小信令之间的差值，增加误码率，而且还会产生共模噪声，从而增加EMI辐射。差分信号线对应该

在电路板表层并排走线(微带线)，如果差分信号线对必须在不同的层走

线，那么过孔两侧的走线长度必须保持一致。

2.差分信号线对的走线不能太靠近，建议走线间距是走线相对于参考平面高

度的6至10倍(最好是10倍)。

3.为减少EMI，差分对的走线间距不要超过150mil。

4.SATA差分对的差分阻抗必须为100欧姆。

5.为减少串扰，同一层其它信号与差分信号线对之间的间距至少为走线相对

于参考平面高度的10至15倍。

6.在千兆位传输速度的差分信号上不要使用测试点。

避免阻抗不匹配的设计规则包括：

1.注意避免不正确的走线宽度和走线相对于参考平面的高度，走线宽度和走

线相对于参考平面的高度决定走线阻抗。

2.保持完整的参考平面。在高速信号走线两侧，走线相对于参考平面高度

10倍距离范围内，参考平面不应被切断或有挖空的区域。

3.采用宽度过窄以致无法可靠蚀刻的走线，经常会导致走线的宽度或高度发

生变化，从而产生问题。最小的走线宽度和走线相对于参考平面的高度应

为4mil。

4.采用0402封装的10nF电容，尽量减少走线宽度与电容焊盘宽度的差别。

5.尽可能在同一层走线，如果一定要改变走线层，则必须保证走线层改变后

仍有合适的回流路径。

标题：高速USB2．0设备的PCB板设计

2009-07-11 20:16:56

高速USB2．0设备的PCB板设计

通用串行总线(Universal Serial Bus)从诞生发展到今天，USB协议已从1．1过渡到2．O，作为其重要指标的设备传输速度，从1．5 Mbps；的低速和12 Mbps的全速，提高到如今的480 Mbps的高速。USB 接口以其速度快、功耗低、支持即插即用、使用安装方便等优点得到了广泛的应用。目前，市场上以USB2．0为接口的产品越来越多，绘制满足USB2．0协议高速数据传输要求的PCB板对产品的性能、可靠性起着极为重要的作用，并能带来明显的经济效益。

USB2．0接口是目前许多高速数据传输设备的首选接口，实践表明：在高速USB主、从设备的研发过程中，正确设计PCB板能充分发挥USB2．O高速性能。但是，若PCB板设计不当，则传输速率可能根本达不到预期目的，甚至会导致高速USB2．0设备只能工作在全速状态。

下面介绍USB2．0设备高速数据传输PCB板设计。

1 USB2．0接口差分信号线设计

USB2．0协议定义由两根差分信号线(D+、D-)传输高速数字信号，最高的传输速率为480 Mbps。差分信号线上的差分电压为400 mV，差分阻抗(Zdiff)为90(1±O．1)Ω。在设计PCB板时，控制差分信号线的差分阻抗对高速数字信号的完整性是非常重要的，因为差分阻抗影响差分信号的眼图、信号带宽、信号抖动和信号线上的干扰电压。差分线2D模型如图1所示。

差分线由两根平行绘制在PCB板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的，其阻抗由两根微带线的阻抗及其和决定，而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB板材料的介电常数(Er)决定，其计算公式为：

Zo={87/sqrt(Er+1．41)]}ln[5．98H/(0．8W+T)]。影响差分线阻抗的主要参数为微带线阻抗和两根微带线的线间距(S)。当两根微带线的线间距增加时，差分线的耦合效应减弱，差分阻抗增大；线间距减少时，差分线的耦合效应增强，差分阻抗减小。差分线阻抗的计算公式为：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微带线和差分线的计算公式在O．1

在绘制USB2．O设备接口差分线时，应注意以下几点要求：

①在元件布局时，应将USB2．O芯片放置在离地层最近的信号层，并尽量靠近USB插座，缩短差分线走线距离。

②差分线上不应加磁珠或者电容等滤波措施，否则会严重影响差分线的阻抗。

③如果USB2．O接口芯片需串联端电阻或者D+线接上拉电阻时．务必将这些电阻尽可能的靠近芯片放置。

④将USB2．O差分信号线布在离地层最近的信号层。

⑤在绘制PCB板上其他信号线之前，应完成USB2．0差分线和其他差分线的布线。