半导体衬底—集成电路工艺技术

合集下载

半导体工艺原理-集成电路制造工艺介绍

GND
Vi
T
Vo
R VDD
23
二）、MOS集成电路芯片制造工艺
（N阱硅栅CMOS工艺）
24
1、CMOS工艺中的元器件结构
电阻
NSD和PSD电阻结构剖面图
25
多晶硅电阻结构剖面图
26
N阱电阻结构剖面图
27
电容
CMOS工艺中PMOS晶体管电容剖面图
28
CMOS工艺中N阱电容剖面图
29
多晶硅-多晶硅电容器剖面图
双极工艺主要分类
3
CMOS
●标准CMOS工艺（数字电路的主流工艺技术）特点：互补的NMOS、PMOS，工艺流程简单，集成度高
●模拟CMOS工艺（应用最广泛的模拟IC 工艺）特点：在标准CMOS的基础上集成高品质的无源器件，此外对阈值电压精度和耐压的要求更高
●RF CMOS（RF IC）特点：依靠缩小光刻尺寸提高MOS晶体管的速度，集成模拟IC所必需的高品质无源器件
30
二极管
PSD/N阱齐纳二极管剖面图
31
PSD保护环肖特基二极管剖面图
32
MOS晶体管
N阱CMOS工艺中MOS晶体管剖面图
33
P阱CMOS工艺中MOS晶体管剖面图
34
双阱CMOS工艺中MOS晶体管剖面图
35
2、主要工艺流程图
36
衬底准备
P型单晶片
P+/P外延片
37
工艺流程：
氧化、光刻N-阱(nwell)
NBL
NSINK
P阱
PBL
57
●BCD（智能功率集成芯片）特点：在BiCMOS优势的基础上再集成 DMOS等功率器件，是智能功率芯片的理想工艺平台

半导体衬底—集成电路工艺技术

半导体衬底—集成电路工艺技术半导体衬底是集成电路工艺技术中非常重要的一个环节，它相当于集成电路的基础材料，承载着芯片的各种功能。

在集成电路工艺中，半导体衬底起到了支撑和隔离的作用，保证了芯片的稳定性和可靠性。

本文将从半导体衬底的材料、制备和表面处理等方面，详细介绍半导体衬底在集成电路工艺技术中的重要性。

首先，半导体衬底的选择对集成电路的性能和可靠性有着重要影响。

常见的半导体衬底材料有硅(Si)和镓砷(GaAs)等，它们具有良好的导电性和半导体特性。

硅作为最常用的半导体材料，其价格低廉、晶体质量好、热稳定性和刻蚀性能较强，被广泛用于集成电路制造。

而镓砷则在高频器件和光电器件中表现出较强的优势。

其次，半导体衬底的制备工艺对芯片性能的影响也是不可忽视的。

制备半导体衬底的工艺主要包括晶体生长和衬底切片。

晶体生长通常有单晶生长和多晶生长两种方式，其中单晶生长技术可以制备出较高质量的单晶硅。

而衬底切片是将大块的单晶硅或其他材料切割成薄片，以满足集成电路制造的要求。

此外，半导体衬底的表面处理也是集成电路工艺中的关键步骤之一、半导体衬底的表面处理主要包括清洗、刻蚀和涂覆等工艺。

清洗可以去除衬底表面的杂质和污染物，保证表面的纯度；刻蚀可以改善衬底的表面形貌和平整度，提高集成电路的器件性能；涂覆则是将各种功能材料覆盖在衬底表面，制作出具有特定功能的结构和元件。

最后，随着集成电路工艺的不断发展和进步，半导体衬底的制备和工艺技术也在不断创新和完善。

例如，目前已经提出了一种新型的衬底材料，绝缘体衬底。

绝缘体衬底具有较低的电阻率和较好的绝缘性能，可以用于制备低功耗和高速的集成电路。

此外，还有一些新型的半导体材料，如碳化硅和氮化镓等，也被广泛应用于集成电路的制造。

总之，半导体衬底在集成电路工艺技术中起着至关重要的作用。

它不仅是芯片的基础材料，还承载着芯片的各种功能和性能。

通过选择合适的材料、优化制备工艺和表面处理技术，可以提高集成电路的性能和可靠性。

《微电子与集成电路设计导论》第四章半导体集成电路制造工艺

4.4.2 离子注入
图4.4.6 离子注入系统的原理示意图
图4.4.7 离子注入的高斯分布示意图
4.5 制技术 4.5.1 氧化
1. 二氧化硅的结构、性质和用途
图4.5.1 二氧化硅原子结构示意图
氧化物的主要作用： ➢ 器件介质层 ➢ 电学隔离层 ➢ 器件和栅氧的保护层 ➢ 表面钝化层 ➢ 掺杂阻挡层
F D C x
C为单位体积掺杂浓度，
C x
为x方向上的浓度梯度。
比例常数D为扩散系数，它是描述杂质在半导体中运动快慢的物理量，它与扩散温度、杂质类型、衬底材料等有关；x为深度。
左下图所示如果硅片表面的杂质浓度CS在整个扩散过程中始终不变，这种方式称为恒定表面源扩散。
图4.4.1 扩散的方式
自然界中硅的含量极为丰富，但不能直接拿来用。因为硅在自然界中都是以化合物的形式存在的。
图4.1.2 拉晶仪结构示意图
左图为在一个可抽真空的腔室内置放一个由熔融石英制成的坩埚，调节好坩埚的位置，腔室回充保护性气氛，将坩埚加热至 1500°C左右。化学方法蚀刻的籽晶置于熔硅上方，然后降下来与多晶熔料相接触。籽晶必须是严格定向生长形成硅锭。
涂胶工艺的目的就是在晶圆表面建立薄的、均匀的、并且没有缺陷的光刻胶膜。
图4.2.4 动态旋转喷洒光刻胶示意图
3. 前烘
前烘是将光刻胶中的一部分溶剂蒸发掉。使光刻胶中溶剂缓慢、充分地挥发掉，保持光刻胶干燥。
4. 对准和曝光
对准和曝光是把掩膜版上的图形转移到光刻胶上的关键步骤。
图4.2.5 光刻技术的示意图
图4.2.7 制版工艺流程
4.3 刻蚀
（1）湿法腐蚀
（2）干法腐蚀 ➢ 等离子体腐蚀 ➢ 溅射刻蚀 ➢ 反应离子刻蚀

半导体集成电路集成电路的基本制造工艺

THANKS
感谢观看
材料挑战与解决方案
材料挑战
半导体集成电路制造过程中需要使用各种高纯度、高性能的材料，如高纯度硅片、特种气体性有着至关重要的影响。
材料解决方案
为了解决材料挑战，可以采用先进的材料制备技术和质量控制手段，确保材料的纯度和质量。同时，加强材料研发和优化也是提高材料性能和可靠性的重要手段。
半导体集成电路的应用领域
01
02
03
04
通信
手机、基站、路由器等通信设备中大量使用集成电路。
计算机
CPU、GPU、内存等计算机核心部件都是集成电路的典型
应用。
消费电子
电视、音响、游戏机等消费电子产品中广泛应用集成电路。
工业控制
自动化设备、仪器仪表等工业控制领域离不开集成电路的支
持。
半导体集成电路的发展历程
05
06
1990年代至今
集成电路技术不断进步，进入纳米工艺时代，智能手机、平板电脑等便携式智能设备成为主流应用领域。
02
制造工艺流程
晶圆制备
01
02
03
04
晶圆是制造集成电路的基础材料，其制备过程包括多晶硅的提纯、单晶生长、晶片切割等
步骤。
多晶硅的提纯是将硅元素中的杂质去除，获得高纯度的多晶
性能。
光刻胶需要具备优良的感光性能、分辨率和附着力，同时要与刻蚀液兼容，易
于去除。
光刻胶的选用和加工工艺对集成电路的制造成本和可靠性有着重要影响。
其他材料
01
其他材料在集成电路中用于辅助制造和封装，如化学试剂、气体、陶瓷等。
02
其他材料的选用和加工工艺对集成电路的性能和可靠性有着重要影响，需要与制造工艺相匹配。

微电子09集成电路制造工艺

促进技术发展
集成电路制造技术的发展推动了电子技术的进步，促进了信息产业的发展。
集成电路制造的流程
材料准备
选择合适的衬底材料，并进行清洗和加工。
图形制备
将电路设计转换为实际的生产图形，并进行光刻和刻蚀。
薄膜制备
在衬底上沉积所需的薄膜材料，如金属、介质等。
互连
将电路元件和互连线连接起来，形成完整的电路系统。
集成电路制造是将电子元器件和电路设计转变为实际可用的集成电路的过程，包括材料准备、图形制备、薄膜制备、掺杂、刻蚀、互连等多个环节。
集成电路制造的重要性
提高性能
集成电路制造技术能够将更多的电子元器件集成到更小的空间内，从而提高电子产品的性能。
降低成本
集成电路制造技术能够实现大规模生产，降低单个元器件的成本，从而降低整个电子产品的成本。
80%
导体材料
如金、银、铜等，用于制造集成电路中的导线和连接器。
微电子设备
刻蚀设备
用于在半导体材料上刻蚀出电路和元件的轮廓。
镀膜设备
用于在半导体材料上沉积金属或化合物，形成电路和元件的导线和介质层。
检测设备
用于检测集成电路的质量和性能，如电子显微镜、X射线检测仪等。
微电子材料与设备的发展趋势
新材料的研发和应用
随着集成电路技术的发展，对材料的要求越来越高，需要不断研发新的材料来满足集成电路的性能和可靠性要求。
高精度设备的研发和应用
智能制造技术的应用
将人工智能、大数据等技术与微电子制造相结合，实现智能化制造，提高生产效率和产品质量。
为了制造更小、更复杂的集成电路，需要研发更高精度的设备来提高制造效率和产品质量。

半导体集成电路工艺流程

集成电路制造工艺流程晶体的生长晶体切片成wafer晶圆制作功能设计à模块设计à电路设计à版图设计à制作光罩工艺流程1) 表面清洗晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表面清洗。

2) 初次氧化有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力氧化技术干法氧化Si( 固 ) + O2 ＝ SiO2( 固 )湿法氧化Si( 固 ) +2H2O ＝SiO2( 固 ) + 2H2干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。

干法氧化成膜速度慢于湿法。

湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。

当 SiO2 膜较薄时，膜厚与时间成正比。

SiO2 膜变厚时，膜厚与时间的平方根成正比。

因而，要形成较厚的 SiO2 膜，需要较长的氧化时间。

SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。

湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。

氧化反应， Si 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。

因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。

SiO2 膜为透明，通过光干涉来估计膜的厚度。

这种干涉色的周期约为 200nm ，如果预告知道是几次干涉，就能正确估计。

对其他的透明薄膜，如知道其折射率，也可用公式计算出(d SiO2) / (d ox) = (n ox) / (n SiO2) 。

SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。

也可用干涉膜计或椭圆仪等测出。

SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。

(100) 面的 Si 的界面能级密度最低，约为 10E+10 -- 10E+11/cm – 2 .e V -1 数量级。

集成电路工艺制程

未来集成电路工艺制程将继续朝着更精细、更高效、更可靠的方向发展，为人类社会的科技进步做出更大的贡献。
02
集成电路工艺制程技术
光刻技术
总结词
光刻技术是集成电路制造中的关键技术，用于将设计好的电路图案转移到硅片上。
详细描述
光刻技术利用光线透过掩模版，在硅片表面进行曝光，使光敏材料发生反应，形成电路图案。光刻技术对精度要求极高，需要精确控制曝光时间和角度，以确保电路线条的宽度和间距。
制程效率挑战与解决方案
制程效率挑战
随着制程复杂性的增加，生产效率逐渐降低，如何提高制程效率、降低生产成本成为亟待解决的问题。
制程效率解决方案
研发先进的制程技术和设备，提高生产效率和良品率；同时，优化生产流程和工艺调度，实现快速转产和灵活生产；此外，采用智能制造和自动化技术，减少人工干预和错误率。
设备。
掺杂的目的是为了形成不同类型和性质的半导体材料，如N型
和P型半导体。
掺杂的方法有多种，包括离子注入、扩散等。
掺杂设备的发展趋势是实现更精确的杂质控制和分布，以提高电路性能和稳定性。
刻蚀设备
刻蚀设备是将不需要的材料或部分从硅片上去除的设备。
刻蚀设备的作用是实现电路图形的转移和材料的去除，是集成电路制造中的重要环节。
制程稳定性挑战与解决方案
制程稳定性挑战
制程过程中，各种因素如温度、湿度、压力等都可能影响工艺的稳定性和重复性，导致集成电路性能的不一致。
制程稳定性解决方案
通过建立严格的制程控制体系，对工艺参数进行实时监控和反馈调节，确保工艺条件的一致性和稳定性；同时，加强设备维护和校准，提高设备的可靠性和稳定性。
详细描述
掺杂技术是实现半导体材料导电性能的关键步骤，通过向硅片中掺入磷、硼等元素，可以控制半导体的导电类型和浓度，从而影响集成电路的性能。

集成电路新工艺设计

集成电路新工艺简述学号： 3班级：电科0902班姓名：晓彬集成电路工艺〔integrated circuit technique 〕是把电路所需要的晶体管、二极管、电阻器和电容器等元件用一定工艺方式制作在一小块硅89片、玻璃或瓷衬底上，再用适当的工艺进展互连，然后封装在一个管壳，使整个电路的体积大大缩小，引出线和焊接点的数目也大为减少。

集成电路的制造是以硅晶圆为根底的，然后经过一系列的生产工艺，最终在晶圆上制造出所需要的集成电路。

其中，硅晶圆是指硅半导体电路制作所用的硅晶片，由于其形状为圆形，故称晶圆。

一块硅晶圆从其生产到最后加工成带有芯片的硅片，需要经过一系列的工艺流程，主要包括硅单晶片的制造、外延层的生长、硅的氧化、掩模板的制备、光刻、掺杂、多晶硅的积淀、金属层的形成等等。

〔1〕．硅单晶的制造硅单晶片实际上是从圆柱形的单晶硅锭上切割下来的，单晶硅的生长方法主要有两种。

第一种是直拉式，这是一种直接从熔融的硅溶液中拉出单晶硅的方法，熔体置柑塌中，籽晶固定于可以旋转和升降的提拉杆上。

降低提拉杆，将籽晶插入熔体，调节温度使籽晶生长，然后再旋转的同时缓慢的将其从硅的熔融液中提升出来，使晶体一面生长，一面被慢慢地拉出来，最后形成圆柱形的单晶棒；另一种方法是悬浮区熔法，在悬浮区熔法中，使圆柱形硅棒固定于垂直方向，用高频感应线圈在氩气气氛中加热，使棒的底部和在其下部靠近的同轴固定的单晶籽晶间形成熔滴，这两个棒朝相反方向旋转。

然后将在多晶棒与籽晶间只靠外表力形成的熔区沿棒长逐步向上移动，将其转换成单晶。

前一种方法在工业上的应用称为CZ法，CZ法生长出的单晶硅，用在生产低功率的集成电路元件；后一种方法在工业上的应用称为FZ法，FZ法生长出的单晶硅那么主要用在高功率的电子元件。

CZ法比FZ法更普遍被半导体工业采用，原因在于其制出的硅含氧量高，另外一个原因是CZ法比FZ法更容易生产出大尺寸的单晶硅棒。

生成的单晶硅经过物理性能测试和电气参数测试后对其进展切割，形成单晶硅片，然后再对单晶硅片进展研磨、倒角、抛光，最后得到需要的单晶硅片。

集成电路工艺第一章硅集成电路衬底加工技术

在加工过程中使用的各种化学试剂和气体，如酸、碱、氧化剂、还原剂等，具有高纯度和低杂质含量等特点。
03
硅集成电路衬底加工技术的发展趋势
硅集成电路衬底加工技术的未来发展方向
01
硅集成电路衬底加工技术将继续向精细化、高集成度方向发展，以满足更小尺寸、更高性能的集成电路需求。
02
随着新材料、新技术的不断涌现，硅集成电路衬底加工技术将不断拓展应用领域，如柔性电子、生物医疗等新兴领域。
化学机械抛光设备
用于在完成电路制作后，对硅片表面进行抛光处理。
硅集成电路衬底的加工材料
单晶硅片
二氧化硅
作为集成电路的衬底材料，具有高纯度、低缺陷密度和高机械强度等特点。
作为保护层和介质层，具有高绝缘性能和化学稳定性。
光刻胶
化学试剂和气体
用于将电路图形转移到硅片表面，具有高灵敏度、高分辨率和低缺陷密度等特点。
随着纳米加工技术的发展，硅集成电路衬底的纳米级加工已经逐渐实现，这将为更小尺寸的集成电路提供技术支持。
在新型材料的应用方面，硅集成电路衬底加工技术也在不断探索和尝试，如石墨烯、氮化镓等新型材料的衬底加工技术已经取得了一定的进展。
04
硅集成电路衬底加工技术的应用场景
硅集成电路衬底在电子设备中的应用
硅集成电路衬底在通信设备中的应用主要涉及光纤通信、无线通信等领域，为现代通信技术的发展提供了重
军事设备中的雷达、导弹、导航系统等精密仪器，都需要使用高精度、高性能的硅集成电路衬底。
VS
硅集成电路衬底在军事设备中的应用，不仅提高了军事设备的性能，还为军事技术的创新发展提供了有力支持。
硅集成电路衬底加工技术的技术难题

集成电路的工艺

化学汽相淀积(CVD)
常压化学汽相淀积(APCVD) 低压化学汽相淀积(LPCVD) 等离子增强化学汽相淀积 (PECVD)
APCVD反应器的结构示意图
LPCVD反应器的结构示意图
平行板型PECVD反应器的结构示意图
化学汽相淀积(CVD)
单晶硅的化学汽相淀积(外延)：一般地，将在单晶衬底上生长单晶材料的工艺叫做外延，生长有外延层的晶体片叫做外延片二氧化硅的化学汽相淀积：可以作为金属化时的介质层，而且还可以作为离子注入或扩散的掩蔽膜，甚至还可以将掺磷、硼或砷的氧化物用作扩散源
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
形成横向氧化物隔离区
利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉进行硼离子注入
在低温条件下(小于300℃)淀积氮化硅光刻钝化版刻蚀氮化硅，形成钝化图形
测试、封装，完成集成电路的制造工艺
CMOS集成电路一般采用(100)晶向的硅材料
双极集成电路制造工艺
双极集成电路工艺
制作埋层
初始氧化，热生长厚度约为500～1000nm的氧化层光刻1#版(埋层版)，利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶进行大剂量As+注入并退火，形成n+埋层
图形转换：刻蚀技术
湿法腐蚀：
湿法化学刻蚀在半导体工艺中有着广泛应用：磨片、抛光、清洗、腐蚀优点是选择性好、重复性好、生产效率高、设备简单、成本低缺点是钻蚀严重、对图形的控制性较差

集成电路制造工艺之衬底制备

集成电路制造工艺之衬底制备集成电路的制造技术是由分离器件的制造技术发展起来的，从制造工艺上看，两种工艺流程中绝大多数制造工艺是相通的，但集成电路制造技术中包含了分离器件制造所没有的特殊工艺。

综观其发展历程，由四十年代末的合金工艺原理到五十年代初的合金扩散工艺原理，又由于硅平面工艺的出现而发展为硅平面工艺原理、继而发展为硅外延平面工艺原理，硅外延平面工艺是集成电路制造的基础工艺。

现代大规模至甚大规模集成电路的制造工艺包括很多种基本的单项工艺，如掺杂技术、光刻技术（制版技术）、电极制造技术等。

其中，在整个的制造流程中，衬底材料和衬底制备是集成电路制造工艺的基础。

目前用于制造半导体器件的材料主要有元素半导体（如Si、Ge）和化合物半导体（如GaAs、InSb）下面以硅材料为例来说明衬底制备中的具体流程。

首先，由多晶硅制备出单晶硅，单晶硅的制备可以由直拉法（克洛斯基(CZ)法）生长来获得；具体步骤如下：1.引晶：当温度稳定时，可将籽晶与熔体接触。

此时要控制好温度，当籽晶与熔体液面接触，浸润良好时，可开始缓慢提拉，随着籽晶上升硅在籽晶头部结晶，这一步骤叫“引晶”，又称“下种”。

2.缩颈：“缩颈”是指在引晶后略为降低温度，提高拉速，拉一段直径比籽晶细的部分。

其目的是排除接触不良引起的多晶和尽量消除籽晶内原有位错的延伸。

颈一般要长于20mm3.放肩：缩颈工艺完成后，略降低温度，让晶体逐渐长大到所需的直径为止。

这称为“放肩”。

在放肩时可判别晶体是否是单晶，否则要将其熔掉重新引晶。

单晶体外形上的特征—棱的出现可帮助我们判别，<111>方向应有对称三条棱，<100>方向有对称的四条棱。

4.等径生长：当晶体直径到达所需尺寸后，提高拉速，使晶体直径不再增大，称为收肩。

收肩后保持晶体直径不变，就是等径生长。

此时要严格控制温度和拉速不变。

5.收晶：晶体生长所需长度后，拉速不变，升高熔体温度或熔体温度不变，加快拉速，使晶体脱离熔体液面。

衬底制备与外延工艺

衬底制备与外延工艺一、衬底制备硅是自然界中蕴含最丰富的元素之一，在地壳的含量仅次于氧。

随着现代半导体器件和集成电路技术的发展，硅单晶已成为最重要的集成电路衬底材料，是制作复杂微电子器件的基础。

半导体单晶材料是由多晶材料经过提纯、掺杂和拉制等工序制得，但这些单晶材料还不能直接用于半导体器件的制造。

单晶材料经过切片、研磨、倒角、腐蚀和抛光等工序的加工，获得符合一定标准（厚度、晶向、平整度、平行度和损伤层）的单晶薄片，才可以供给外延或管芯制造使用，这个加工过程一般称为衬底制备。

多晶硅制备单晶硅制备切片研磨倒角定向腐蚀抛光检验衬底晶片其中，由于单晶体具有各向异性的特点，必须按一定的晶向切割才能避免碎片和不影响器件的电参数，同时不同的半导体器件所要求的晶向也往往不同，所以切片前必须确定单晶锭的取向，然后沿某一晶向进行切片。

在制作器件的大圆片上缺口所在的平面，即为定位面；研磨的目的是去除切片的刀痕和损伤层，使晶片表面平整光洁，并达到预期厚度要求，所用的高硬度磨料有金刚石、碳化硅等；倒角即将晶片边缘磨圆，以防止在以后的加工过程中发生崩边，产生碎屑；腐蚀目的是去除表面的加工损伤、应力，并使晶片有一个比较致密和清洁的背面，传统方法是采用氢氟酸和硝酸的混酸溶液；抛光目的是进一步去除加工表面残留的损伤层，以获得平整、光洁、无损伤层并有一定厚度的晶片，方法有机械研磨、化学抛光和两者结合的化学机械抛光。

抛光对于制作器件是最关键的一步，抛光片可直接用于制作器件，也可作为外延的衬底材料。

二、外延外延指在单晶衬底上生长一层新单晶的过程，新生单晶层的晶向取决于衬底，沿着原来的结晶轴方向由衬底向外延伸而成，故名外延。

因此外延生长的结构是衬底与外延层呈一个连续的单晶体，但是衬底与外延层的物质成分不一定相同，晶体结构也不一定相同，当两者材料相同时称为同质外延，例如在硅衬底上外延硅。

虽然抛光片已可直接用于制作器件，但是利用外延可以生产种类更多的材料，使器件设计有了更多的选择。

半导体衬底

8
晶体结构:构成晶体的基元在三维空间的具体的排列方式(P14)
三种典型晶体结构
简立方体心立方面心立方
9
晶向指数
晶向指数的确定方法
①建立以晶胞的边长作为单位长度的右旋坐标系。
②定出该晶向上任两点的坐标。
③用末点坐标减去始点坐标。 ④将相减后所得结果约成互
质整数，加一方括号。
10
晶面及晶面指数(密勒指数)
24
半导体级硅的生产方法
⑴直拉法单晶生长(Czochralski法) 最常见的生长方法
⑵区熔法单晶生长(Floating Zone法) ⑶Bridgman法生长GaAs
主要用于光电子器件
25
直拉法单晶生长(Czochralski法)
26
多晶硅放在坩埚中，加热到1420oC将硅熔化，将已知晶向的籽晶插入熔化硅中然后拔出。
3
二元相图(P10)
4Hale Waihona Puke 典型的合金相图5基元单个的原子、离子、分子或彼此等同的原子群或分子群等。
晶体基元在三维空间呈规律性排列(长程有序)
非晶体原子排列短程有序或无序
6
晶体与非晶体
晶体的主要特点是 ①结构有序； ②物理性质表现为各向
异性； ③有固定的熔点； ④在一定条件下有规则
⑵填隙原子 ⑶置换原子
15
线缺陷
线缺陷就是各种类型的位错。它是指晶体中的原子发生了有规律的错排现象。其特点是原子发生错排的范围只在一维方向上很大，是一个直径为 3～5个原子间距，长为数百个原子间距以上的管状原子畸变区。
16
17
面缺陷面缺陷是由于表面上的原子与晶体内部的原子相比其配位数较少，使得表面原子偏离正常位置，在表面层产生了晶格畸变。

半导体制造技术（集成电路工艺）5_depo

第五章淀积表面薄膜的形成表面薄膜的形成微固学院邓小川51前言分类5.1 前言分类绝缘薄膜导电薄膜导电薄膜作用作用作为器件和电路的一部分工艺中的牺牲层工艺中的牺牲层内容安排内容安排SiO2Si3N4多晶硅等教材11章金属层教材12章2金属层教材12章51引言5.1 引言本章主要内容本章主要内容不同薄膜淀积技术学化学气相淀积CVD反应过程化学气相淀积CVD工艺设备化学气相淀积CVD工艺设备本章知识要点掌握薄膜的性质、用途、生长过程掌握CVD反应的基本步骤掌握CVD反应的基本步骤掌握外延技术及其方法3了解薄膜淀积的主要方法。

51引言5.1 引言MSI 的晶体管的各层薄膜不平NitrideTopsideILDOxidePadOxidePolyMetalPolyMtlField oxidennppn-wellSidewall oxidePre-metal oxidePolyPolyMetalpsilicon substratep-epi layerGate oxideSidewall oxide451引言5.1 引言亚微米CMOSIC制造厂典型的硅片流程模型硅片制造前端亚微米CMOS IC 制造厂典型的硅片流程模型抛光无图形的硅片硅片起始薄膜扩散刻蚀光刻完成的硅片无图形的硅片薄膜测试/拣选扩散刻蚀光刻完成的硅片测试/拣选注入551引言ULSI 硅片上的多层金属化5.1 引言片的多层属化Bonding pad metalILD-6Passivation layer多层金化ILD-4ILD-5多层金属化Multilayer Metallization1ILD2fillILD2ILD-3指用来连接硅片上高密度堆积器件的那些金属层和绝缘介质层。

LIoxideLIoxide1ILD-2 gap fillILD-2ILD-1金属层Metal Layers介质层DielectricLayersEitilln-wellp-wellLI oxideLI oxide介质层Dielectric Layers6p Silicon substratep-Epitaxiallayer51引言金属层5.1 引言金属层材料铝Al 、铜Cu名称M1M2Metal4名称M1、M2金属层增加一层成本增加成本增加15关键层底层金属M1Metal3Metal2关键层底层金属M1非关键层上层金属考虑速度与功耗Ml1考虑速度与功耗寄生参数电容、电感、电Metal1在芯片中的金属层7容、电感、电阻在芯片中的金属层51引言介质层间介质5.1 引言介质层层间介质ILD interlayer dielectricMetal-2 Metal-1 y材料SiO2介电常数3940之间或者玻璃1ILD-2 gapfillILD-2ILD-33.94.0之间或者玻璃作用LI oxideLI oxideILD-1电学隔离晶体管器件和互连金属层p-Epitaxiallayern-wellp-well物理隔离晶体管器件和可移动粒子等杂质源。

9、CMOS工艺--现代CMOS工艺基本流程

3
工艺集成
工艺目的：
① 形成薄膜：化学反应，PVD，CVD，旋涂，电镀； ② 光刻：实现图形的过渡转移； ④ 刻蚀：最后图形的转移； ③ 改变薄膜：注入，扩散，退火；
器件的制备：各种工艺的集成
MOS，CMOS，
4
工艺的选择
器件参数：
阈值电压, 击穿电压, 漏电流, 增益,…
工艺参数：
厚度, 介电常数, 应力, 浓度, 速度,…
淀积铝薄膜之前，先淀积一层重磷或重砷掺杂的多晶硅薄膜，构成 Al-重磷(砷)掺杂多晶硅双层金属化结构。
Al - 掺杂多晶硅双层金属化结构已成功地应用于nMOS工艺中。
3、铝-阻挡层结构
在铝与硅之间淀积一个薄金属层，替代重磷掺杂多晶硅层，阻止铝与硅之间的作用，从而抑制Al尖楔现象。这层金属称为阻挡层。
宽度为w，厚度为d的铝引线，与硅接触的接触孔面积为A，如图所示。
Al/Si接触中的改进
1、 Al-Si合金金属化引线为了解决Al的尖楔问题，在纯Al中加入硅至饱和，形成Al-Si合金
，代替纯Al作为接触和互连材料。但是，在较高合金退火温度时溶解在Al中的硅，冷却过程中又从Al中析出。硅从Al-Si合金薄膜中析出是 Al-Si合金在集成电路中应用的主要限制: 2、铝- 掺杂多晶硅双层金属化结构
在400-500℃退火温度范围内，Si在Al薄膜中的扩散系数比在晶体Al中大40倍。这是因为Al薄膜通常为多晶，杂质在晶界的扩散系数远大于在晶粒内的扩散系数。
(2) Al与SiO2的反应
3SiO2 4Al 3Si 2Al2O3
Al与SiO2反应对于Al在集成电路中的应用十分重要： ➢Al与Si接触时，可以“吃”掉Si表面的自然氧化层，使
– CMP除去表面的氧化层 – 到Si3N4层为止

衬底键合技术-概述说明以及解释

衬底键合技术-概述说明以及解释1.引言1.1 概述衬底键合技术是一种用于半导体制造的关键技术，它通过将芯片与衬底材料牢固地结合在一起，实现了芯片在制造过程中的稳固支撑和电性连接。

本文将着重探讨衬底键合技术的定义、原理、在半导体制造中的应用、优势与挑战等方面，并对其发展前景进行展望。

通过深入研究衬底键合技术，我们可以更加全面地了解这一领域的前沿技术，为半导体制造业的发展做出贡献。

1.2 文章结构在这篇长文中，我们将首先介绍衬底键合技术的概念和原理，深入探讨其在半导体制造领域中的应用。

接着，我们将详细分析衬底键合技术相较于传统技术的优势和挑战。

最后，我们将总结这一技术的发展现状，并展望未来可能的发展方向。

通过对衬底键合技术的全面讨论和分析，希望读者能够更加深入地了解这一领域的发展动态和前景。

1.3 目的：本文旨在系统地介绍衬底键合技术的定义、原理、应用、优势和挑战，旨在帮助读者全面了解和深入掌握这一重要的技术。

通过对衬底键合技术的详细阐述，读者将能够更好地理解该技术在半导体制造领域的重要性和应用前景。

同时，本文还将分析衬底键合技术的优势和挑战，以期为相关研究和应用提供参考和借鉴，推动该技术在未来的发展和应用进程中取得更大的突破和进步。

愿本文能够为读者提供有益的信息和启发，引领大家更深入地探讨和研究衬底键合技术，推动半导体制造领域的进步和发展。

2.正文2.1 衬底键合技术的定义与原理衬底键合技术是一种在半导体制造中广泛应用的关键工艺。

它主要用于将晶片与衬底板进行精确的键合，以确保晶片在制程中的稳定性和可靠性。

衬底键合技术的原理是利用特殊的键合材料，如金属键合线或键合球，将晶片与衬底板上的引脚或电极连接起来。

在衬底键合技术中，首先需要在晶片和衬底板上分别制备好键合位置，然后将键合材料通过一定的工艺过程精确地贴合在两者之间，最终形成稳固的连接。

这种技术的关键在于控制好键合材料的温度、压力和时间，以确保键合的牢固性和可靠性。

半导体sti工艺

半导体sti工艺半导体STI工艺半导体STI工艺（Shallow Trench Isolation）是一种用于集成电路制造的关键技术。

它主要用于隔离晶体管之间的衬底，以防止电流泄漏和相互干扰，从而提高芯片的性能和可靠性。

STI工艺的主要步骤包括衬底清洗、衬底氧化、刻蚀、填充和平坦化等。

下面将详细介绍这些步骤。

衬底清洗是为了去除衬底表面的杂质和污染物，保证后续步骤的顺利进行。

清洗过程通常包括溶剂洗涤、超声波清洗等。

接下来是衬底氧化步骤，即在衬底表面形成一层氧化硅（SiO2）薄膜。

这一步骤的目的是增加衬底的绝缘性能，以阻止电流的泄漏。

氧化薄膜的厚度可以根据需要进行调控。

然后是刻蚀步骤，通过使用化学气相刻蚀或物理刻蚀的方法，在衬底表面形成一系列的浅沟槽。

刻蚀的深度和宽度可以根据设计要求进行调整，以实现晶体管之间的隔离。

填充是STI工艺的关键一步，它通过将一种绝缘材料填入沟槽中，以增强晶体管之间的隔离效果。

填充材料通常采用多晶硅（poly-Si）或高密度氧化硅（HDP-SiO2）等。

填充后的材料需要经过退火等处理，以提高其密实性和平整度。

最后是平坦化步骤，通过化学机械抛光（CMP）等技术，将填充材料和衬底表面平坦化，以获得更加均匀的表面。

这一步骤对于后续制程的成功非常重要，它能够消除填充过程中可能产生的凹凸不平。

半导体STI工艺的优点是能够实现高度集成和高性能的芯片制造。

通过有效地隔离晶体管之间的衬底，可以降低电流泄漏和互联干扰，提高芯片的可靠性和性能。

此外，STI工艺还有助于减少功耗和提高芯片的抗干扰能力。

总结起来，半导体STI工艺是集成电路制造中不可或缺的重要工艺之一。

它通过衬底清洗、衬底氧化、刻蚀、填充和平坦化等步骤，实现了晶体管之间的隔离，提高了芯片的性能和可靠性。

在未来的集成电路发展中，STI工艺将继续发挥重要作用，推动芯片技术的进步。

半导体衬底—集成电路工艺技术

半导体工艺原理-集成电路制造工艺介绍

半导体衬底—集成电路工艺技术

《微电子与集成电路设计导论》第四章 半导体集成电路制造工艺

半导体集成电路集成电路的基本制造工艺

微电子09集成电路制造工艺

半导体集成电路工艺流程

集成电路工艺制程

集成电路新工艺设计

集成电路工艺第一章硅集成电路衬底加工技术

集成电路的工艺

集成电路制造工艺之衬底制备

衬底制备与外延工艺

半导体衬底

半导体制造技术（集成电路工艺）5_depo

9、CMOS工艺--现代CMOS工艺基本流程

衬底键合技术-概述说明以及解释

半导体sti工艺

《微电子与集成电路设计导论》第四章半导体集成电路制造工艺