第三章 组合逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
C i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
全加器（Full Adder）
卡诺图
Si BC
A 0 1 最简与或式 圈“1” 圈“0”
00 01 11 10 1 1
1 1
Ci BC
A 0 1
00 01 11 10 1 1 1 1
1 1 0 0
1 0 0 1
--- A --- B --- 低位进位 --- S
A B Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
C i Ai Bi Ai C i -1 Bi C i -1
逻辑图
曾用符号
Si FA Ai Bi Ci-1 Ci
(a) 用与门、或门和非门实现
Si
≥1 & & & & &
Ci
≥1 & &
国标符号
Si
Ci
1
1
1
Σ CO CI Ci-1
Ai Bi Ci-1
Ai
Bi
(b) 用与或非门和非门实现
真值表
A B C
& ≥1
&
Y
[解] 表达式
Y ABC A ABC B ABC C
B 0 0 1 1 0 0 1
C 0 1 0 1 0 1 0
Y 1 0 0 0 0 0 0
ABC A B C ABC A BC
功能
1 1 1 1
判断输入信号极性是否相同的电路 — 符合电路
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
Ci Ai Bi AiCi -1 BiCi -1
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
TTL：74LS183
CMOS：C661
2Si VDD 2Ai 2Bi 2Ci-1 1Ci
14 13 12 11 10 9
1Si
8
VCC 2A 2B 2CIn 2COn+1 2F
1A 1Ai
74LS183 1COn+1 1B 1CIn 1F GND 1Bi 1Ci-1 1Ci 1Si 地
C661
1 2 3 4 5 6 7
[例 3.1.1] 分析图中所示电路的逻辑功能，输入信号A、 B、C、D是一组二进制代码。
W
& & & A B & & & C
X
& &
Y
& & & D &
[解] 1. 逐级写输出函数的逻辑表达式
W A AB AB B X W WC WC C
Y X XD XD D
W
& & & A B &
Bi 0 1 0 1
Si Ci
0 1 1 0 0 0 0 1
函数式
Si Ai Bi Ai Bi A B C i Ai Bi
半加器（Half Adder）
函 数 式
Si Ai Bi Ai Bi
Ai
A B
C i Ai Bi
逻 B i 辑 图
=1
Si
&
Ci
曾 用 符 号
— 用与非门实现
Y BC AC AB
A B
& AB Y
& BC C & AC
≥1 &
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象 输入变量：R（红） 1 -- 亮 Y（黄） 0 -- 灭 G（绿） 1 -- 有故障 输出变量：Z 0 -- 无故障 2. 卡诺图化简 YG 00 01 11 10 R 1 Z R Y G RY 0 1 列真值表
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
C i Ai Bi Ai C i -1 Bi C i -1 Ci
≥1
Si
≥1
&
&
1
1
1
Ai
Bi
Ci-1
3. 集成全加器 双全加器
VCC 2Ai 2Bi 2Ci-1 2Ci
3. 2. 2 数值比较器（Digital Comparator） 一、1 位数值比较器
Ai Bi
1位 比较器
Li ( A > B ) Gi ( A = B ) Mi ( A < B )
真 值 表
Ai Bi
Li Gi Mi
0 0 1 1
0 1 0 1
0 0 1 0
1 0 0 1
0 1 0 0
表达式
BC AC AB
最简与或式
最简与非-与非式
Y BC AC AB BC AC AB
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB
CI Σ
S3
S2 S1
S0
Σ CI
CI Σ
复习 组合逻辑设计步骤
1.逻辑抽象： 根据因果关系确定输入、输出变量 2. 状态赋值：— 用 0 和 1 表示信号的不同状态
3. 根据功能要求列出真值表 4.化简或变换：先用公式法或卡诺图法化简为最 简与或式，再根据所用元器件的 情况将函数式进行变换。 5.画逻辑图
Y AB C D A BC D A B CD ABCD A B C D A BCD AB CD ABC D
3. 列真值表
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 0 1 1 0 1 0 0 1
X
& & & C &
Y & & & D &
2. 化简 W A AB AB B AB AB
X W C W C AB C ABC A BC ABC Y XD XD AB C D A BC D A B CD ABCD
A B C D A BCD AB CD ABC D
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
A0 B0 C0-1
特点：
电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均
传输延迟时间
2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 C0 A0 B0 ( A0 B0 )C0-1 C1 A1 B1 ( A1 B1 )C0 A1 B1 ( A1 B1 )A0 B0 ( A0 B0 )C0-1
Si
HA
Ci
Ai
Bi
国 标 符 号
Si
Ci
Σ CO
Ai Bi
2. 全加器（Full Adder）
表值真
两个 1 位二进制数相加， 考虑低位进位。
Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ) 1 1 +1 1 高位进位← 1 1
标准 与或式
0 1 1 0
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能表示方法
真值表，卡诺图，逻辑表达式，时间图(波形图)
三、组合电路分类 1. 按逻辑功能不同：
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
第三章组合逻辑电路 本章主要内容 1、组合逻辑电路的分析方法
2、组合逻辑电路的设计方法 重点是掌握常见的组合逻辑电路的分析方法和设计方法
概
一、组合电路的特点 I0 I1 In-1
组合逻辑 电路
述
Y (t n ) F [ I (t n )]
Y0 = F0（I0、I1…, In - 1） Y1 = F1（I0、I1…, In - 1） Ym-1 = F1（I0、I1…, In - 1）
1 0 0 1 0 0 1 0 0 > 1 0 0 = 0 1 0 0 0 1 0 0 1 0 0 1 < 0 0 1
表达式
L L3 G3 L2 G3G2 L1 G3G2G1L0
G G3G2G1G0
M LG L G
RG YG
1
1
1
1
R 0 0 0 0 1 1 1 1
Y G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
Z 1 0 0 1 0 1 1 1
3. 画逻辑图
Z R Y G RY RG YG
R 1
Y 1 G 1 & & ≥1 Z &
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表
A 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 1 0 0 1 0 1 1 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
为 1，为偶数时输出为 0 — 检奇电路。
3.1.2 组合电路的基本设计方法 一、 设计步骤
2Si
2Ci 1Ci-1 1Bi 1Ai VSS
二、加法器（Adder） 实现多位二进制数相加的电路 1. 4 位串行进位加法器
A A3 A2 A1 A0
C3
CO
B B3 B2 B1 B0
S2 C1
CO
S3
C2
CO
S1
C0
CO
S0
S CI
S CI
S CI
S CI
A3 B3
A2 B2
A1 B1
（1）设定变量： 输入 A、B、C ， 输出 Y （2）状态赋值：
A、B、C = 0 表示 输入信号为低电平
A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
比 较 输 入
B = B3B2B1B0
输
A0 B0
真Biblioteka Baidu表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
> = = = < = =
> = = < =
Li Ai Bi
M i Ai Bi
Li Ai Bi
逻辑图
Gi Ai Bi Ai Bi
= Ai ⊙ Bi
— 用与非门 和非门实现
&
Ai Bi
1
Ai Bi M i
&
G i Ai Bi Ai Bi
Gi Li
1
&
M i Ai Bi
Ai Bi
二、4 位数值比较器
L G M
A = A3A2A1A0
逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
二、 设计举例
[例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。 [解] 1. 逻辑抽象
全加器（Full Adder）
卡诺图
Si BC
A 0 1 最简与或式 圈“1” 圈“0”
00 01 11 10 1 1
1 1
Ci BC
A 0 1
00 01 11 10 1 1 1 1
1 1 0 0
1 0 0 1
--- A --- B --- 低位进位 --- S
A B Ci-1 Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
C i Ai Bi Ai C i -1 Bi C i -1
逻辑图
曾用符号
Si FA Ai Bi Ci-1 Ci
(a) 用与门、或门和非门实现
Si
≥1 & & & & &
Ci
≥1 & &
国标符号
Si
Ci
1
1
1
Σ CO CI Ci-1
Ai Bi Ci-1
Ai
Bi
(b) 用与或非门和非门实现
真值表
A B C
& ≥1
&
Y
[解] 表达式
Y ABC A ABC B ABC C
B 0 0 1 1 0 0 1
C 0 1 0 1 0 1 0
Y 1 0 0 0 0 0 0
ABC A B C ABC A BC
功能
1 1 1 1
判断输入信号极性是否相同的电路 — 符合电路
Si Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1 Ai Bi Ci -1
Ci Ai Bi AiCi -1 BiCi -1
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
TTL：74LS183
CMOS：C661
2Si VDD 2Ai 2Bi 2Ci-1 1Ci
14 13 12 11 10 9
1Si
8
VCC 2A 2B 2CIn 2COn+1 2F
1A 1Ai
74LS183 1COn+1 1B 1CIn 1F GND 1Bi 1Ci-1 1Ci 1Si 地
C661
1 2 3 4 5 6 7
[例 3.1.1] 分析图中所示电路的逻辑功能，输入信号A、 B、C、D是一组二进制代码。
W
& & & A B & & & C
X
& &
Y
& & & D &
[解] 1. 逐级写输出函数的逻辑表达式
W A AB AB B X W WC WC C
Y X XD XD D
W
& & & A B &
Bi 0 1 0 1
Si Ci
0 1 1 0 0 0 0 1
函数式
Si Ai Bi Ai Bi A B C i Ai Bi
半加器（Half Adder）
函 数 式
Si Ai Bi Ai Bi
Ai
A B
C i Ai Bi
逻 B i 辑 图
=1
Si
&
Ci
曾 用 符 号
— 用与非门实现
Y BC AC AB
A B
& AB Y
& BC C & AC
≥1 &
[例] 设计一个监视交通信号灯工作状态的逻辑电路。 正常情况下，红、黄、绿灯只有一个亮，否则视为故 障状态，发出报警信号，提醒有关人员修理。
[解] 1. 逻辑抽象 输入变量：R（红） 1 -- 亮 Y（黄） 0 -- 灭 G（绿） 1 -- 有故障 输出变量：Z 0 -- 无故障 2. 卡诺图化简 YG 00 01 11 10 R 1 Z R Y G RY 0 1 列真值表
S i Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1 Ai Bi C i -1
C i Ai Bi Ai C i -1 Bi C i -1 Ci
≥1
Si
≥1
&
&
1
1
1
Ai
Bi
Ci-1
3. 集成全加器 双全加器
VCC 2Ai 2Bi 2Ci-1 2Ci
3. 2. 2 数值比较器（Digital Comparator） 一、1 位数值比较器
Ai Bi
1位 比较器
Li ( A > B ) Gi ( A = B ) Mi ( A < B )
真 值 表
Ai Bi
Li Gi Mi
0 0 1 1
0 1 0 1
0 0 1 0
1 0 0 1
0 1 0 0
表达式
BC AC AB
最简与或式
最简与非-与非式
Y BC AC AB BC AC AB
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1
Y 0 0 0 1 0 1 1 1
4. 画逻辑图 — 用与门和或门实现 Y BC AC AB
CI Σ
S3
S2 S1
S0
Σ CI
CI Σ
复习 组合逻辑设计步骤
1.逻辑抽象： 根据因果关系确定输入、输出变量 2. 状态赋值：— 用 0 和 1 表示信号的不同状态
3. 根据功能要求列出真值表 4.化简或变换：先用公式法或卡诺图法化简为最 简与或式，再根据所用元器件的 情况将函数式进行变换。 5.画逻辑图
Y AB C D A BC D A B CD ABCD A B C D A BCD AB CD ABC D
3. 列真值表
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 0 1 1 0 1 0 0 1
X
& & & C &
Y & & & D &
2. 化简 W A AB AB B AB AB
X W C W C AB C ABC A BC ABC Y XD XD AB C D A BC D A B CD ABCD
A B C D A BCD AB CD ABC D
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
A0 B0 C0-1
特点：
电路简单，连接方便 速度低 = 4 tpd tpd — 1位全加器的平均
传输延迟时间
2. 超前进位加法器 作加法运算时，总进位信号由输入二进制数直接 产生。 C0 A0 B0 ( A0 B0 )C0-1 C1 A1 B1 ( A1 B1 )C0 A1 B1 ( A1 B1 )A0 B0 ( A0 B0 )C0-1
Si
HA
Ci
Ai
Bi
国 标 符 号
Si
Ci
Σ CO
Ai Bi
2. 全加器（Full Adder）
表值真
两个 1 位二进制数相加， 考虑低位进位。
Ai + Bi + Ci -1 ( 低位进位 ) = Si ( 和 ) Ci ( 向高位进位 ) 1 1 +1 1 高位进位← 1 1
标准 与或式
0 1 1 0
1. 逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。
2. 电路结构特点 (1) 输出、输入之间没有反馈延迟电路
(2) 不包含记忆性元件(触发器)，仅由门电路构成
二、组合电路逻辑功能表示方法
真值表，卡诺图，逻辑表达式，时间图(波形图)
三、组合电路分类 1. 按逻辑功能不同：
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
第三章组合逻辑电路 本章主要内容 1、组合逻辑电路的分析方法
2、组合逻辑电路的设计方法 重点是掌握常见的组合逻辑电路的分析方法和设计方法
概
一、组合电路的特点 I0 I1 In-1
组合逻辑 电路
述
Y (t n ) F [ I (t n )]
Y0 = F0（I0、I1…, In - 1） Y1 = F1（I0、I1…, In - 1） Ym-1 = F1（I0、I1…, In - 1）
1 0 0 1 0 0 1 0 0 > 1 0 0 = 0 1 0 0 0 1 0 0 1 0 0 1 < 0 0 1
表达式
L L3 G3 L2 G3G2 L1 G3G2G1L0
G G3G2G1G0
M LG L G
RG YG
1
1
1
1
R 0 0 0 0 1 1 1 1
Y G 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1
Z 1 0 0 1 0 1 1 1
3. 画逻辑图
Z R Y G RY RG YG
R 1
Y 1 G 1 & & ≥1 Z &
&
小结：逻辑设计步骤
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表
A 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
Y 1 0 0 1 0 1 1 0
4. 功能说明： 当输入四位代码中 1 的个数为奇数时输出
为 1，为偶数时输出为 0 — 检奇电路。
3.1.2 组合电路的基本设计方法 一、 设计步骤
2Si
2Ci 1Ci-1 1Bi 1Ai VSS
二、加法器（Adder） 实现多位二进制数相加的电路 1. 4 位串行进位加法器
A A3 A2 A1 A0
C3
CO
B B3 B2 B1 B0
S2 C1
CO
S3
C2
CO
S1
C0
CO
S0
S CI
S CI
S CI
S CI
A3 B3
A2 B2
A1 B1
（1）设定变量： 输入 A、B、C ， 输出 Y （2）状态赋值：
A、B、C = 0 表示 输入信号为低电平
A、B、C = 1 表示 输入信号为高电平 Y = 0 表示 输入信号中多数为低电平 Y = 1 表示 输入信号中多数为高电平
2. 列真值表
3. 写输出表达式并化简
Y ABC ABC ABC ABC BC ABC ABC
Ci Ai Bi ( Ai Bi ) Ci -1
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
比 较 输 入
B = B3B2B1B0
输
A0 B0
真Biblioteka Baidu表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
> = = = < = =
> = = < =
Li Ai Bi
M i Ai Bi
Li Ai Bi
逻辑图
Gi Ai Bi Ai Bi
= Ai ⊙ Bi
— 用与非门 和非门实现
&
Ai Bi
1
Ai Bi M i
&
G i Ai Bi Ai Bi
Gi Li
1
&
M i Ai Bi
Ai Bi
二、4 位数值比较器
L G M
A = A3A2A1A0
逻辑抽象 列真值表 写表达式 化简或变换 画逻辑图
1.逻辑抽象：根据因果关系确定输入、输出变量 2. 状态赋值 — 用 0 和 1 表示信号的不同状态 3. 根据功能要求列出真值表 4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。 5.画逻辑图
二、 设计举例
[例 3. 1. 2] 设计一个表决电路，要求输出信号的电平与 三个输入信号中的多数电平一致。 [解] 1. 逻辑抽象