场效应器件物理 MOS结构复习课程
合集下载
第2章MOS器件物理基础
2.4 器件模型
❖ 版图、电容、小信号模型等
第2章MOS器件物理基础
10
2.2 MOMSO的SI管/V工特作性-原工作理原理与阈值电压
当VG=0，MOS管相当于两个反偏的二极管，截止 当VG稍微增大时，在正的栅源电压作用下，产生电场，
这个电场排斥空穴而吸引电子，因此，使栅极附近的p型 衬底中的空穴被排斥，留下不能移动的受主离子（负离 子），截止。
第2章 MOS器件物理基础
2.1 基本概念
❖ 简化模型－开关 ❖ 结构
2.2 I/V特性
❖ 阈值电压 ❖ I-V ❖ 跨导
2.3 二级效应
❖ 体效应、沟道长度调制效应、亚阈值导电性
2.4 器件模型
❖ 版图、电容、小信号模型等
第2章MOS器件物理基础 1
2.1 基本概念-MOSFET开关
NMOS管三端器件，栅(G)、源(S)、 漏(D)。 通常作为开关使用，VG高 电平，MOS管导通，D、S连接。
nCox
W L
(VGS
Vth )VDS
1 2
VD2S
K N 2(VGS Vth )VDS VD2S
VGS－Vth：MOS管的“过驱动电压”
L：指沟道的有效长度
W/L称为宽长比，K N
1 2
nC，ox WL
称为NMOS管的导电因子，
μn载流子迁移率。
ID的值取决于工艺参数：μn、Cox、器件尺寸W和L、VDS及VGS。
第2章MOS器件物理基础 14
2.2 MOS的I/V特性-阈值电压
0 栅与衬底功函数差
COX
OX
TOX
单位面积栅氧化层电容
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH第02章就MO固S器定件物了理基，础 设计者无法改变
❖ 版图、电容、小信号模型等
第2章MOS器件物理基础
10
2.2 MOMSO的SI管/V工特作性-原工作理原理与阈值电压
当VG=0，MOS管相当于两个反偏的二极管，截止 当VG稍微增大时，在正的栅源电压作用下，产生电场，
这个电场排斥空穴而吸引电子，因此，使栅极附近的p型 衬底中的空穴被排斥，留下不能移动的受主离子（负离 子），截止。
第2章 MOS器件物理基础
2.1 基本概念
❖ 简化模型－开关 ❖ 结构
2.2 I/V特性
❖ 阈值电压 ❖ I-V ❖ 跨导
2.3 二级效应
❖ 体效应、沟道长度调制效应、亚阈值导电性
2.4 器件模型
❖ 版图、电容、小信号模型等
第2章MOS器件物理基础 1
2.1 基本概念-MOSFET开关
NMOS管三端器件，栅(G)、源(S)、 漏(D)。 通常作为开关使用，VG高 电平，MOS管导通，D、S连接。
nCox
W L
(VGS
Vth )VDS
1 2
VD2S
K N 2(VGS Vth )VDS VD2S
VGS－Vth：MOS管的“过驱动电压”
L：指沟道的有效长度
W/L称为宽长比，K N
1 2
nC，ox WL
称为NMOS管的导电因子，
μn载流子迁移率。
ID的值取决于工艺参数：μn、Cox、器件尺寸W和L、VDS及VGS。
第2章MOS器件物理基础 14
2.2 MOS的I/V特性-阈值电压
0 栅与衬底功函数差
COX
OX
TOX
单位面积栅氧化层电容
常通过沟道注入把VTH0调节到合适值 工艺确定后，VTH第02章就MO固S器定件物了理基，础 设计者无法改变
场效应器件物理MOS结构
2020/7/25
XIDIAN UNIVERSITY
1.1 MOS电容
表面能带图:p型衬底(2)
小的正栅压情形
(耗尽层)
小的正栅压——多子耗尽状态
EFSEFi
电场作用下，表面多子被耗尽，留下带负电的受主离子，不可动，
且由半导体浓度的限制，形 成一定厚度的负空间电荷区xd 能带变化： P衬表面正空穴耗尽，浓度下降，能带下弯
XIDIAN UNIVERSITY
1.1 MOS电容
小的负栅压情形
表面能带图:n型衬底(2)
n型
(耗尽层)
EFSEFi
大的负栅压情形
n型
(反型层+耗尽层)
2020/7/25
XIDIAN UNIVERSITY
EFS EFi
1.1.1 能带图
需掌握内容
N型和P型半导体表面状态随外加栅压的物理 变化过程
xd：空间电荷区（耗尽层、势垒区）的宽度 正栅压↑，增大的电场使更多的多子耗尽， xd↑，能带下弯增加
2020/7/25
XIDIAN UNIVERSITY
1.1 MOS电容
表面能带图:p型衬底(2)
大的正栅压情形
X dT
大的正栅压——反型状态
EFS EFi
能带下弯程度↑，表面 EFi 到 EF下，表面具n型。 栅压增加，更多的多子被耗尽，P衬表面Na-增多，
会画相应各状态能带图
2020/7/25
XIDIAN UNIVERSITY
1.1.2 耗尽层厚度
本节内容
耗尽层厚度公式 耗尽层厚度在不同半导体表面状态的特点和原因 半导体表面状态和表面势的关系 空间电荷层电荷与表面势的关系
2020/7/25
二章MOS器件物理基础-资料
分类
插座
有 源 器 件
电阻器
无
电感
源
晶体管
器
变压器
运算放大器
件
晶闸管
参考电压源
1.MOSFET的基本结构
2.MOSFET的结构
MOSFET的结构
Ldrawn：沟道总长度 LD：横向扩散长度
衬底 （bulk、body）
Leff：沟道有效长度， Leff＝ Ldrawn－2 LD
MOS模拟开关
MOS管为什么可用作模拟开关？ •MOS管D、S可互换，电流可以双向流动。 •可通过栅源电源（Vgs）方便控制MOS管的 导通与关断。关断后Id≈0
4.二级效应
MOS管的开启电压VT及体效应
V T H=Φ M S+2Φ F+Q dep,w here C ox
Φ M S = Φ g a te-Φ s ilic o n
MOS管正常工作的基本条件
寄生二极管
MOS管正常工作的基本条件是:所有衬源（B 、S）、衬漏（B、D）pn结必须反偏！
同一衬底上的NMOS和PMOS器件
MOS管所有pn结必须反偏: *N-SUB必须接最高电位VDD！ *P-SUB必须接最低电位VSS！
*阱中MOSFET衬底常接源极S
寄生二极管
例：判断制造下列电路的衬底类型
线性区,Vgs >VTH VDS< Vgs - VTH
ID=nC 2o L xW(VGS-VTH)2
饱和区,Vgs >VTH VDS >Vgs - VTH
MOS管饱和的判断条件
d
g
g
d
NMOS饱和条件：Vgs>VTN；Vd≥Vg-VTHN PMOS饱和条件: Vgs<VTP ；Vd≤Vg＋| VTP | 判断MOS管是否工作在饱和区时，不必考虑Vs
第二章 MOS器件的物理基础
22
2.2 MOS的I/V特性
2.2.4 I/V特性总结：
VDS < VGS − VTH 线性区
红色部分：沟道在源 漏之间连续存在
VDS ≥ VGS − VTH 饱和区
灰色部分：沟道在某点被夹 断，用作恒流源
MOS的I/V特性曲线
CMOS模拟集成电路设计 第二章 MOS器件物理基础
VDS << 2(VGS − VTH ) 深线性区
VG
S
VD
n+ 0 P型衬底
x=L' L
n+
V ( x) = VGS − VTH
V DS ≥ VGS − VTH 时， 反型层在沟道中某点x处被夹断
CMOS模拟集成电路设计 第二章 MOS器件物理基础
Copyright 2011 Zhengran
21
2.2 MOS的I/V特性
当 VDS > VGS − VTH 时，则 VGD = VGS − VDS < VTH ，也就意味着沟道在 漏端不存在。 沟道在x点被夹断，将式（课本2.7）的积分区间换 VGS − VTH ]，得到： 为[0，
CMOS模拟集成电路设计
Design of Analog CMOS Integrated Circuits
Feb.2011 郑然 zhengran@
西北工业大学航空微电子中心 教育部嵌入式系统集成工程研究中心
第二章 MOS器件的物理基础
CMOS模拟集成电路设计 第二章 MOS器件物理基础
13
2.2 MOS的I/V特性
四个合理的假设： 一、电流的大小由沟道内移动的电荷决定。 二、沟道中某点垂直于沟道的电场决定了该点移动电荷的 数量。 三、载流子的运动速率与横向电场大小成正比 v = µE。 四、认为 VGS = VTH 时反型层开始形成。 注意：栅极电势和沟道中某点的电势之差决定了该点 垂直于沟道的电场
第二章MOS器件物理基础2-3
（a）为理想小信号模型
（b）用独立电流源表示沟道长度调制效应
饱和区MOS管的漏极电流是栅源电压的函数，即为一个压控电流源，电 流值为gmVGS，且由于栅源之间的低频阻抗很高，因此可得到一个理想的 MOS管的小信号模型，如图（a）所示。 考虑沟道调制效应，漏电流随漏-源电压变化，用一个压控电流源模拟， 如图（b）所示。若电流与电压成线性关系，则该电流源等效为一个线性 阻抗ro ，如图（c）所示。
第二章mos器件物理基础23mos器件mos器件尺寸缩小规则半导体器件物理基础半导体物理与器件基础半导体器件物理半导体物理与器件半导体器件物理与工艺半导体物理与器件答案半导体器件物理答案
MOS管交流小信号模型---低频
小信号是指对偏置的影响非常小的信号。 • 由于在很多模拟电路中，MOS管被偏置在饱和区，所以主要 推导出在饱和区的小信号模型。
1）忽略衬底偏置效应
利用图示小信号等效电路，有： V= V1，I＝V/ro＋gmV1，所以小 信号工作时MOS二极管可近似为一个电阻，其值为：
V 1 1 // ro I gm gm
2）考虑衬底偏置效应 • 如果考虑体效应，如下图左所示，由于衬底接地电位，则有：V1＝－V， Vbs＝－V，其等效电路如下图右所示。
例：求下列电路的低频小信号电阻(γ＝0)
Vgs VX I X RD
VX ( I X g mVgs )ro I X RD ( I X g m RD I X g mVX ) ro I X RD
(1 gmro )VX (ro RD gm RD ro ) I X
(一) 直流电阻 • NMOS管的直流电阻为：
VDS VGS VGS Ron ID I D K N (VGS VTHN ) 2
第3章-MOS集成电路器件基础
第三章 MOS集成电路器件基础
PMOS在截止区、 线性区、 恒流区的电流方程如 式(3 - 5)所示：
|UGS|<|UTHP| (3-5a)
0
(截止区)
I DP
PCox W [2(U
2 L
pCox 2
W L
U
GS
GS UTHP
UTHP 2 (1
)U DS
U
2 DS
(3-5b) ]|UDS|<|UGS|-|UTHP|
第三章 MOS集成电路器件基础
G 多晶硅 D
S
氧化 层
W
N＋ P型 衬 底
Leff
N＋
Ldra wn
LD
图3 - 1 NMOS管的简化结构
第三章 MOS集成电路器件基础
3.1.2 N阱及PMOS 为了使MOS管的电流只在导电沟道中沿表面流动
而不产生垂直于衬底的额外电流， 源区、 漏区以及沟 道和衬底间必须形成反偏的PN结隔离， 因此， NMOS 管的衬底B必须接到系统的最低电位点(例如“地”)， 而PMOS管的衬底B必须要接到系统的最高电位点(例如 正电源UDD)。 衬底的连接如图3 - 2(a)、 (b)所示。
出来的， 但在集成电路中， 在同一硅片衬底上要做许 多管子， 为保证它们正常工作， 一般N管的衬底要接 到全电路的最低电位点, P管的衬底接到最高电位点UDD。
第三章 MOS集成电路器件基础
UDD
G2
V2
B2 S2
G1
V1
S1
B1
图3-10 UBS<的MOS 管（V2）
第三章 MOS集成电路器件基础
源区(N＋ )
反型层 源区(N＋ )
电流
《第五章MOS器件》PPT课件
• 对于MOSFET来说，最令人关注的是反型的 表面状态。当栅偏压VG 0时，P型半导 体表面的电子浓度将大于空穴浓度，形成 与原来半导体导电类型相反的N型导电层， 它不是因掺杂而形成的，而是由于外加电 压产生电场而在原P型半导体表面感应出来 的，故称为感应反型层。这一反型层与P型 衬底之间被耗尽层隔开，它是MOSFET的导 电沟道，是器件是否正常工作的关键。反 型层与衬底间的P－N结常称为感应结。
电荷。单位为C/cm2。 QGQS 0
• 由于Q0是不变的，因此
2021/4/27
实用文档
15
中国科学技术大学物理系微电子专业
6、半导体表面状态
2021/4/27
实用文档
16
积累:
电荷分布 QS
中国科学技术大学物理系微电子专业
积累情况下能带图及电荷分布
-d
x
Qm
EiEF
PP nie
kT
E(X) 电场分布 靠近氧化层的半导体表面
形成空穴积累
x
2021/4/27
实用文档
17
耗尽:
Vg>0
EF
2021/4/27
中国科学技术大学物理系微电子专业
Ec
Ei EF E
v
(x) Qm
电荷分布
wx -d
电场分布
QscqNAW
E(X)
实用文档
x
18
强反型:
中国科学技术大学物理系微电子专业
2021/4/27
np nieEFEik T
实用文档
氧化物陷阱电荷Qot：和SiO2的缺陷有关，分布在SiO2 层内，和工艺过程有关的Qot可以通过低温退火除掉 大部分。
可动离子电荷Qm：如Na＋等碱金属离子，在高温和高 压下工作时，它们可以在氧化层内移动。因此，在
器件物理MOSFET
0
x0
半导体的表面电容Cs是表面势s的函数， 因而也是外加栅电压VG的函数
6.2 理想MOS电容器
将电容随偏压的变化分成几个区域，变化大致情况如图6-7所示。
图6-7 P型半导体MOS的C-V特性 n型MOS电容高、低频C-V特性
6.2 理想MOS电容器
积累区（ VG>0 ）(以n衬底为例）
直流O-S界面积累多子，多子在1010-10-13秒的时间内达到平衡。加 交变信号，积累电荷的改变量ΔQ， 只在界面附近变化，因此MOS电 容相当于平板电容器
P型
0
VT
6.1 理想MOS结构的表面空间电荷区
结论
耗尽-反型过渡点 平带
n型(F<0) INV（反型） DEPL（耗尽） ACC(积累）
s
2 F
0
P型(F>0)
ACC(积累） DEPL（耗尽） INV（反型）
s
0
2 F
6.1 理想MOS结构的表面空间电荷区
例题：两个理想MOS电容的电荷块图分布如下图所示，对每 一种情况：完成以下三个问题：
（6-46）
（6-47）
6.2 理想MOS电容器
反型： 出现反型层以后的电容C与测量频率有很大的关系，在测 量电容时，在MOS系统上施加有直流偏压VG,然后在VG 之上再加小信号的交变电压，使电荷QM变化，从而测量 C.
Cs ddQ SS ddQ Is ddQ Bs
6.2 理想MOS电容器
• 反型
6.2 理想MOS电容器
VGV0S
QS C0
S
氧化层电容
V0
QS C0
Q SQ BqD N xd
S
qND xd2
第二章MOS器件物理基础2-4
MOS器件模型
MOS管的器件电容（1）
电容分为以下几类：
（1）栅与沟道之间的栅氧电容C1=WLCox，Cox为单位面积栅氧电容εox/tox； （2）衬底和沟道之间的耗尽层电容 C2 WL q si N sub 4 F （3）多晶硅与源和漏交叠产生的交叠电容C3和C4。
由于是环状的电场线， C3与C4不能简单地写成WdCox，需通过更复杂的 计算才能得到，且它的值与衬底偏置有关。
C j C j 0 1 VR B m
VR：通过PN结的反偏电压 Cj0：PN结在零偏时的结电容（与衬底浓度有关） ΦB ：漏源区与衬底间PN结的内建电势
m：底面电容的梯度因子，一般取介于0.3与0.4间的数
MOS管的器件电容（3）
计算图示两种结构中源和漏的结电容
对于图a: CD B CSB WEC j 2(W E)C jsw
C表示栅极输入电容，该电容正比于WLCox 。
gm mCv gs g m vgs f m 2C
n fm (VGS VTH ) 2 2L
MOS管的最高工作频率与沟道长度的平方成反比，因此，减小MOS管 的沟道长度能很显著地提高工作频率 。 例如，MOS管L=0.25μm时，工作频率约40GHz，若L缩小到0.1μm时，工 作频率可达118GHz，说明深亚微米MOS器件可以满足射频电路的要求。
D
MOS管的电容随栅源电压的变化－截止区
漏源之间不存在沟道，则：
栅源、栅漏之间的电容为： CGD CGS CovW Cov：单位宽度的交叠电容。 栅与衬底间的电容为栅氧电容与耗尽区电容之间的串 联：
G
CGD
CDB
B
CGS
C SB CGB S
MOS管的器件电容（1）
电容分为以下几类：
（1）栅与沟道之间的栅氧电容C1=WLCox，Cox为单位面积栅氧电容εox/tox； （2）衬底和沟道之间的耗尽层电容 C2 WL q si N sub 4 F （3）多晶硅与源和漏交叠产生的交叠电容C3和C4。
由于是环状的电场线， C3与C4不能简单地写成WdCox，需通过更复杂的 计算才能得到，且它的值与衬底偏置有关。
C j C j 0 1 VR B m
VR：通过PN结的反偏电压 Cj0：PN结在零偏时的结电容（与衬底浓度有关） ΦB ：漏源区与衬底间PN结的内建电势
m：底面电容的梯度因子，一般取介于0.3与0.4间的数
MOS管的器件电容（3）
计算图示两种结构中源和漏的结电容
对于图a: CD B CSB WEC j 2(W E)C jsw
C表示栅极输入电容，该电容正比于WLCox 。
gm mCv gs g m vgs f m 2C
n fm (VGS VTH ) 2 2L
MOS管的最高工作频率与沟道长度的平方成反比，因此，减小MOS管 的沟道长度能很显著地提高工作频率 。 例如，MOS管L=0.25μm时，工作频率约40GHz，若L缩小到0.1μm时，工 作频率可达118GHz，说明深亚微米MOS器件可以满足射频电路的要求。
D
MOS管的电容随栅源电压的变化－截止区
漏源之间不存在沟道，则：
栅源、栅漏之间的电容为： CGD CGS CovW Cov：单位宽度的交叠电容。 栅与衬底间的电容为栅氧电容与耗尽区电容之间的串 联：
G
CGD
CDB
B
CGS
C SB CGB S
半导体器件物理(第五章 MOS场效应晶体管)
5.1 MOS型晶体管的结构与分类
空穴沟道
I DS
I DS
D
p
D
B
VGS
G
VDS
G
B
S
VDS
S
p
VGS
N Si
(g)
(h)
图(g)展示了pMOS晶体管工作原理电路图，当在栅极G施加 负栅压时，且满足︱VGS︱ >︱VT︱时，便形成空穴沟道，这时 在 D 端施加一漏极电压，注意应有 VDS<0 ，即负的漏极电压， 就会形成漏极电流IDS，注意电流实际方向为S到D。
5.2.1 MOS型晶体管阈值电压的定义
VGS
S G
定义：
D
I DS
n
电子沟道
n
P Si
B
耗尽层
当 MOS 晶体管位于近源端 处的沟道区出现强反型层时， 施加于栅源两电极之间的电压 称为 MOS 晶体管的阈值电压， 用VT表示。
5.2.2 理想情况下MOS管阈值电压的表达式
（所谓理想情况，其情形完全类似于理想MOS结构）
5.1 MOS型晶体管的结构与分类
I DS VT 0 O
VGS
pMOS管 (增强型)
I DS
O
VT 0
VGS
pMOS管 (耗尽型)
(i) pMOS管转移特性曲线 （增强型）
(j) pMOS管转移特性曲线 （耗尽型）
特点：
1）VGS < VT（阈值电压）； 2）VT < 0（增强型）; 3）MOS 管输入电阻 Ri →∞。
微电子技术专业
第5章 MOS型场效应晶体管
本章要点
MOS型晶体管的结构与分类 MOS型晶体管的阈值电压
半导体器件物理chapter5MOS场效应晶体管
转移特性曲线斜率
gm 的 大 小 反 映 了 栅
源电压对漏极电流的
控 制 作 用 。 gm 也 称
为跨导 跨导的定义式如下: gm=ID/VGS VDS=const
（2）MOSFET的输出特性曲线
四、MOS场效应晶体管的种类
• 若栅电压为零时不存在导电沟道，必须在栅上施 加电压才能形成反型层沟道的器件称为增强（常 闭）型MOSFET；若在零偏压下即存在导电沟道， 必须在栅上施加偏压才能使沟道内载流子耗尽的 器件成为耗尽（常开）型MOSFET。
• 反型层或沟道的反型电荷Qi • 沟道下面的耗尽区体电荷QB • 栅极电荷QG （QG＝Qi＋QB）
• 由漏－衬底、源－衬底PN结引起的电荷
根据其特性，可以将这些电荷分成本征部分和非本征部分。
• 在交流高频情况下，MOS器件对这些本征电容和 非本征电容电容充放电存在一定延迟时间。此外， 载流子渡越沟道也需要一定的时间，这些延迟时间 决定MOSFET存在使用频率的限制。
对NMOS晶体管，源和漏是用浓度很高的N＋杂质 扩散而成。在源、漏之间是受栅电压控制的沟道区， 沟道区长度为L，宽度为W。
对于NMOS，通常漏源之间加偏压后，将电位 低的一端成为源，电位高的一端称为漏，电流 方向由漏端流向源端。
2、MIS结构
（1） 表面空间电荷层和反型层 ➢ 表面空间电荷层和反型层实际上属于半导体表面的
• 随着正电压的加大,负电荷区逐渐加宽，同时被吸引到表面的 电子也随着增加。当电压达到某一“阈值”时，吸引到表面 的电子浓度迅速增大，在表面形成一个电子导电层，即反型 层。反型层出现后，再增加电极上的电压，主要是反型层中 的电子增加，由电离受主构成的耗尽层电荷基本不再增加。
（2） 形成反型层的条件
gm 的 大 小 反 映 了 栅
源电压对漏极电流的
控 制 作 用 。 gm 也 称
为跨导 跨导的定义式如下: gm=ID/VGS VDS=const
（2）MOSFET的输出特性曲线
四、MOS场效应晶体管的种类
• 若栅电压为零时不存在导电沟道，必须在栅上施 加电压才能形成反型层沟道的器件称为增强（常 闭）型MOSFET；若在零偏压下即存在导电沟道， 必须在栅上施加偏压才能使沟道内载流子耗尽的 器件成为耗尽（常开）型MOSFET。
• 反型层或沟道的反型电荷Qi • 沟道下面的耗尽区体电荷QB • 栅极电荷QG （QG＝Qi＋QB）
• 由漏－衬底、源－衬底PN结引起的电荷
根据其特性，可以将这些电荷分成本征部分和非本征部分。
• 在交流高频情况下，MOS器件对这些本征电容和 非本征电容电容充放电存在一定延迟时间。此外， 载流子渡越沟道也需要一定的时间，这些延迟时间 决定MOSFET存在使用频率的限制。
对NMOS晶体管，源和漏是用浓度很高的N＋杂质 扩散而成。在源、漏之间是受栅电压控制的沟道区， 沟道区长度为L，宽度为W。
对于NMOS，通常漏源之间加偏压后，将电位 低的一端成为源，电位高的一端称为漏，电流 方向由漏端流向源端。
2、MIS结构
（1） 表面空间电荷层和反型层 ➢ 表面空间电荷层和反型层实际上属于半导体表面的
• 随着正电压的加大,负电荷区逐渐加宽，同时被吸引到表面的 电子也随着增加。当电压达到某一“阈值”时，吸引到表面 的电子浓度迅速增大，在表面形成一个电子导电层，即反型 层。反型层出现后，再增加电极上的电压，主要是反型层中 的电子增加，由电离受主构成的耗尽层电荷基本不再增加。
（2） 形成反型层的条件
场效应器件物理MOS结构
1.1 MOS电容
负栅压情形
表面能带图:p型衬底(1)
禁带中心能级
导带底能级
EFSEV 负栅压——多子积累状态
费米能级
价带顶能级
金属一侧积累负电荷，半导体一侧感应等量正电荷
外栅压产生从半导体指向金属的电场
电场作用下，体内多子顺电场方向被吸引到S表面积累
能带变化：空穴在表面堆积，能带上弯，
能带下弯：半导体一侧电子增多
SiO2的能带倾斜：金属电子通过外导线到了半导体表面，则金属带正电， 半导体表面带负电
2021/6/22
XIDIAN UNIVERSITY
1.1 MOS电容
功函数差:计算公式
功函数差使二者能带发生弯 曲，弯曲量之和是金属半导 体的功函数差。
/m / s/V o0 / x /S 0 /
表面势增加0.12V，则ns=100PP0， 而Xdep只增加约8%，很小
2021/6/22
XIDIAN UNIVERSITY
1.1 MOS电容
空间电荷区厚度:n型衬底情形
阈值反型点： 表面势= 2倍费米势，表面处空穴浓度=体内电子浓度 阈值电压： 使半导体表面达到阈值反型点时的栅电压
表面空间电荷区厚度
Q`inv∝exp(Φs/Vt)
2021/6/22
XIDIAN UNIVERSITY
1.1 MOS电容 表面反型层电子浓度与表面势的关系
P型衬底
反型层电荷浓度：随表面势指数增加
nsniex E p FkE T F i niex e（ pks T f） p niexep（ 2kfpT f） pPp0Na
费米能级
价带顶能级
能带图：
描述静电偏置下MOS结构的内部状态，分价带、导带、禁带
场效应复习提纲
2MOS 管的基本物理结构和特性双端MOS 结构⏹ 1.1.1 能带图：半导体（N 和P 型）表面处于堆积、平带、耗尽、本征、弱反型、强反型时外加栅压条件，相应的能带图，电荷块图。
⏹ 1.1.2 耗尽层厚度：空间电荷区的形成原因，公式，表面势，费米势的概念，阈值反型点的定义，空间电荷区随表面势变化的特点⏹ 1.1.3 功函数差：功函数的定义，影响因素，n+,p+多晶硅情况，能带图。
⏹ 1.1.4 平带电压：定义，影响因素，公式、推导、能带图⏹ 1.1.5 阈值电压：定义，影响因素，公式，推导、能带图，设计值与工作电压的关系，器件类型与阈值电压的正负N 沟增强型、耗尽型都可能，P 沟增强型（除非掺P 型杂质）⏹ 1.1.6 电荷分布：随表面势的不同（表面势随栅压而变），半导体表面可以处于堆积、平带、耗尽、本征、弱反型、强反型等状态。
各状态的表面电荷密度与表面势的关系曲线1.2 C-V 特性：⏹ 理想情况CV 特性：随表面势的不同（表面势随栅压而变），半导体表面可以处于堆积、平带、耗尽、本征、弱反型、强反型等状态，对应低频、高频、深耗尽、N 型衬底和P 型衬底CV 曲线的区别、原因。
氧化层电荷，界面态定义、分类特点。
氧化层电荷及界面态对C-V 曲线的影响，区别、原因。
1.3MOS 管原理MOS 结构：MOSFET 可以分为n 沟道增强型、耗尽型，p 沟道，增强型、耗尽型。
结构横截面图和符号图，结构参数不同类型的MOSFET ，栅源电压、漏源电压、阈值电压的极性的不同。
常用器件类型、原因。
⏹ 电流电压关系——定性分析VGS 的作用：VDS 的作用：MOS 管：开关作用和放大作用，如何实现特性曲线和特性函数是描述MOSFET 电流-电压特性的主要方式。
输出特性（ID -VDS ）ID 随VDS 的变化：几个工作区。
各区的特点，原理。
转移特性曲线（ID -VGS ），几个工作区。
各区的特点，原理。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
态
的关系
Φs<0
多子积 Q`S∝exp(Φs/Vt) 累
Φs =0
平带
0< Φs <Φfp Φs =Φfp
Φfp<Φs<2Φfp 0<Φfn<Φfp Φs >＝2Φfp Φfp<Φfn
耗尽 本征 弱反型
强反型
Q`SD(Na-）∝Φs1/2 Q`SD(Na-） Q`SD ∝Φs1/2
Q`inv∝exp(Φs/Vt) Q`SD ∝Φs1/2
同时P衬体内的电子被吸引到表面，表面出现电子积累，反型层形成
栅压↑，反型层电荷数增加，反型层电导受栅压调制
阈值反型后， xd↑最大值XdT不再扩展。
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
正栅压情形
表面能带图:n型衬底(1)
零栅压情形
EFSEC
2020/6/15
eNd
MOS电容，耗尽层和反型层均在氧化层下方产生，
表面积即栅氧化层面积
耗尽层电荷面电荷密度：Q`SD= eNa Xd 反型层电荷面电荷密度： Q`inv = ens Xn
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容 表面空间电荷层电荷与表面势的关系
Φs 大小
S表面状 S表面电荷QS随Φs
电场作用下，体内多子顺电场方向被吸引到S表面积累
能带变化：空穴在表面堆积，能带上弯，
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
表面能带图:p型衬底(1)
零栅压情形
零栅压—平带状态 理想MOS电容： 绝缘层是理想的，不存在任何电荷； Si和SiO2界面处不存在界面陷阱电荷； 金半功函数差为0。 系统热平衡态，能带平，表面净电荷为0
会画相应各状态能带图
2020/6/15
XIDIAN UNIVERSITY
1.1.2 耗尽层厚度
本节内容
耗尽层厚度公式 耗尽层厚度在不同半导体表面状态的特点和原因 半导体表面状态和表面势的关系 空间电荷层电荷与表面势的关系
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
能带图
禁带中心能级
导带底能级
费米能级
价带顶能级
能带图：
描述静电偏置下MOS结构的内部状态，分价带、导带、禁带
晶体不同，能带结构不同，能带宽窄，禁带宽度大小不同
金属（价带、导带交叠：EF）、氧化物（Eg大）、半导体（ Eg 小）
空间电荷区厚度:表面耗尽情形
禁带中心能级
费米能级
P型衬底
费米势：半导体体内费米能级 与禁带中心能级之差的电势表示， fp，fn
f
1 q
[Ei
EF ]
表面势 ：半导体表面电势与体内电势之差， s
S 1q[Ei(表面 )E（ F 体内 ] ）
能级的高低代表了电子势能的不同，能级越高，电子势能越高
Q`inv∝exp(Φs/Vt)
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容 表面反型层电子浓度与表面势的关系
表面能带有弯曲，说明表面和体内比：电子势能不同，即电势不同，
采用单边突变结的耗尽层近似，耗尽层厚度：
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
S d
N
表面电荷面电荷密度
d
一块材料，假如有均匀分布的电荷，浓度为N，表面积为S，厚度为d
材料总电荷：Q= eN Sd
表面S单位面积内的电荷（面电荷密度）：Q`=
场效应器件物理 MOS结构
1.1 MOS电容
MOS电容结构
氧化层介电常数
Al或高掺杂的 多晶Si
SiO2
氧化层厚度
ox d
n型Si或p型Si MOS结构具有Q随V变化的电容效应，形成MOS电容
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
平行板电容
平行板电容： 上下两金属极板，中间为绝缘材料
半导体掺杂类型不同、浓度不同，EF的相对位置不同
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
负栅压情形
表面能带图:p型衬底(1)
禁带中心能级
导带底能级
EFSEV
负栅压——多子积累状态
费米能级
价带顶能级
金属一侧积累负电荷，半导体一侧感应等量正电荷
外栅压产生从半导体指向金属的电场
xd：空间电荷区（耗尽层、势垒区）的宽度 正栅压↑，增大的电场使更多的多子耗尽， xd↑，能带下弯增加
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
表面能带图:p型衬底(2)
大的正栅压情形
X dT
大的正栅压——反型状态
EFS EFi
能带下弯程度↑，表面 EFi 到 EF下，表面具n型。 栅压增加，更多的多子被耗尽，P衬表面Na-增多，
单位面积电容: C`= ox / d 外加电压V，电容器存储的电荷：Q= C，V氧化层两侧电场E= V / d
MOS结构：具有Q随V变化的电容效应， 形成MOS电容
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容 实际的铝线-氧化层-半导体
（M:约10000A O:250A S:约0.5~1mm）
XIDIAN UNIVERSITY
1.1 MOS电容
小的负栅压情形
表面能带图:n型衬底(2)
n型
(耗尽层)
EFSEFi
大的负栅压情形
n型
(反型层+耗尽层)
2020/6/15
XIDIAN UNIVERSITY
EFS EFi
1.1.1 能带图
需掌握内容
N型和P型半导体表面状态随外加栅压的物理 变化过程
2020/6/15
XIDIAN UNIVERSITY
1.1 MOS电容
理想MOS 电容结构特点
绝缘层是理想的，不存在任何电荷，绝对不导电； 半导体足够厚，不管加什么栅电压，在到达接触点之前总有一个
零电场区（硅体区） 绝缘层与半导体界面处不存在界面陷阱电荷； 金属与半导体之间不存在功函数差。
2020/6/15
XIDIAN SITY
1.1 MOS电容
表面能带图:p型衬底(2)
小的正栅压情形
(耗尽层)
小的正栅压——多子耗尽状态
EFSEFi
电场作用下，表面多子被耗尽，留下带负电的受主离子，不可动，
且由半导体浓度的限制，形 成一定厚度的负空间电荷区xd 能带变化： P衬表面正空穴耗尽，浓度下降，能带下弯