常用门电路芯片
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
补充： 名称 非门 或门 与门 或非门 与非门 异或门
常用逻辑符号 国外流行符号
A A B A B A B Y Y Y Y
国标符号
1
≥1
表达式 Y=A Y=A+B Y=A•B Y=A+B
&
≥1
A B
A B A B
Y
Y
&
=1 =1
Y=A•B
Y=A + B Y=A + B
45
异或非门
Y
与门： 只要有一个输入为0，输出就为0
1 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
2-4译码器74LS139功能表
E 0 0 0 0 1
B 0 0 1 1 ×
A 0 1 0 1 ×
Y0 0 1 1 1 1
Y1 1 0 1 1 1
A0 A1 …
1 2 20 19
Vcc B0 …
8286
A7 OE GND
8 9 10
13 12 11
B6 B7 T
RET
102
由三态门组成的数据总线
由与非门构成的互锁逻辑
由与非门构成的互锁逻辑
1
由与非门构成的互锁逻辑
0
0
x
由与非门构成的互锁逻辑
0
1
0
3
74LS28/02 四2输入或非门 74LS40 双4输入与非门 74LS86 四2输入异或门 74LS00 四2输入与非门
多个端口地址译码电路：采用译码器
例 使用74LS138设计一个系统板上的I/O端口地址译码电路， 并让每个接口芯片内部的端口数目为32个。
Vcc y0
y1 y2 y3 y4 y5 y6
╳ ╳ ╳ ╳
B
╳ ╳
A
╳ ╳
Y0 1 1 0 1 1 1 1 1 1 1
输 出 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0
Y2 1 1 0 1 1
Y3 1 1 1 0 1
2）多个端口地址译码电路：采用译码器
例、使用74LS138设计一个系统板上的I/O端口地址译码电路， 并让每个接口芯片内部的端口数目为32个。 分析： 1）系统板上的I/O端口地址分配在000—0FFH范围内(表2.1) 所以高两位A9A8始终为0：A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 … … 0 0 1 1 1 1 1 2) 每个芯片给内部留32个端口地址 所以低5地址线不参加译码： A4A3A2A1A0 0 0 0 0 0 … … 1 1 1 1 1 0 0 0 … 1 1 1
与非门：只要有一个输入为0，输出就为1
或门： 只要有一个输入为1，输出就为1， 输入全为0，输出才为0。
46
74LS08 四2输入与门 74LS21 双4输入与门 74LS20 双4输入与非门
74LS37 四2输入与非门
74LS30 8输入与非门 74LS132 四带Shmitt触发特性的2输入与非门 74LS32 四2输入或门 74LS04 六非门
所以只有A7、 A6、A5参加 译码
3）AEN=0 4）74LS138的真值表： 输入 当G1=1 C B A 0 0 0 0 0 1 … 1 1 1 G2A=0 Y0=0 Y1=0 G2B=0 时 其它输出为1 其它输出为1
Y7=0
其它输出为1
地址锁存器 ( 8282 / 74LS373)
功能： 锁存地址码 缓冲驱动地址总线 可具有总线隔离作用
OE L L H STB H H × DIi H L ×
DI0 DI1 …
1 20
Vcc DO0 …
2
19
DOi H DI7 L OE GND 高阻
8282 8 9 10 13 12 11
DO6 DO7
STB
101
数据缓冲驱动器 ( 8286 / 74LS245)
功能： 缓冲驱动数据总线 可具有总线隔离作用 OE L L H T L H × 数据驱动 B->A A->B 高阻
16 15 14 13 12 11 10 9
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
74LS138
1
A B
2
3
4
5
6
7
8
C G2A G2B G1 y7 GND
输出
Y0 G2A G2B G1
Y1
Y2
Biblioteka BaiduY3
Y4
Y5
Y6
Y7
74LS138
A B C
输入
3-8线译码器74LS138功能表 输 入 G1 G2A+ C G2B 0
常用逻辑符号 国外流行符号
A A B A B A B Y Y Y Y
国标符号
1
≥1
表达式 Y=A Y=A+B Y=A•B Y=A+B
&
≥1
A B
A B A B
Y
Y
&
=1 =1
Y=A•B
Y=A + B Y=A + B
45
异或非门
Y
与门： 只要有一个输入为0，输出就为0
1 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
2-4译码器74LS139功能表
E 0 0 0 0 1
B 0 0 1 1 ×
A 0 1 0 1 ×
Y0 0 1 1 1 1
Y1 1 0 1 1 1
A0 A1 …
1 2 20 19
Vcc B0 …
8286
A7 OE GND
8 9 10
13 12 11
B6 B7 T
RET
102
由三态门组成的数据总线
由与非门构成的互锁逻辑
由与非门构成的互锁逻辑
1
由与非门构成的互锁逻辑
0
0
x
由与非门构成的互锁逻辑
0
1
0
3
74LS28/02 四2输入或非门 74LS40 双4输入与非门 74LS86 四2输入异或门 74LS00 四2输入与非门
多个端口地址译码电路：采用译码器
例 使用74LS138设计一个系统板上的I/O端口地址译码电路， 并让每个接口芯片内部的端口数目为32个。
Vcc y0
y1 y2 y3 y4 y5 y6
╳ ╳ ╳ ╳
B
╳ ╳
A
╳ ╳
Y0 1 1 0 1 1 1 1 1 1 1
输 出 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0
Y2 1 1 0 1 1
Y3 1 1 1 0 1
2）多个端口地址译码电路：采用译码器
例、使用74LS138设计一个系统板上的I/O端口地址译码电路， 并让每个接口芯片内部的端口数目为32个。 分析： 1）系统板上的I/O端口地址分配在000—0FFH范围内(表2.1) 所以高两位A9A8始终为0：A9A8A7A6A5A4A3A2A1A0 0 0 0 0 0 0 0 … … 0 0 1 1 1 1 1 2) 每个芯片给内部留32个端口地址 所以低5地址线不参加译码： A4A3A2A1A0 0 0 0 0 0 … … 1 1 1 1 1 0 0 0 … 1 1 1
与非门：只要有一个输入为0，输出就为1
或门： 只要有一个输入为1，输出就为1， 输入全为0，输出才为0。
46
74LS08 四2输入与门 74LS21 双4输入与门 74LS20 双4输入与非门
74LS37 四2输入与非门
74LS30 8输入与非门 74LS132 四带Shmitt触发特性的2输入与非门 74LS32 四2输入或门 74LS04 六非门
所以只有A7、 A6、A5参加 译码
3）AEN=0 4）74LS138的真值表： 输入 当G1=1 C B A 0 0 0 0 0 1 … 1 1 1 G2A=0 Y0=0 Y1=0 G2B=0 时 其它输出为1 其它输出为1
Y7=0
其它输出为1
地址锁存器 ( 8282 / 74LS373)
功能： 锁存地址码 缓冲驱动地址总线 可具有总线隔离作用
OE L L H STB H H × DIi H L ×
DI0 DI1 …
1 20
Vcc DO0 …
2
19
DOi H DI7 L OE GND 高阻
8282 8 9 10 13 12 11
DO6 DO7
STB
101
数据缓冲驱动器 ( 8286 / 74LS245)
功能： 缓冲驱动数据总线 可具有总线隔离作用 OE L L H T L H × 数据驱动 B->A A->B 高阻
16 15 14 13 12 11 10 9
16 15 14 13 12 11 10 9
1 2 3 4 5 6 7 8
74LS138
1
A B
2
3
4
5
6
7
8
C G2A G2B G1 y7 GND
输出
Y0 G2A G2B G1
Y1
Y2
Biblioteka BaiduY3
Y4
Y5
Y6
Y7
74LS138
A B C
输入
3-8线译码器74LS138功能表 输 入 G1 G2A+ C G2B 0