详细解析常见IC封装术语
IC封装术语(中英文对照)
IC封装术语（中英文对照）1、SOW(SmallOutlinePackage(Wide-Jype))宽体SOP。
部分半导体厂家采用的名称。
2、SOF(smallOut-Linepackage)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。
材料有塑料和陶瓷两种。
另外也叫SOL和DFP。
SOP除了用于存储器LSI外，也广泛用于规模不太大的ASSP等电路。
在输入输出端子不超过10～40的领域，SOP是普及最广的表面贴装封装。
引脚中心距1.27mm，引脚数从8～44。
另外，引脚中心距小于1.27mm的SOP也称为SSOP；装配高度不到1.27mm的SOP也称为TSOP(见SSOP、TSOP)。
还有一种带有散热片的SOP。
3、SONF(SmallOut-LineNon-Fin)无散热片的SOP。
与通常的SOP相同。
为了在功率IC封装中表示无散热片的区别，有意增添了NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP)。
4、SQL(SmallOut-LineL-leadedpackage)按照JEDEC(美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP)。
5、SOJ(SmallOut-LineJ-LeadedPackage)J形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J字形，故此得名。
通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM。
用SOJ封装的DRAM 器件很多都装配在SIMM上。
引脚中心距1.27mm，引脚数从20至40(见SIMM)。
6、SOIC(smallout-lineintegratedcircuit)SOP的别称(见SOP)。
国外有许多半导体厂家采用此名称。
7、SOI(smallout-lineI-leadedpackage)I形引脚小外型封装。
表面贴装型封装之一。
引脚从封装双侧引出向下呈I字形，中心距1.27mm。
ic封装术语
ic封装术语IC封装术语IC（集成电路）封装是将芯片封装成实际可应用的器件的过程。
在IC封装过程中，使用了许多术语来描述不同的封装类型、尺寸和特性。
本文将介绍一些常见的IC封装术语，以帮助读者更好地理解和选择合适的封装。
1. DIP封装（Dual In-line Package）DIP封装是最早也是最常见的IC封装类型之一。
它采用两排引脚，引脚以直线排列，适用于手工插入和焊接。
DIP封装通常用于较大的芯片，如微控制器和存储器芯片。
2. SOP封装（Small Outline Package）SOP封装是一种比DIP封装更小型的封装类型。
它采用表面贴装技术，引脚以直线或弯曲排列。
SOP封装适用于对空间要求较高的应用，如移动设备和计算机外围设备。
3. QFP封装（Quad Flat Package）QFP封装是一种较大的表面贴装封装类型。
它采用四个方向平均分布的引脚，具有较高的引脚密度和良好的散热性能。
QFP封装适用于需要处理大量信号的芯片，如通信芯片和图形处理器。
4. BGA封装（Ball Grid Array）BGA封装是一种先进的表面贴装封装类型。
它采用小球形引脚，以网格状排列在芯片底部。
BGA封装具有更高的引脚密度和更好的散热性能，适用于高性能处理器和FPGA芯片。
5. LGA封装（Land Grid Array）LGA封装是一种类似于BGA封装的表面贴装封装类型。
它采用金属焊盘而不是小球形引脚，以更好地支持高频率和高速信号传输。
LGA封装适用于需要较高信号完整性的应用，如服务器和网络设备。
6. CSP封装（Chip Scale Package）CSP封装是一种尺寸更小的封装类型，接近芯片的尺寸。
它采用直接焊接或粘贴技术将芯片封装成器件。
CSP封装适用于对尺寸和重量要求极高的应用，如智能卡和便携式设备。
7. QFN封装（Quad Flat No-leads）QFN封装是一种无引脚的封装类型，引脚隐藏在芯片的底部。
常见IC封装介绍
ZIP
ZIP(锯齿型单列式封装)，管脚从封装的一侧引出，引 脚在中间被弯曲成交错的形状，排列成锯齿型。 封装 一侧的针脚间距为1.27毫米 (50密耳)，但在插 入印刷 电路板时会变成2.54毫米(100密耳)。，在一个给定的 长度范围内，提高了管脚密度。
QFP
QFP (Quad Flat Package方型扁平式封装)，该技术实 现的CPU芯片引脚之间距离很小，管脚很细，一般大 规模或超大规模集成电路采用这种封装形式，其引脚 数一般都在100以上。该技术封装CPU时操作方便，可 靠性高;而且其封装外形尺寸较小，寄生参数减小，适 合高频应用;该技术主要适合用SMT表面安装技术在 PCB上安装布线。
PGA
PGA (Pin Grid Array Package针栅阵列封装)技术， 由这种技术封装的芯片内外有多个方阵形的插针，每 个方阵形插针沿芯片的四周间隔一定距离排列，根据 管脚数目的多少，可以围成2~5圈。安装时，将芯片 插入专门的PGA插座。
BGA
BGA (Ball Grid Array Package 球栅阵列封装)。直接 焊接在PCB板上，拆卸焊接需要专用的BGA修复台， 个人不能拆装焊接。 BGA是一种用于小而薄电子产品 的芯片，该芯片集成度高，功能更强。它通常用于薄 笔记本主板。
BGA是在PGA的基础上发展起来的。 BGA技术更先进 ，焊接比PGA更简单，BGA的性价比远高于PGA。
谢 谢！
各种IC封装含义和区别
各种IC封装含义和区别.1、BGA(ball grid array)球形触点列，表面贴装型封装之一。
在印刷基板的背面按列式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封法进行密封。
也称为凸点列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)表示瓷封装的记号。
例如，CDIP 表示的是瓷DIP。
是在实际中经常使用的记号。
5、Cerdip用玻璃密封的瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。
70种常见IC封装术语详解
70种常见IC封装术语详解文章详细列出并解释了70个IC封装术语，供大家参考：1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方;而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array) 表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C-(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
芯片封装术语
芯片封装术语1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OM PAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫)以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0. 635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array)表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
5、Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。
半导体IC封装大全
半导体IC封装大全技术文档名词释义COF(Chip On Flex，或Chip On Film，常称覆晶薄膜）将IC固定于柔性线路板上晶粒软膜构装技术，是运用软质附加电路板作封装芯片载体将芯片与软性基板电路接合的技术。
COG(Chip on glass)即芯片被直接绑定在玻璃上。
这种方式可以大大减小整个LCD模块的体积，并且易于大批量生产，使用于消费类电子产品，如手机，PDA等。
DIP(dual in-line package)双列直插式封装。
插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
引脚中心距2.54mm，引脚数从6 到64。
封装宽度通常为15.2mm。
有的把宽度为7.52mm和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。
但多数情况下并不加区分，只简单地统称为DIP。
另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip。
PDIPP-Plasti,表示塑料封装的记号。
如PDIP 表示塑料DIP。
SDIP (shrink dual in-line package)收缩型DIP。
插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54mm)，因而得此称呼。
引脚数从14 到90。
也有称为SH－DIP 的。
材料有陶瓷和塑料两种。
SKDIP/SKY(Skinny Dual In-line Packages)DIP 的一种。
指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。
通常统称为DIP(见DIP)。
DIP-tabDIP 的一种。
CDIPC-ceramic，陶瓷封装的记号。
例如，CDIP表示的是陶瓷DIP。
是在实际中经常使用的记号。
DICP(dualtapecarrierpackage)双侧引脚带载封装。
TCP(带载封装)之一。
IC封装名词解释
IC封装名词解释IC 封装名词解释（一）1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。
引脚中心距2.54mm，引脚数从8 到42。
在日本，此封装表示为DIP－G(G 即玻璃密封的意思)。
6、Cerquad表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。
带有窗口的Cerquad 用于封装EPROM 电路。
散热性比塑料QFP 好，在自然空冷条件下可容许1.5～2W 的功率。
但封装成本比塑料QFP 高3～5 倍。
引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。
引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier)带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。
带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。
此封装也称为QFJ、QFJ－G(见QFJ)。
8、COB(chip on board)板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可*性。
IC封装大全(图文全解)
芯片封装大全集锦详细介绍一、DIP双列直插式封装DIP(DualIn－line Package)是指采用双列直插形式封装的集成电路芯片，绝大多数中小规模集成电路(IC)均采用这种封装形式，其引脚数一般不超过100个。
采用DI P封装的CPU芯片有两排引脚，需要插入到具有DIP结构的芯片插座上。
当然，也可以直接插在有相同焊孔数和几何排列的电路板上进行焊接。
DIP封装的芯片在从芯片插座上插拔时应特别小心，以免损坏引脚。
DIP封装具有以下特点：1.适合在PCB (印刷电路板)上穿孔焊接，操作方便。
2.芯片面积与封装面积之间的比值较大，故体积也较大。
Intel系列CPU中8088就采用这种封装形式，缓存(Cache )和早期的内存芯片也是这种封装形式。
二、QFP塑料方型扁平式封装和PFP塑料扁平组件式封装QFP（Plastic Quad Flat Package）封装的芯片引脚之间距离很小，管脚很细，一般大规模或超大型集成电路都采用这种封装形式，其引脚数一般在100个以上。
用这种形式封装的芯片必须采用SMD（表面安装设备技术）将芯片与主板焊接起来。
采用S MD安装的芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。
将芯片各脚对准相应的焊点，即可实现与主板的焊接。
用这种方法焊上去的芯片，如果不用专用工具是很难拆卸下来的。
PFP（Plastic Flat Package）方式封装的芯片与QFP方式基本相同。
唯一的区别是QFP一般为正方形，而PFP既可以是正方形，也可以是长方形。
QFP/PFP封装具有以下特点：1.适用于SMD表面安装技术在P CB电路板上安装布线。
2.适合高频使用。
3.操作方便，可靠性高。
4.芯片面积与封装面积之间的比值较小。
Intel系列CPU中80286 、80386和某些486主板采用这种封装形式。
三、PGA插针网格阵列封装PGA(Pin Grid Array Package)芯片封装形式在芯片的内外有多个方阵形的插针，每个方阵形插针沿芯片的四周间隔一定距离排列。
IC封装术语(中英文对照)
IC封装术语（中英文对照）1、SOW (Small Outline Package(Wide-Jype))宽体SOP。
部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。
材料有塑料和陶瓷两种。
另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。
在输入输出端子不超过10～40 的领域，SOP 是普及最广的表面贴装封装。
引脚中心距1.27mm，引脚数从8～44。
另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为TSOP(见SSOP、TSOP)。
还有一种带有散热片的SOP。
3、SONF(Small Out-Line Non-Fin)无散热片的SOP。
与通常的SOP 相同。
为了在功率IC 封装中表示无散热片的区别，有意增添了NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP)。
4、SQL(Small Out-Line L-leaded package)按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
5、SOJ(Small Out-Line J-Leaded Package)J 形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J 字形，故此得名。
通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。
用SOJ封装的DRAM 器件很多都装配在SIMM 上。
引脚中心距1.27mm，引脚数从20 至40(见SIMM)。
6、SOIC(small out-line integrated circuit)SOP 的别称(见SOP)。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I 形引脚小外型封装。
芯片常见封装缩写解释
芯片常见封装缩写解释常见封装缩写解释bldh888 发表于: 2010-4-23 22:04 来源: 半导体技术天地1. DIP(dual in-line PACkage)双列直插式封装。
插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
引脚中心距2.54mm，引脚数从6 到64。
封装宽度通常为15.2mm。
有的把宽度为7.52mm和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。
但多数情况下并不加区分，只简单地统称为DIP。
另外，用低熔点玻璃密封的陶瓷DIP 也称为Cerdip(见Cerdip)。
BGA是英文Ball Grid Array Package的缩写，即球栅阵列封装。
SOP小型外引脚封装Small Outline Package r?o0c[hi^M 4srs?}JSSOP收缩型小外形封装Shrink Small Outline Package P pBI%{p)与SOP的区别：近似小外形封装,但宽度要比小外形封装更窄,可节省组装面积的新型封装。
2. DIP(dual tape carrier PACkage)同上。
日本电子机械工业会标准对DTCP 的命名(见DTCP)。
QTCP(quad tape carrier PACkage)四侧引脚带载封装。
TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。
是利用TAB 技术的薄型封装(见TAB、TCP)。
COB(chip on board)板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。
虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
JLCC(J-leaded chip carrier)J 形引脚芯片载体。
IC封装术语(中英文对照)
IC封装术语（中英文对照）1、SOW (Small Outline Package(Wide-Jype))宽体SOP。
部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。
材料有塑料和陶瓷两种。
另外也叫SOL 和DFP。
SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。
在输入输出端子不超过10～40 的领域，SOP 是普及最广的表面贴装封装。
引脚中心距1.27mm，引脚数从8～44。
另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为TSOP(见SSOP、TSOP)。
还有一种带有散热片的SOP。
3、SONF(Small Out-Line Non-Fin)无散热片的SOP。
与通常的SOP 相同。
为了在功率IC 封装中表示无散热片的区别，有意增添了NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP)。
4、SQL(Small Out-Line L-leaded package)按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
5、SOJ(Small Out-Line J-Leaded Package)J 形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J 字形，故此得名。
通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。
用SOJ封装的DRAM 器件很多都装配在SIMM 上。
引脚中心距1.27mm，引脚数从20 至40(见SIMM)。
6、SOIC(small out-line integrated circuit)SOP 的别称(见SOP)。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I 形引脚小外型封装。
IC封装术语整理完整版(共70种封装)
6、Cerquad
表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗
口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1.5～
条件下可容许2.5W～2.8W 的功率。日本新光电气工业公司于1993 年获得特许开始生产。
33、MSP(mini square package)
QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是日本电子机械工业会规定的名称。
34、OPMAC(over molded pad array carrier)
模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见
BGA)。
35、P－(plastic)
表示塑料封装的记号。如PDIP 表示塑料DIP。
36、PAC(pad array carrier)
凸点陈列载体，BGA 的别称(见BGA)。
37、PCLP(printed circuit board leadless package)
盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片
焊技术。
9、DFP(dual flat package)
双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package)
结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)
IC封装术语(中英文对照)
IC封装术语(中英文对照)1、SOW (Small Outline Package(Wide-Jype))宽体SOP部分半导体厂家采用的名称。
2、SOF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。
材料有塑料和陶瓷两种。
另外也叫SOL和DFP SOP除了用于存储器LSI夕卜，也广泛用于规模不太大的ASSP等电路。
在输入输出端子不超过10〜40的领域，SOP是普及最广的表面贴装封装。
引脚中心距 1.27mm,引脚数从8〜44。
另外，引脚中心距小于1.27mm的SOP也称为SSOP装配高度不到1.27mm的SOP也称为TSOP见 SSOP TSOP。
还有一种带有散热片的 SOP3、SONF(Small Out-Line Non-Fin)无散热片的SOP与通常的SOP相同。
为了在功率IC封装中表示无散热片的区别，有意增添了 NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP。
4、SQL(Small Out-Line L-leaded package)按照JEDEC美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP。
5、SOJ(Small Out-Line J-Leaded Package)J形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈 J字形，故此得名。
通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM用 SOJ封装的DRAM器件很多都装配在 SIMM上。
引脚中心距1.27mm，引脚数从20至40(见SIMM。
6、SOIC(small out-line integrated circuit)SOP的别称(见SOP。
国外有许多半导体厂家采用此名称。
7、SOI(small out-line I-leaded package)I形引脚小外型封装。
表面贴装型封装之一。
IC制程与封装一些名词
IC制程与封装一些名词IC制程与封装一些名词1、Active parts(Devices) 主动零件指半导体类之各种主动性集成电路器或晶体管,相对另有Passive ﹣Parts被动零件,如电阻器、电容器等.2、Array 排列,数组系指通孔的孔位,或表面黏装的焊垫,以方格交点式着落在板面上(即矩阵式)的数组情形.常见"针脚格点式排列"的插装零件称为PGA(Pin Grid Array),另一种"球脚格点矩阵式排列"的贴装零件,则称为BGA(Ball Grid Array).3、ASIC 特定用途的集成电路器Application-Specific Integrated Circuit,如电视、音响、录放机、摄影机等各种专用型订做的 IC 即是.4、Axial-lead 轴心引脚指传统圆柱式电阻器或电容器,均自两端中心有接脚引出,用以插装在板子通孔中,以完成其整体功能.5、Ball Grid Array 球脚数组(封装)是一种大型组件的引脚封装方式,与QFP的四面引脚相似,都是利用SMT锡膏焊接与电路板相连.其不同处是罗列在四周的"一度空间"单排式引脚,如鸥翼形伸脚、平伸脚、或缩回腹底的J型脚等;改变成腹底全面数组或局部数组,采行二度空间面积性的焊锡球脚分布,做为芯片封装体对电路板的焊接互连工具.BGA是1986年Motorola公司所开发的封装法,先期是以BT 有机板材制做成双面载板(Substrate),代替传统的金属脚架(Lead Frame)对 IC进行封装.BGA最大的好处是脚距 (Lead Pitch)比起 QFP 要宽松很多,目前许多QFP的脚距已紧缩到12.5mil 甚至 9.8mil 之密距 (如 P5 笔记型计算机所用 Daughter Card 上 320 脚 CPU 的焊垫即是,其裸铜垫面上的焊料现采 Super Solder法施工),使得PCB的制做与下游组装都非常困难.但同功能的CPU若改成腹底全面方阵列脚的BGA方式时,其脚距可放松到 50 或60mil,大大舒缓了上下游的技术困难.目前BGA约可分五类,即:(1)塑料载板(BT)的 P-BGA(有双面及多层),此类国内已开始量产.(2)陶瓷载板的C-BGA(3)以TAB方式封装的 T-BGA(4)只比原芯片稍大一些的超小型m-BGA(5)其它特殊BGA ,如Kyocera 公司的D-Bga (Dimpled) ,olin的M-BGA及 Prolinx公司的V-BGA等.后者特别值得一提,因其产品首先在国内生产,且十分困难.做法是以银膏做为层间互连的导电物料,采增层法(Build Up)制做的 V-BGA (Viper) ,此载板中因有两层厚达10mil以上的铜片充任散热层,故可做为高功率(5~6W)大型IC的封装用途.6、Bare Chip Assembly 裸体芯片组装从已完工的晶圆(Water)上切下的芯片,不按传统之IC 先行封装成体,而将芯片直接组装在电路板上,谓之Bare Chip Assembly.早期的COB (Chip on Board)做法就是裸体芯片的具体使用,不过 COB 是采芯片的背面黏贴在板子上,再行打线及胶封.而新一代的 Bare Chip 却连打线也省掉,是以芯片正面的各电极点,直接反扣熔焊在板面各配合点上,称为 Flip Chip 法.或以芯片的凸块扣接在 TAB 的内脚上,再以其外脚连接在 PCB 上.此二种新式组装法皆称为 "裸体芯片" 组装,可节省整体成本约 30% 左右.7、Beam Lead 光芒式的平行密集引脚是指"卷带自动结合"(TAB)式的载体引脚,可将裸体芯片直接焊接在TAB的内脚上,并再利用其外脚焊接在电路板上,这种做为芯片载体的梁式平行密集排列引脚,称为 Beam Lead.8、Bonding Wire 结合线指从 IC 内藏的芯片与引脚整间完成电性结合的金属细线而言,常用者有金线及铝线,直径在 1-2mil之间.9、Bump 突块指各种突起的小块,如杜邦公司一种SSD 制程(Selective Solder Deposit)中的各种Solder Bump 法,即"突块"的一种用途(详见电路板信息杂志第 48 期P.72).又,TAB 之组装制程中,芯片(Chip)上线路面的四周外围,亦做有许多小型的焊锡或黄金"突块"(面积约1μ2 ),可用以反扣覆接在 TAB 的对应内脚上,以完成"晶粒"(Chip)与"载板"(PCB)各焊垫的互连.此"突块"之角色至为重要,此制程目前国内尚未推广.10、Bumping Process凸块制程指在线路完工的晶圆表面,再制做上微小的焊锡凸块(或黄金凸块),以方便下游进行 TAB与Flip Chip等封装与组装制程.这种尺寸在1mm 左右的微小凸块,其制作技术非常困难,国内至今尚未投入生产.11、C4 Chip Joint,C4芯片焊接利用锡铅之共融合金(63/37) 做成可高温软塌的凸球,并定构于芯片背面或线路正面,对下游电路板进行"直接安装"(DCA),谓之芯片焊接.C4为IBM公司二十多年前所开故的制程,原指"对芯片进行可控制软塌的芯片焊接"(Controlled Collapsed Chip Connection),现又广用于P-BGA对主机板上的组装焊接,是芯片连接以外的另一领域塌焊法.12、Capacitance 电容当两导体间有电位差存在时,其介质之中会集蓄电能量,些时将会有"电容"出现.其数学表达方式C＝Q/V,即电容(法拉)＝电量(库伦)/电压(伏特).若两导体为平行之平板(面积A),而相距d,且该物质之介质常数(Dielectric Constant)为ε时,则C＝εA/d.故知当A、d不变时,介质常数愈低,则其间所出现的电容也将愈小.13、Castallation堡型集成电路器是一种无引脚大型芯片(VLSI)的瓷质封装体,可利用其各垛口中的金属垫与对应板面上的焊垫进行焊接.此种堡型 IC 较少用于一般性商用电子产品,只有在大型计算机或军用产品上才有用途.14、Chip Interconnection芯片互连指半导体集成电路(IC)内心脏部份之芯片(Chip),在进行封装成为完整零件前之互连作业.传统芯片互连法,是在其各电极点与引脚之间采打线方式 (Wire Bonding) 进行;后有"卷带自动结合"(TAB)法;以及最先进困难的"覆晶法" (Flip Chip).后者是近乎裸晶大小的封装法(CSP),精密度非常高.15、Chip on Board 芯片黏着板是将集成电路之芯片,以含银的环氧树脂胶,直接贴合黏着在电路板上,并经由引脚之"打线"(Wire Bonding)后,再加以适当抗垂流性的环氧树脂或硅烷(Silicone)树脂,将 COB 区予以密封,如此可省掉集成电路的封装成本.一些消费级的电子表笔或电子表,以及各种定时器等,皆可利用此方式制造.该次微米级的超细线路是来自铝膜真空蒸着(Vacuum Deposit),精密光阻,及精密电浆蚀刻(Plasma Etching)法所制得的晶圆.再将晶圆切割而得单独芯片后,并续使晶粒在定架中心完成焊装(Die Bond)后,再经接脚打线、封装、弯脚成型即可得到常见的IC.其中四面接脚的大型IC(VLSI)又称"Chip Carrier芯片载体",而新式的 TAB 也是一种无需先行封装的"芯片载体".又自SMT 盛行以来,原应插装的电阻器及电容器等,为节省板面组装空间及方便自动化起见,已将其卧式轴心引脚的封装法,更改而为小型片状体,故亦称为片状电阻器 Chip Resistor ,或片状电容器 Chip Capacitor等.又,Chips是指钻针上钻尖部份之第一面切削刃口之崩坏,谓之Chips.16、Chip On Glass晶玻接装(COG) (芯片对玻璃电路板的直接安装)液晶显像器 (LCD) 玻璃电路中,其各ITO(Indium Tin Oxide)电极,须与电路板上的多种驱动IC互连,才能发挥显像的功能.目前各类大型IC仍广采QFP封装方式,故须先将QFP安装在PCB上,然后再用导电胶(如Ag/Pd膏、Ag膏、单向导电胶等) 与玻璃电路板互连结合.新开故的做法是把驱动用大型IC (Driver LSI)的Chip,直接用"覆晶"方式扣装在玻璃板的ITO电极点上,称为COG法,是一很先进的组装技术.类似的说法尚有COF(Chip on Film)等.Conformal Coating 贴护层,护形完成零件装配的板子, 为使整片板子外形受到仔细的保护起见,再以绝缘性的涂料予以封护涂装,使有更好的信赖性.一般军用或较高层次的装配板,才会用到这种外形贴护层.17、Chip 晶粒、芯片、片状各种集成电路(IC)封装体的心脏位置处,皆装有线路密集的晶粒(Dies)或芯片(Chip),此种小型的"线路片",是从多片集合的晶圆(Wafer)上所切割而来.18、Daisy Chained Design菊瓣环设计指由四周"矩垫"紧密排列所组成之方环状设计,如同菊瓣依序罗列而成的花环.常见者如芯片外围之电极垫,或板面各式QFP之焊垫均是.19、Device 电子组件是指在一独立个体上,可执行独立运作的功能,且非经破坏无法再进一步区分其用途的基本电子零件.20、Dicing芯片分割指将半导体晶圆(Wafer),以钻石刀逐一切割成电路体系完整的芯片(Chip)或晶粒(Die)单位,其分割之过程称为Dicing.21、Die Attach晶粒安装将完成测试与切割后的良好晶粒,以各种方法安装在向外互连的引线架体系上(如传统的Lead Frame或新型的 BGA载板),称为"安晶".然后再自晶粒各输出点(Output)与脚架引线间打线互连,或直接以凸块(Bump)进行覆晶法 (Flip Chip)结合,完成 IC的封装.上述之"晶粒安装",早期是以芯片背面的镀金层配合脚架上的镀金层,采高温结合(T. C. Bond)或超音波结合 (U. C. Bond)下完成结合,故称为 Die Bond.但目前为了节省镀金与因应板面"直接晶粒安装"(DCA或COB)之新制程起见,已改用含银导热胶之接着,代替镀金层熔接,故改称为"Die Attach".22、Die Bonding 晶粒接着Die 亦指集成电路之心脏部份,系自晶圆(Wafer)上所切下一小片有线路的"晶粒",以其背面的金层,与定架(Lead Frame)中央的镀金面,做瞬间高温之机械压迫式熔接(Thermo CompressionBonding,T.C.Bonding).或以环氧树脂之接着方式予以固定,称为Die Bond,完成 IC 内部线路封装的第一步.23、Diode 二极管为半导体组件"晶体管"(Transistor)之一种,有两端点接在一母体上,当所施加电压的极性大小不同时,亦将展现不同导体性质.另一种"发光二极管"可代替仪表板上各种颜色的发光点,比一般灯泡省电又耐用.目前二极管已多半改成 SMT 形式,图中所示者即为 SOT-23 之解剖图.24、DIP(Dual Inline Package)双排脚封装体指具有双排对称接脚的零件,可在电路板的双排对称脚孔中进行插焊.此种外形的零件以早期的各式 IC 居多,而部份"网状电阻器"亦采用之.25、Discrete Component 散装零件指一般小型被动式的电阻器或电容器,有别于主动零件功能集中的集成电路.26、Encapsulating 囊封、胶囊为了防水或防止空气影响,对某些物品加以封包而与外界隔绝之谓.27、End Cap 封头指SMD 一些小型片状电阻器或片状电容器,其两端可做为导电及焊接的金属部份,称为End Cap.28、Flat Pack 扁平封装(之零件)指薄形零件,如小型特殊的IC 类,其两侧有引脚平行伸出,可平贴焊接在板面,使组装品的体积或厚度得以大幅降低,多用于军品,是SMT的先河.29、Flip Chip覆晶,扣晶芯片在板面上的反扣直接结合,早期称为 Facedown Bonding,是以凸出式金属接点(如Gold Bump或Solder Bump)做连接工具.此种凸起状接点可安置在芯片上,或承接的板面上,再用C4焊接法完成互连.是一种芯片在板面直接封装兼组装之技术 (DCA或COB).30、Four Point Twisting四点扭曲法本法是针对一些黏焊在板面上的大型QFP,欲了解其各焊点强度如何的一种外力试验法.即在板子的两对角处设置支撑点,而于其它两对角处施加压力,强迫板子扭曲变形,并从其变形量与压力大小关系上,观察各焊点的强度.31、Gallium Arsenide(GaAs) 砷化镓是常见半导体线路的一种基板材料,其化学符号为GaAs,可用以制造高速IC组件,其速度要比以硅为芯片基材者更快.32、Gate Array闸极数组,闸列是半导体产品的基本要素,指控制讯号入口之电极,习惯上称之为"闸".33、Glob Top圆顶封装体指芯片直接安装于板面(Chip-On-Board)的一种圆弧外形胶封体(Encapsulant) 或其施工法而言.所用的封胶剂有环氧树脂、硅树脂(Silicone,又称聚硅酮) 或其等混合胶类.34、Gull Wing Tead 鸥翼引脚此种小型向外伸出的双排脚,是专为表面黏装SOIC 封装之用,系1971 年由荷兰 Philips 公司所首先开发.此种本体与引脚结合的外形,很像海鸥展翅的样子,故名"鸥翼脚".其外形尺寸目前在 JEDEC 的MS-012 及 -013 规范下,已经完成标准化.35、Integrated Circuit(IC) 集成电路器在多层次的同一薄片基材上(硅材),布置许多微小的电子组件(如电阻、电容、半导体、二极管、晶体管等),以及各种微小的互连(Interconnection)导体线路等,所集合而成的综合性主动零件,简称为I.C..36、J-Lead J 型接脚是PLCC(Plastic Leaded Chip Carrier)"塑料晶(芯)片载体"(即VLSI) 的标准接脚方式,由于这种双面接脚或四面脚接之中大型表面黏装组件,具有相当节省板子的面积及焊后容易清洗的优点,且未焊装前各引脚强度也甚良好不易变形,比另一种鸥翼接脚(Gull Wing Lead)法更容易维持"共面性"(Coplanarity),已成为高脚数SMD 在封装(Packaging)及组装(Assembly)上的最佳方式.37、Lead 引脚,接脚电子组件欲在电路板上生根组装时,必须具有各式引脚而用以完成焊接与互连的工作.早期的引脚多采插孔焊接式,近年来由于组装密度的增加,而渐改成表面黏装式 (SMD)的贴焊引脚.且亦有"无引脚"却以零件封装体上特定的焊点,进行表面黏焊者,是为 Leadless 零件.38、Known Good Die (KGD)已知之良好芯片IC之芯片可称为Chip或Die,完工的晶圆 (Wafer)上有许多芯片存在,其等品质有好有坏,继续经过寿命试验后(Burn-in Test亦称老化试验),其已知电性良好的芯片称为 KGD.不过KGD的定义相当分歧,即使同一公司对不同产品或同一产品又有不同客户时,其定义也都难以一致.一种代表性说法是:「某种芯片经老化与电测后而有良好的电性品质,续经封装与组装之量产一年以上,仍能维持其良率在99. 5%以上者,这种芯片方可称KGD」.39、Lead Frame 脚架各种有密封主体及多只引脚的电子组件,如集成电路器(IC),网状电阻器或简单的二极管三极体等,其主体与各引脚在封装前所暂时固定的金属架,称成 Lead Frame.此词亦被称为定架或脚架.其封装过程是将中心部份的芯片(Die,或 Chip 芯片),以其背面的金层或银层,利用高温熔接法与脚架中心的镀金层加以固定,称为Die Bond.再另金线或铝线从已牢固的芯片与各引脚之间予以打线连通,称为 Lead Bond.然后再将整个主体以塑料或陶瓷予以封牢,并剪去脚架外框,及进一步弯脚成形,即可得到所需的组件.故知"脚架"在电子封装工业中占很重要的地位.其合金材料常用者有 Kovar、Alloy 42 以及磷青铜等,其成形的方式有模具冲切法及化学蚀刻法等.40、Lead Pitch脚距指零件各种引脚中心线间的距离.早期插孔装均为100mil的标准脚距,现密集组装SMT的QFP脚距,由起初的 50mil一再紧缩,经 25mil、20mil、16mil、12. 5mil至9.8mil等.一般认为脚距在25mil (0.653mm)以下者即称为密距(Fine Pitch).41、Multi-Chip-Module (MCM) 多芯片(芯片)模块这是从90 年才开始发展的另一种微电子产品,类似目前小型电路板的IC卡或Smart卡等.不过 MCM所不同者,是把各种尚未封装成体的IC,以"裸体芯片"(Bare Chips)方式,直接用传统"Die Bond"或新式的Flip Chip 或TAB 之方式,组装在电路板上.如同早期在板子上直接装一枚芯片的电子表笔那样,还需打线及封胶,称为COB(Chip On Bond)做法.但如今的 MCM 却复杂了许多,不仅在多层板上装有多枚芯片,且直接以"凸块"结合而不再"打线".是一种高层次 (High End) 的微电子组装.MCM的定义是仅在小板面上,进行裸体芯片无需打线的直接组装,其芯片所占全板面积在70%以上.这种典型的MCM共有三种型式即(目前看来以D型最具潜力): MCM-L:系仍采用PCB各种材质的基板(Laminates),其制造设傋及方法也与PCB完全相同,只是较为轻薄短小而已.目前国内能做IC卡,线宽在5mil孔径到10 mil 者,将可生产此类MCM .但因需打芯片及打线或反扣焊接的关系,致使其镀金"凸块"(Bump)的纯度须达99.99%,且面积更小到1微米见方,此点则比较困难.MCM-C:基材已改用混成电路(Hybrid)的陶瓷板(Ceramic),是一种瓷质的多层板(MLC),其线路与Hybrid类似,皆用厚膜印刷法的金膏或钯膏银膏等做成线路,芯片的组装也采用反扣覆晶法.MCM-D:其线路层及介质层的多层结构,是采用蒸着方式(Deposited)的薄膜法,或Green Tape的线路转移法,将导体及介质逐次迭层在瓷质或高分子质的底材上,而成为多层板的组合,此种 MCM-D 为三种中之最精密者.42、OLB(Outer Lead Bond)外引脚结合是"卷带自动结合"TAB(Tape Automatic Bonding)技术中的一个制程站是指TAB 组合体外围四面向外的引脚,可分别与电路板上所对应的焊垫进行焊接,称为"外引脚结合".这种TAB组合体亦另有四面向内的引脚,是做为向内连接集成电路芯片(Chip 或称芯片)用的,称为内引脚接合(ILB),事实上内脚与外脚本来就是一体.故知TAB技术,简单的说就是把四面密集的内外接脚当成"桥梁",而以OLB 方式把复杂的IC芯片半成品,直接结合在电路板上,省去传统IC事先封装的麻烦.43、Packaging封装,构装此词简单的说是指各种电子零件,完成其"密封"及"成型"的系列制程而言.但若扩大延伸其意义时,那幺直到大型计算机的完工上市前,凡各种制造工作都可称之为"Interconnceted Packaging互连构装".若将电子王国分成许多层次的阶级制度时(Hierarchy),则电子组装或构装的各种等级,按规模从小到大将有:Chip(芯片、芯片制造),Chip Carrier(集成电路器之单独成品封装),Card(小型电路板之组装),及Board(正规电路板之组装)等四级,再加"系统构装"则共有五级.44、Passive Device(Component)被动组件(零件)是指一些电阻器(Resistor)、电容器(Capacitor),或电感器(Incuctor)等零件.当其等被施加电子讯号时,仍一本初衷而不改变其基本特性者,谓之"被动零件";相对的另有主动零件(Active Device),如晶体管(Tranistors)、二极管(Diodes)或电子管(Electron Tube)等.45、Photomask光罩这是微电子工业所用的术语,是指半导体晶圆(Wafer)在感光成像时所用的玻璃底片,其暗区之遮光剂可能是一般底片的乳胶,也可能是极薄的金属膜(如铬).此种光罩可用在涂有光阻剂的"硅晶圆片"面上进行成像,其做法与PCB很相似,只是线路宽度更缩细至微米(1~2μm)级,甚至次微米级(0.5μm)的精度,比电路板上最细的线还要小100倍.(1 mil＝25.4μm).46、Pin Grid Array(PGA)矩阵式针脚封装是指一种复杂的封装体,其反面是采矩阵式格点之针状直立接脚,能分别插装在电路板之通孔中.正面则有中间下陷之多层式芯片封装互连区,比起"双排插脚封装体"(DIP)更能布置较多的I/O Pins.附图即为其示意及实物图.47、Popcorn Effect爆米花效应原指以塑料外体所封装的IC,因其芯片安装所用的银膏会吸水,一旦未加防范而径行封牢塑体后,在下游组装焊接遭遇高温时,其水分将因汽化压力而造成封体的爆裂,同时还会发出有如爆米花般的声响,故而得名.近来十分盛行P-BGA的封装组件,不但其中银胶会吸水,且连载板之BT基材也会吸水,管理不良时也常出现爆米花现象.48、Potting铸封,模封指将容易变形受损,或必须隔绝的各种电子组装体,先置于特定的模具或凹穴中,以液态的树脂加以浇注灌满,待硬化后即可将线路组体固封在内,并可将其中空隙皆予以填满,以做为隔绝性的保护,如TAB电路、集成电路,或其它电路组件等之封装,即可采用Potting法.Potting与Encapsulating很类似,但前者更强调固封之内部不可出现空洞(Voids)的缺陷.49、Power Supply电源供应器指可将电功供应给另一单元的装置,如变压器(Transfomer)、整流器(Rectifier)、滤波器(Filter)等皆属之,能将交流电变成直流电,或在某一极限内,维持其输入电压的恒定等装置.50、Preform预制品常指各种封装原料或焊接金属等,为方便施工起见,特将其原料先做成某种容易操控掌握的形状,如将热熔胶先做成小片或小块,以方便称取重量进行熔化调配.或将瓷质IC 熔封用的玻璃,先做成小珠状, 或将焊锡先做成小球小珠状,以利调成锡膏(Solder Paste)等,皆称为Preform.51、 Purple Plague紫疫当金与铝彼此长久紧密的接触,并曝露于湿气以及高温(350℃以上)之环境中时,其接口间生成的一种紫色的共化物谓之Purple Plague.此种"紫疫"具有脆性,会使金与铝之间的"接合"出现崩坏的情形,且此现象当其附近有硅(Silicone)存在时,更容易生成"三元性"(Ternary)的共化物而加速恶化.因而当金层必须与铝层密切接触时,其间即应另加一种"屏障层"(Barrier),以阻止共化物的生成.故在TAB上游的"凸块"(Bumping)制程中,其芯片(Chip)表面的各铝垫上,必须要先蒸着一层或两层的钛、钨、铬、镍等做为屏障层,以保障其凸块的固着力.(详见电路板信息杂志第66期P.55).52、Quad Flat Pack(QFP)方扁形封装体是指具有方型之本体,又有四面接脚之"大规模集成电路器"(VLSI)的一般性通称.此类用于表面黏装之大型IC,其引脚型态可分成J型脚(也可用于两面伸脚的SOIC,较易保持各引脚之共面性Coplanarity)、鸥翼脚(Gull Wing)、平伸脚以及堡型无接脚等方式.平常口语或文字表达时,皆以QFP为简称,亦有口语称为Quad Pack.大陆业界称之为"大型积成块".53、Radial Lead放射状引脚指零件的引脚是从本体侧面散射而出,如各种DIP或QFP等,与自零件两端点伸出的轴心引脚(Axial lead)不同.54、Relay继电器是一种如同活动接点的特殊控制组件,当通过之电流超过某一"定值"时,该接点会断开(或接通),而让电流出现"中断及续通"的动作,以刻意影响同一电路或其它电路中组件之工作.按其制造之原理与结构,而制作成电磁圈、半导体、压力式、双金属之感热、感光式及簧片开关等各种方式的继电器,是电机工程中的重要组件.55、Semi-Conductor半导体指固态物质(例如Silicon),其电阻系数(Resistivity)是介乎导体与电阻体之间者,称为半导体.56、Separable Component Part可分离式零件指在主要机体上的零件或附件,其等与主体之间没有化学结合力存在,且亦未另加保护皮膜、焊接或密封材料(Potting Compound)等补强措施;使得随时可以拆离,称为"可分离式零件".57、Silicon硅是一种黑色晶体状的非金属原素,原子序14,原子量28,约占地表物质总重量比的25%,其氧化物之二氧化硅即砂土主要成份.纯硅之商业化制程,系将SiO2 经由复杂程序的多次还原反应,而得到99.97%的纯硅晶体,切成薄片后可用于半导体"晶圆"的制造,是近代电子工业中最重要的材料.58、Single-In-line Package(SIP)单边插脚封装体是一种只有一直排针柱状插脚,或金属线式插脚的零件封装体,谓之SIP59、Solder Bump焊锡凸块芯片(Chip)可直接在电路板面上进行反扣焊接(Filp Chip on Board),以完成芯片与电路板的组装互连.这种反扣式的COB覆晶法,可以省掉芯片许多先行封装(Package) 的制程及成本.但其与板面之各接点,除PCB需先备妥对应之焊接基地外,芯片本身之外围各对应点,也须先做上各种圆形或方形的微型"焊锡凸块",当其凸块只安置在"芯片"四周外围时称为FCOB,若芯片全表面各处都有凸块皆布时,则其覆晶反扣焊法特称为"Controlled Collapsed Chip Connection"简称C4法.60、Solder Colum Package锡柱脚封装法是IBM公司所开发的制程.系陶瓷封装体C-BGA以其高柱型锡脚在电路板上进行焊接组装之方法.此种焊锡柱脚之锡铅比为90/10,高度约150mil,可在柱基加印锡膏完成熔焊.此锡柱居于PCB与C-BGA之间,有分散应力及散热的功效,对大型陶瓷零件(边长达35mm~64mm)十分有利.61、Spinning Coating自转涂布半导体晶圆(Wafer)面上光阻剂之涂布,多采自转式涂布法.系将晶圆装设在自转盘上,以感光乳胶液小心浇在圆面中心,然后利用离心力(Centrifugal Force)与附着力两者较劲后的平衡,而在圆面上留下一层均匀光阻皮膜的涂布法称之.此法亦可用于其它场合的涂布施工.62、Tape Automated Bonding (TAB)卷带自动结合是一种将多接脚大规模集成电路器(IC)的芯片(Chip),不再先进行传统封装成为完整的个体,而改用TAB 载体,直接将未封芯片黏装在板面上.即采"聚亚醯胺"(Polyimide)之软质卷带,及所附铜箔蚀成的内外引脚当成载体,让大型芯片先结合在"内引脚"上.经自动测试后再以"外引脚"对电路板面进行结合而完成组装.这种将封装及组装合而为一的新式构装法,即称为TAB法.此TAB 法不但可节省IC 事前封装的成本,且对300 脚以上的多脚VLSI,在其采行 SMT 组装而困难重重之际,TAB将是多脚大零件组装的新希望(详见电路板信息杂志第66期之专文).63、Thermocompression Bonding热压结合是IC的一种封装方法,即将很细的金线或铝线,以加温加压的方式将其等两线端分别结合在芯片(芯片)的各电极点与脚架(Lead Frame)各对应的内脚上,完成其功能的结合,称为"热压结合",简称T.C.Bond.64、Thermosonic Bonding热超音波结合指集成电路器中,其芯片与引脚间"打线结合"的一种方法.即利用加热与超音波两种能量合并进行,谓之Thermosonic Bonding,简称TS Bond.。
IC封装术语(中英文对照)
IC封装术语(中英文对照)1、S OW (Small Outline Package(Wide-Jype))宽体SOP部分半导体厂家采用的名称。
2、S OF(small Out-Line package)小外形封装。
表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L字形)。
材料有塑料和陶瓷两种。
另外也叫SOL和DFP SOP除了用于存储器LSI夕卜，也广泛用于规模不太大的ASSP等电路。
在输入输出端子不超过10〜40的领域，SOP是普及最广的表面贴装封装。
引脚中心距 1.27mm,引脚数从8〜44。
另外，引脚中心距小于1.27mm的SOP也称为SSOP装配高度不到1.27mm的SOP也称为TSOP见SSOP TSOP。
还有一种带有散热片的SOP3、S ONF(Small Out-Line Non-Fin)无散热片的SOP与通常的SOP相同。
为了在功率IC封装中表示无散热片的区别，有意增添了NF(non-fin)标记。
部分半导体厂家采用的名称(见SOP。
4、S QL(Small Out-Line L-leaded package)按照JEDEC美国联合电子设备工程委员会)标准对SOP所采用的名称(见SOP。
5、S OJ(Small Out-Line J-Leaded Package)J形引脚小外型封装。
表面贴装型封装之一。
引脚从封装两侧引出向下呈J字形，故此得名。
通常为塑料制品，多数用于DRAM和SRAM等存储器LSI电路，但绝大部分是DRAM用SOJ封装的DRAM器件很多都装配在SIMM上。
引脚中心距1.27mm，引脚数从20至40(见SIMM。
6、S OIC(small out-line integrated circuit)SOP的别称(见SOP。
国外有许多半导体厂家采用此名称。
7、S OI(small out-line I-leaded package)I形引脚小外型封装。
表面贴装型封装之一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
详细解析常见IC封装术语发布时间：2008-8-14 10:59:10 来源：中国芯片资料网—中国电子芯片资源网|全国专业的电子芯片资源基地|电子元件供应之家|芯片之家信息中心在电子行业中，大家一般只对封装有大概的了解，具体封装是一个什么概念就不知道了1、BGA(ball grid array)球形触点陈列，表面贴装型封装之一。
在印刷基板的背面按陈列方式制作出球形凸点用以代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。
也称为凸点陈列载体(PAC)。
引脚可超过200，是多引脚LSI 用的一种封装。
封装本体也可做得比QFP(四侧引脚扁平封装)小。
例如，引脚中心距为1.5mm 的360 引脚BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。
而且BGA 不用担心QFP 那样的引脚变形问题。
该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有可能在个人计算机中普及。
最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。
现在也有一些LSI 厂家正在开发500 引脚的BGA。
BGA 的问题是回流焊后的外观检查。
现在尚不清楚是否有效的外观检查方法。
有的认为，由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。
美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为GPAC(见OMPAC 和GPAC)。
2、BQFP(quad flat package with bumper)带缓冲垫的四侧引脚扁平封装。
QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以防止在运送过程中引脚发生弯曲变形。
美国半导体厂家主要在微处理器和ASIC 等电路中采用此封装。
引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。
3、碰焊PGA(butt joint pin grid array)表面贴装型PGA 的别称(见表面贴装型PGA)。
4、C－(ceramic)表示陶瓷封装的记号。
例如，CDIP 表示的是陶瓷DIP。
是在实际中经常使用的记号。
5、Cerdip用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。
带有玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。
引脚中心距2.54mm，引脚数从8 到42。
在japon，此封装表示为DIP－G(G 即玻璃密封的意思)。
6、Cerquad表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。
带有窗口的Cerquad 用于封装EPROM 电路。
散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～2W 的功率。
但封装成本比塑料QFP 高3～5 倍。
引脚中心距有1.27mm、0.8mm、0.65mm、0.5mm、0.4mm 等多种规格。
引脚数从32 到368。
7、CLCC(ceramic leaded chip carrier)带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形。
带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。
此封装也称为QFJ、QFJ－G(见QFJ)。
8、COB(chip on board)板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与基板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用树脂覆盖以确保可靠性。
虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和倒片焊技术。
9、DFP(dual flat package)双侧引脚扁平封装。
是SOP 的别称(见SOP)。
以前曾有此称法，现在已基本上不用。
10、DIC(dual in-line ceramic package)陶瓷DIP(含玻璃密封)的别称(见DIP).11、DIL(dual in-line)DIP 的别称(见DIP)。
欧洲半导体厂家多用此名称。
12、DIP(dual in-line package)双列直插式封装。
插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种。
DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。
引脚中心距2.54mm，引脚数从6 到64。
封装宽度通常为15.2mm。
有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。
但多数情况下并不加区分，只简单地统称为DIP。
另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。
13、DSO(dual small out-lint)双侧引脚小外形封装。
SOP 的别称(见SOP)。
部分半导体厂家采用此名称。
14、DICP(dual tape carrier package)双侧引脚带载封装。
TCP(带载封装)之一。
引脚制作在绝缘带上并从封装两侧引出。
由于利用的是TAB(自动带载焊接)技术，封装外形非常薄。
常用于液晶显示驱动LSI，但多数为定制品。
另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。
在japon，按照EIAJ(japon 电子机械工业)会标准规定，将DICP 命名为DTP。
15、DIP(dual tape carrier package)同上。
japon电子机械工业会标准对DTCP 的命名(见DTCP)。
16、FP(flat package)扁平封装。
表面贴装型封装之一。
QFP 或SOP(见QFP 和SOP)的别称。
部分半导体厂家采用此名称。
17、flip-chip倒焊芯片。
裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸点与印刷基板上的电极区进行压焊连接。
封装的占有面积基本上与芯片尺寸相同。
是所有封装技术中体积最小、最薄的一种。
但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可靠性。
因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
18、FQFP(fine pitch quad flat package)小引脚中心距QFP。
通常指引脚中心距小于0.65mm 的QFP(见QFP)。
部分导导体厂家采用此名称。
19、CPAC(globe top pad array carrier)美国Motorola 公司对BGA 的别称(见BGA)。
20、CQFP(quad fiat package with guard ring)带保护环的四侧引脚扁平封装。
塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变形。
在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。
这种封装在美国Motorola 公司已批量生产。
引脚中心距0.5mm，引脚数最多为208 左右。
21、H-(with heat sink)表示带散热器的标记。
例如，HSOP 表示带散热器的SOP。
22、pin grid array(surface mount type)表面贴装型PGA。
通常PGA 为插装型封装，引脚长约3.4mm。
表面贴装型PGA 在封装的底面有陈列状的引脚，其长度从1.5mm 到2.0mm。
贴装采用与印刷基板碰焊的方法，因而也称为碰焊PGA。
因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得不怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。
封装的基材有多层陶瓷基板和玻璃环氧树脂印刷基数。
以多层陶瓷基材制作封装已经实用化。
23、JLCC(J-leaded chip carrier)J 形引脚芯片载体。
指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。
部分半导体厂家采用的名称。
24、LCC(Leadless chip carrier)无引脚芯片载体。
指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。
是高速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。
25、LGA(land grid array)触点陈列封装。
即在底面制作有阵列状态坦电极触点的封装。
装配时插入插座即可。
现已实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速逻辑LSI 电路。
LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。
另外，由于引线的阻抗小，对于高速LSI 是很适用的。
但由于插座制作复杂，成本高，现在基本上不怎么使用。
预计今后对其需求会有所增加。
26、LOC(lead on chip)芯片上引线封装。
LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片的中心附近制作有凸焊点，用引线缝合进行电气连接。
与原来把引线框架布置在芯片侧面附近的结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。
27、LQFP(low profile quad flat package)薄型QFP。
指封装本体厚度为1.4mm 的QFP，是japon电子机械工业会根据制定的新QFP 外形规格所用的名称。
28、L－QUAD陶瓷QFP 之一。
封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。
封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。
是为逻辑LSI 开发的一种封装，在自然空冷条件下可容许W3的功率。
现已开发出了208 引脚(0.5mm 中心距)和160 引脚(0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
29、MCM(multi-chip module)多芯片组件。
将多块半导体裸芯片组装在一块布线基板上的一种封装。
根据基板材料可分为MCM－L，MCM－C 和MCM－D 三大类。
MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。
布线密度不怎么高，成本较低。
MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使用多层陶瓷基板的厚膜混合IC 类似。
两者无明显差别。
布线密度高于MCM－L。
MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组件。
布线密谋在三种组件中是最高的，但成本也高。
30、MFP(mini flat package)小形扁平封装。
塑料SOP 或SSOP 的别称(见SOP 和SSOP)。
部分半导体厂家采用的名称。
31、MQFP(metric quad flat package)按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。