EMI相关的Layout走线规则
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1、PCB不能有直角走线,直角走线会导致阻抗不连续,导致信号发射,从而产生振铃或过冲,形成强烈的EMI辐射。
2、PCB走线特别是时钟线与总线的粗细应保持一致,粗细不一致时,走线阻抗会发生突变,导致信号发射,从而产生振铃或过冲,形成强烈的EMI辐射。直角时或粗细不一致时,导线横截面积改变,阻抗突变,会导致反射(电流振荡,方波上升沿上升时间变短,上升沿变陡,缚利叶变换时下降沿越平滑,高频范围变大,EMI FAIL风险变大)造成能量的叠加,导致EMI noise。另外有五种端接方式都是为了阻抗匹配。
3、尽量避免相邻布线层的层设置,无法避免时,应使相邻布线层中相互垂直或平行走线长度小于1000mil,减小平行走线之间的串扰。会形成杂散电容。
4、如果单板有内部信号走线层,则时钟等关键信号线布在内层。将关键信号布在内部走线层可以起到屏蔽的作用。
5、时钟线两侧建议包地线,包地线每隔3000mil接地,保证各包地线上各点电位相等,使信号的回流路径走在预先设定好的地线上,避免crosstalk和coupling到其它线路。
6、时钟、总线、射频线等关键信号走线和其他同层平行走线应满足3W原则,避免信号之间的串扰。原理同第三条。
7、电流大于等于1A电源所用的表贴保险丝、磁珠、电感、钽电容的焊盘应不少于两个过孔接到平面层,减少过孔等效阻抗。两个wire孔下地可以减小电感。
8、差分信号线应同层,等长,并行走线,保持阻抗一致,差分线间无其它走线,保证差分线对的共模阻抗相等,提高其抗干扰能力。差分信号大小相等,方向相等,从EE方面,如果信号到达时间不等,会造成误操作,从EMI考虑,差分信号平行走线noise能相互抵消。
9、关键信号走线一定不能跨分割区走线(包括过孔,焊盘导致的参考平面间隙),跨分割区走线会导致信号回路面积的增大。
10、信号跨其回流平面分割的情况不可避免时,建议在信号跨分割附近采用桥接电容方式处理,电容取值为1nF。信号跨分割时,常常会导致其回路面积增大,采用桥接地方式是人为的为其设置信号回路。加电容是高频充当导线。
11、单板上的滤波器(滤波电路)下方不要有其他无关信号走线,分布电容会削弱滤波器的滤波效果。
12、滤波器(滤波电路)的输入,输出信号不能相互平行,交叉走线,避免滤波前后的走线直接噪声耦合。
13、关键信号线距参考平面边沿大于等于20H(H 为线距离参考平面的高度),抑制边缘辐射效应。
14、对于金属外壳接地元件,应在其投影区的顶层上铺接地铜皮,通过金属外壳接地铜皮之间的分布电
容来抑制其对外辐射和提高抗扰度。
15、在单层板或双层板中,布线时应该注意“回路面积最小化”设计,回路面积越小,回路对外辐射越小,并且抗干扰能力越强。
16、信号线(特别是关键信号线)换层时,应在其换层过孔附近设计地过孔,可以减小信号回路面积。
17、时钟线、总线、射频线等强辐射信号线远离接口外出信号线,避免强辐射信号线上的干扰耦合到外出信号线上,向外辐射。
18、敏感信号如复位信号线、片选信号线、系统控制信号等远离外出信号线,接口外出信号线常常带进外来干扰,耦全到敏感信号线进会导致系统误操作。
19、在单面板和双面板中,滤波电容的走线应先经过滤波电容滤波,再到器件管脚,使电源电压先经过滤波再给IC供电,并且IC回馈给电源的噪声也会被电容先滤掉。
20、在单面板和双面板中,如果电源走线很长,应每隔3000mil对地加去耦电容,电容取值为10uF-1000pF,滤除电源线上的高频噪声。
21、滤波电容的接地线和接电源线应该尽可能粗、短,等效串联电感会降低电容的谐振频率,削弱其高频滤波效果。