8421码转化为余三码
8421码到余三循环码的转换电路仿真课设报告
东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。
输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。
设计建立在硬件和软件两个平台的基础上。
硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。
软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。
数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。
2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。
列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。
然后根据卡诺图进行化简，得出最简表达式。
最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。
即可得到8421码对余三循环码的转换。
真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。
第3章习题答案
思考题：题3.1.1 组合逻辑电路在结构上不存在输出到输入的 ，因此 状态不影响 状态。
答：反馈回路、输出、输入。
题3.1.2 组合逻辑电路分析是根据给定的逻辑电路图，而确定 。
组合逻辑电路设计是根据给定组合电路的文字描述，设计最简单或者最合理的 。
答：逻辑功能、逻辑电路。
题3.2.1 一组合电路输入信号的变化顺序有以下三种情况，当 时，将可能出现竞争冒险。
（A ）00→01→11→10 （B ）00→01→10→11 （C ）00→10→11→01 答：B题3.2.2 清除竞争冒险的常用方法有（1）电路输出端加 ；（2）输入加 ；（3）增加 。
答：电容，选通脉冲，冗余项。
题3.2.3 门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。
（ ） 答：×题3.2.4 根据毛刺产生的方向，组合逻辑的冒险可分为 冒险和 冒险。
答：1型、0型。
题3.2.5 传统的判别方法可采用 和 法来判断组合电路是否存在冒险。
答：代数法、卡诺图。
题3.3.1 进程行为之间执行顺序为 ，进程行为内部执行顺序为 。
答：同时、依次。
题3.3.2 行为描述的基本单元是 ，结构描述的基本单元是 。
答：进程、调用元件语句。
题3.3.3 结构体中的每条VHDL 语句的执行顺序与排列顺序 。
答：无关题3.4.1串行加法器进位信号采用 传递，而并行加法器的进位信号采用 传递。
（A ）超前，逐位 （B ）逐位，超前 （C ）逐位，逐位 （D ）超前，超前 答：B题3.4.2 一个有使能端的译码器作数据分配器时，将数据输入端信号连接在 。
答：使能端题 3.4.3 优先编码器输入为70I I -（0I 优先级别最高），输出为2F 、1F 、0F （2F 为高位）。
当使能输入00,651====I I I S 时，输出012F F F 应为 。
答：110题3.4.4 用4位二进制比较器7485实现20位二进制数并行比较，需要 片。
8421BCD码与余三码地相互转换
《数字逻辑电路》课程设计报告书2018年6月课程设计报告书设计内容及功能说明设计内容：使用“与”门（74LS08）、“或”门（74LS32）、非门（74LS04）、七段数码管译码器驱动器（74LS48）、三输入“或”门74LS27、“异或门”74LS86，设计8421BCD码转换成余3码及余3码转换成8421BCD码。
根据题意，要将8421BCD码转换成余3码及余3码转换成8421BCD 码就必须得根据转换的规则来实现。
其中8421BCD码转换成余三码时，8421BCD码有0000—0110七种输入，另外有1101—1111是3种输入，这三种输入转换成余三码后用单个数码管无法进行显示；余3码转换成8421BCD码时，余三码有0011—1111十三种输入，另外有0000—0010是三种输入单一数码管无法显示的，因此我们可以用这些无关小项来化简逻辑函数，从而得到优化的逻辑电路，正确的完成设计的要求。
功能说明：集成电路名称及引脚符号74LS08与门74LS32或门设计内容及功能说明74LS04非门74LS27三输入“或”门74LS48七段数码管译码器驱动器3.写出逻辑函数表达式根据输出和输入的逻辑关系真值表得到如下逻辑函数表达式。
“8421BCD 码转余3码”：)15,14,13(d )12,10,8,6,4,2,0(m ),,,(00)15,14,13(d )12,11,8,7,4,3,0(m ),,,(1)d(13,14,15)12,11,10,9,4,3,2,1(m ),,,(2)15,14,13(d )12,11,10,9,8,7,6,5(m ),,,(3∑+∑=∑+∑=∑+∑=∑+∑=D C B A D C B A O D C B A O D C B A O“余3码转8421BCD 码”：d(0,1,2))14,12,10,8,6,4(m ),,,(0d(0,1,2))14,13,10,9,6,5(m ),,,(1d(0,1,2))15,10,9,8,7(m ),,,(2)2,1,0(d )15,14,13,12,11(m ),,,(3∑+∑=∑+∑=∑+∑=∑+∑=D C B A Y D C B A Y D C B A Y D C B A Y通过卡诺图化简逻辑函数A ，B ，C 和D ，画出逻辑函数A ，B ，C 和D 的卡诺图如下。
8421码到余三循码的转换电路仿真课设报告
东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。
输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。
设计建立在硬件和软件两个平台的基础上。
硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。
软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。
数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。
2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。
列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。
然后根据卡诺图进行化简，得出最简表达式。
最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。
即可得到8421码对余三循环码的转换。
真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。
8421bcd转换为余三码的方法
8421bcd转换为余三码的方法在计算机语言中，8421BCD是一种常用的数字编码方式，但在一些场合下，也需要将它转换为余三码的形式。
余三码已被广泛应用于数字电路的设计和计算机组成原理中。
下面，我们将分步骤介绍如何将8421BCD转换为余三码。
第一步：将8421BCD拆分成4位二进制数8421BCD指的是使用四个数码位来表示一个十进制数的一种编码方式。
8、4、2、1分别代表二进制数的8、4、2、1位。
将一个8421BCD数拆分成4位二进制数，是将每个数码位的数值转换成二进制数。
例如，将BCD码“0110 1001”拆分成4位二进制数就是“0110 1001”，因为每个数码位数值的8421BCD编码都可以直接转换成二进制数。
第二步：将每个二进制数转换为余数将二进制数转换为余数可以使用模三运算。
模三运算是指将一个数除以三后的余数。
对于一个二进制数，如果它的末位是1，则除以3后余1；如果末位是0，则除以3的余数为0。
例如，二进制数“1101”除以3的余数等于2，因为它的末位是1，“110”除以3的余数为0。
所以，“0110 1001”转换成余数的结果就是“010 010 101”。
第三步：将余数按倒序连接将余数按倒序连接就可以得到余三码。
这是因为在余三码中，高位和低位的顺序和二进制数是相反的。
例如，在二进制数中一个数的低位是在右边，而在余三码中，它的低位是在左边。
因此，在将多个余数连接在一起时，需要按倒序连接，才能得到正确的结果。
综上所述，将8421BCD转换为余三码需要完成三个步骤。
第一步是将8421BCD拆分成4位二进制数，第二步是将二进制数转换为余数，第三步是将余数按倒序连接。
这种转换方法可以帮助我们在数字电路设计和计算机组成原理中更好地应用余三码。
数字逻辑课后答案第二章
数字逻辑课后答案第⼆章第⼆章组合逻辑1. 分析图中所⽰的逻辑电路，写出表达式并进⾏化简2. 分析下图所⽰逻辑电路，其中S3、S2、S1、S0为控制输⼊端，列出真值表，说明 F 与 A 、B 的关系。
F1=F2=F=F 1F 2=BF = AB + B = ABA F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC1SB BS A ++32S B A ABS +1S B BS A ++3. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能。
解： F1==真值表如下：当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=0裁判判决电路，A 为主裁判，在A 同意的前提下，只要有⼀位副裁判（B ，C ）同意，成绩就有效。
F2=真值表如下：CB BC A C AB C B A +++ABCC B A ABC C B A C B A +⊕=++)(A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111AC BC AB C A C B B A ++=++当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。
4.图所⽰为数据总线上的⼀种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。
解：F=只有当变量A0~A15全为0时，F = 1；否则，F = 0。
因此，电路的功能是判断变量是否全部为逻辑“0”。
5. 分析下图所⽰逻辑电路，列出真值表，说明其逻辑功能解：因此，这是⼀个四选⼀的选择器。
6. 下图所⽰为两种⼗进制数代码转换器，输⼊为余三码，输出为什么代码？解：A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000011111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=这是⼀个余三码⾄8421 BCD 码转换的电路7. 下图是⼀个受 M 控制的4位⼆进制码和格雷码的相互转换电路。
8421码到余三循环码的转换电路仿真课设报告材料
东北大学分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。
输出为余三循环码2. 输出要具有数显功能三、设计报告的容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。
设计建立在硬件和软件两个平台的基础上。
硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。
软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。
数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。
2.设计容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。
列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。
然后根据卡诺图进行化简，得出最简表达式。
最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。
即可得到8421码对余三循环码的转换。
真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A——CX3=B——C——+ A——BCD+A——B——D——X2=A B——C——D——+A——B+A——C+A——DX1=A B——C——+A——BD+A——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。
8421BCD码与余三码的相互转换
数字逻辑电路》课程设计报告书题目名称：余三码和8421BCD码相互转化的逻辑电路学院：专业：机电工程学院电子信息工程班级：2016 级 1 班学号：1X01131XXX 姓名：XXX指导教师：XXX2018 年 6 月课程设计报告书1. 掌握组合逻辑电路的基本概念与结构。
2. 认识基本门电路 74LS08、74LS32、 74LS04、74LS48、 74LS27、74LS86的各端口，并能够正确的使用。
3. 了解 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码的工作原理， 调试及故障排除方法。
4. 掌握芯片间的逻辑关系，准确的进行连线。
设计内容：使用“与”门（ 74LS08）、“或”门（ 74LS32）、非门（ 74LS04）、 七段数码管译码器驱动器（ 74LS48）、三输入“或”门 74LS27、“异或门”74LS86，设计 8421BCD 码转换成余 3 码及余 3 码转换成 8421BCD 码。
根据题意，要将 8421BCD 码转换成余 3 码及余 3码转换成 8421BCD 码 就必须得根据转换的规则来实现。
其中 8421BCD 码转换成余三码时， 8421BCD 码有0000—0110七种输入，另外有 1101—1111是 3 种输入，这三 种输入转换成余三码后用单个数码管无法进行显示； 余 3 码转换成 8421BCD 码时，余三码有0011—1111十三种输入，另外有 0000—0010 是三种输入单 一数码管无法显示的， 因此我们可以用这些无关小项来化简逻辑函数， 从而 得到优化的逻辑电路，正确的完成设计的要求。
功能说明：设 计 目 的设计 内容 及功能 说明集成电路名称及引脚符号74LS08 与门 74LS32 或门74LS27 三输入“或”74LS04 非门门设计内容及功能说明74LS48 七段数码管译码器驱动器8421BCD码转余3 码”设计步骤余3 码转8421BCD码”根据卡诺图，逻辑函数化简结果如下所示8421BCD码转余3 码”O3(A,B,C, D) A BD BC O2( A,B,C, D) BC BCDBD O1( A,B,C, D) CD CD O0( A,B,C,D) D “余3 码转8421BCD码” Y3(A,B,C, D) AB ACDY2(A,B,C, D) BC BCD BCD Y1(A, B,C,D) CDCD Y0(A, B,C,D) D 4. 画出组合逻辑电路设计步骤5. 调试从 A,B,C,D 端输入 8421BCD 码得到的 O3，O2，O1，O0和输入余 3 码得到的Y3，Y2，Y1，Y0如图所示，与预期结果相同。
数字逻辑课后题讲解
第二章 组合逻辑下图所示为两种十进制数代码转换器，输入为余三码，输出为什么代码？解：这是一个余三码 至8421 BCD 码转换的电路已知输入信号A,B,C,D 的波形如下图所示，选择适当的集成逻辑门电路，设计产生输出 F 波形的组合电路（输入无反变量）解：列出真值表如下：W= AB+ACD X = BC+BD+BCD Y = CD+CD Z = D)(D C A C B A D C B D B B A F 或+++=9. 用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示有两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，并选出合适的集成电路来实现。
解：设：三台设备分别为 A 、B 、C ： “1”表示有故障，“0”表示无故障；红、黄、绿灯分别为Y1、Y2、Y3：“1”表示灯亮；“0”表示灯灭。
据题意列出真值表如下：于是得：13.用一片4:16线译码器将8421BCD 码转换成余三码，写出表达式 解:C B A C B A Y C B A BC Y C B A Y ++==⊕+=⊕⊕=3)(21)8,6,4,2,0(),,,()8,7,4,3,0(),,,()9,4,3,2,1(),,,()9,8,7,6,5(),,,(∑=∑=∑=∑=D C B A Z D C B A Y D C B A X D C B A W设计二进制码/格雷码转换器 解：真值表B 12A 2B4：16线译码器Y 6Y 8Y 2Y 4Y 3Y 7Y 2Y 6得：18. 设计一个血型配比指示器。
解： 用XY 表示供血者代码，MN 表示受血者代码。
代码设定如下：XY = 00 A 型 MN = 00 A 型 01 B 型 01 B 型 10 AB 型 10 AB 型 11 O 型 11 O 型得：F 1 = Σ(0,2,5,6,10,12,13,14,15)19. 设计保密锁。
北邮数电实验报告
北京邮电大学实验报告实验名称： 数电电路与逻辑设计实验学院：信息与通信工程学院班 级： 姓 名： 学 号： 班内序号：日期：一． 实验一：QuartusII 原理图输入法设计1. 实验名称和实验任务要求(1)用逻辑门设计实现一个半加器，仿真验证其功能，并生成新的半加器图形模块 元。
(2)用(1)中生成的半加器模块和逻辑门设计实现一个全加器，仿真验证其功能，并下载到实验板测试，要求用拨码开关设定输入信号，发光二极管显示输出信号入信号。
(3)用3线-8线译码器（74LS138）和逻辑门设计实现函数F=A B C +A B C +AB C +A B C 。
2.实验原理图及波形图（1）半加器（2）全加器（3）74LS383.仿真波形图分析(1)半加器：输入为a，b，输出S，CO（进位）。
当ab都为0时，半加和s=0，进位端co=0。
当ab都为1时，半加和s=0，进位端co=1。
当a=1,b=0或a=0,b=1时，半加和s=1，进位端co=0。
(2)全加器：输入a，b，输出S，CO（进位），ci（低进位）。
当a=0，b=0,ci=0,输出s=0，co=0。
当a=0，b=1或a=1，b=0又ci=0,输出s=1，co=0。
当a=0，b=0,ci=1,输出s=1，co=0。
(3)74LS138输入A,B,C,输出为3。
四个输出对应F中的四个最小项，Y0、Y2、Y4、Y7，以实现函数功能。
二．实验二：用VHDL设计与实现组合逻辑电路1.实验名称和实验任务要求(1)用VHDL语言设计实现一个共阴极7段数码管译码器，仿真验证其功能。
要求用拨码开关设定输入信号，7段数码管显示输出信号。
(2)用VHDL语言设计实现一个8421码转换为余3码的代码转换器，仿真验证其功能。
要求用拨码开关设定输入信号，发光二极管显示输出信号。
(3)用VHDL语言设计实现一个4位二进制奇校验器，输入奇数个’1’时，输出为’1’，否则输出’0’，仿真验证其功能。
8421BCD码格雷码余3码编码方法
8421BCD码格雷码余3码编码方法编码是信息处理领域中常见的一种技术，用于将数据转换为特定的编码形式，以便在传输或存储过程中更加高效地使用和处理数据。
在计算机科学和电子通信中，8521BCD码、格雷码和余3码是常用的编码方法之一、下面将详细介绍这三种编码方法。
1.8421BCD码：8421BCD码即二进制码-十进制码。
它使用4位二进制码（对应16进制的0-F）来表示一个十进制数。
8421BCD码的特点是具有固定的位权和容易进行十进制和二进制之间的转换。
其中，每一位的位权从右往左依次为8、4、2、1、例如，十进制数7的8421BCD码表示为01118421BCD码虽然具有固定的位权，但存在编码浪费问题。
由于每一位只能表示4位二进制数，因此在表示一个十进制数时需要使用更多的二进制位数。
例如，十进制数15的8421BCD码表示为00010101，占用了8位二进制数，而十进制数15在二进制中可以用4位数表示（即1111）。
因此，8421BCD码的编码效率较低。
2.格雷码：格雷码又称为反射码，它是一种二进制码的变形，相邻的两个码之间只有一个位数的差异。
格雷码的特点是编码过程中只有一位发生改变，这样在传输或存储过程中更加高效，避免了传统二进制码由于1位变化导致的多位错误。
例如，对于3位格雷码来说，它由000、001、011、010、110、111、101、100这样的序列组成。
格雷码在数字电路设计、数据通信和精确测量等领域具有广泛的应用。
例如，在数字电路设计中，格雷码可以用作计数器的输入，以避免计数器在计数过程中产生不稳定的状态。
3.余3码：余3码是一种类似于格雷码的编码形式，它的特点是相邻的两个码之间只有一位数的差异，并且不能存在三个连续的1或0。
余3码的编码过程通常使用状态转换表来确定。
例如，对于3位余3码来说，它由000、001、010、012、021、022、122、120、110、111、101、100这样的序列组成。
八位二进制码转化为BCD码及余三码、BCD码转化余三码
河南科技大学课程设计说明书课程名称 EDA技术题目八位二进制转化为BCD码及余三码、BCD码转化为余三码学院车辆与动力工程学院班级学生姓名指导教师日期2012年7月14号八位二进制码转化为BCD码及余三码、BCD码转化余三码摘要八位二进制数转化为BCD码和余三码的转换在计算机语言中起到了非常重要的作用，通过这次的课程设计让我们更好地掌握二进制数转化为BCD 码和余三码。
二进制转化为余三码不能直接转化，只能通过BCD码为中介进而转化成余三码。
余三码（余3码）是由8421BCD码加上0011形成的一种无权码，由于它的每个字符编码比相应的8421BCD码多3，故称为余三码。
BCD码的一种。
余三码是一种对9的自补代码，因而可给运算带来方便。
其次，在将两个余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。
修正的方法是：如果有进位，则结果加3；如果无进位，则结果减3。
如，（526）10进制=（0101 0010 0110）8421BCD码=（1000 0101 1001）余3码EDA技术打破了软件和硬件间的壁垒，使计算机的软件技术与硬件实现、设计效率与产品性能合二为一，它代表了电子设计技术和应用技术的发展方向。
VHDL主要用于描述数字系统的接口，结构和功能，它的语法简单易懂，移植性好。
本设计采用VHDL，Altera公司的Quartus II软件仿真，来实现八位二进制到BCD和BCD到余三码的转换。
由于八位二进制的最大范围是0~255，而八位BCD码的范围是0~99，故在转换时输入信号只能取99以内的数。
关键词：八位二进制、BCD码、余三码、VHDL目录第一章绪论 (1)§1.1 课程设计题目 (1)§1.2 设计目的 (2)§1.3 课程设计要求 (2)第二章EDA、VHDL简介 (3)§2.1 EDA简介 (3)§2.2 VHDL简介 (3)第三章设计过程 (5)§3.1设计规划 (5)§3.2各个模块设计及原理图 (5)§3.2.1八位二进制码转化为八位BCD码 (5)§3.2.2八位BCD码转化为八位余三码 (6)§3.2.3八位二进制码转化为8位余三码 (7)第四章系统仿真 (9)§4.1八位二进制码转化为八位BCD码仿真及分析 (9)§4．2八位BCD码转化为八位余三码仿真及分析 (9)§4.3八位二进制码转化为八位余三码仿真及分析 (10)第五章总结 (11)参考文献 (12)第一章绪论随着计算机科学与技术突飞猛进地发展，用数字电路进行信号处理的优势也更加突出，自20世纪70年代开始，这种用数字电路处理模拟信号的所谓“数字化”浪潮已经席卷了电子技术几乎所有的应用领域EDA是电子设计自动化（Electronic Design Automation）的缩写，在20世纪90年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。
8421的解法
8421的解法
8421是一种编码方法，也称为BCD编码。
它将十进制数转换为由四个数字组成的二进制数，每个数字的权值分别是1、4、16、64。
下面是8421编码的解法：
1. 将要转换的十进制数除以10，得到商和余数。
2. 将商作为第一位数字，余数作为第二位数字，用二进制表示，并将每个数字的权值表示为1、4、16、64。
3. 重复步骤2，直到商为0为止。
4. 得到的结果就是8421编码的表示形式。
例如，将十进制数23转换为8421编码：
1. 23除以10得到2余3。
2. 将2作为第一位数字，3作为第二位数字，用二进制表示为1010，表示权值为1、4、16、64的数字分别为0、1、0、1。
3. 重复步骤2，直到商为0为止，得到的8421编码为10101001。
因此，十进制数23的8421编码为10101001。
第1页/ 共1页。
数字逻辑(科学出版社 第五版)课后习题答案
（1）
化简得F=
(2)
化简得F=
（3）F(A,B,C,D)=∑m(0,1,2,5,6,7,8,9,13,14)
化简得F=
(4) F(A,B,C,D)=∑m(0,13,14,15)+∑ (1,2,3,9,10,11)
化简得F=
11.利用与非门实现下列函数，并画出逻辑图。
（1）F= =
12.用适当门电路，设计16位串行加法器，要求进位琏速度最快，计算一次加法时间。
解：全加器真值表如下
Ai
Bi
Ci-1
Si
Ci+1
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
可以写出以下表达式
要使进位琏速度最快，应使用“与或非”门。具体连接图如下。
若“与或非”门延迟时间为t1，“非门”延迟时间为t2，则完成一次16位加法运算所需时间为：
G的卡诺图
化简得：
第三章时序逻辑
1.写出触发器的次态方程，并根据已给波形画出输出Q的波形。
解：
2.说明由RS触发器组成的防抖动电路的工作原理，画出对应输入输出波形
解：
3.已知JK信号如图，请画出负边沿JK触发器的输出波形（设触发器的初态为0）
4.写出下图所示个触发器次态方程，指出CP脉冲到来时，触发器置“1”的条件。
十进制加法器(8421余3码)-PPT课件
不校正
+6校正
校正举例
0101 + 1000 1101 + 0110 1 0011 5 8 6 13
1001 + 1000 1 0001 + 0110 1 0111
9 8
6 17
2.余3码加法运算 余3 ⑴两个十进制数的余3码相加，按 “逢二进一” ⑵若其和没有进位，则减3（即+1101） ⑶若其和有进位，则加3（即+0011） 校正。
一位余3码加法器
A4B4 C4
1
A3 B3 FA S3'
A2 B2 FA S2'
A1 B1 FA S1'
C0
FA C4' S4'
FA 忽略 S4
FA S3
FA S2
Fig. 一位余3码加法器
1
S1
三、 多位十进制法
对于多位十进制数加法可采用多个 BCD 码加法器，每个 BCD 码加法器就是 前述的一个一位十进制加法器，可执行两 个一位BCD数的加法。若n位BCD数相加， 由从低位至高位采用行波式串行进位的n 位十进制加法器完成。
余3码的校正关系
十进制数
0 1 ｜ 8 9
余3码 C4S4S3S2S1
0 0011 0 0100 ｜ 0 1011 0 1100
校正前的二进制数 C4’S4’S3’S2’S1’
0 0110 0 0111 ｜ 0 1110 0 1111
校正与否
-3校正
10 11 ｜ 18 19
1 0011 1 0100 ｜ 1 1011 1 1100
1 0000 1 0001 ｜ 1 1000 1 1001
+3校正
数字逻辑课后答案第二章
第二章 组合逻辑1. 分析图中所示的逻辑电路，写出表达式并进行化简2. 分析以下图所示逻辑电路，其中S3、S 二、S 一、S0为操纵输入端，列出真值表，说明 F 与 A 、B 的关系。
F1=BF = AB + B = ABA F = AB BABC CABC = AB + AC + BC + BC = AB + BC + BC1S B BS A ++F2=F=F 1F 2=3. 分析以下图所示逻辑电路，列出真值表，说明其逻辑功能。
解： F1==真值表如下：当B ≠C 时， F1=A 当B=C=1时， F1=A 当B=C=0时， F1=032S B A ABS +1S B BS A ++CB BC A C AB C B A +++ABC C B A ABC C B A C B A +⊕=++)(A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111裁判裁决电路，A 为主裁判，在A 同意的前提下，只要有一名副裁判（B ，C ）同意，成绩就有效。
F2=真值表如下：当A 、B 、C 三个变量中有两个及两个以上同时为“1”时，F2 = 1 。
4.图所示为数据总线上的一种判零电路，写出F 的逻辑表达式，说明该电路的逻辑功能。
解：F=只有当变量A0~A15全为0时，F = 1；不然，F = 0。
因此，电路的功能是判定变量是不是全数为逻辑“0”。
5. 分析以下图所示逻辑电路，列出真值表，说明其逻辑功能解： 真值表如下：因此，这是一个四选一的选择器。
AC BC AB C A C B B A ++=++A B C F 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000011111514131211109876543210A A A A A A A A A A A A A A A A +++301201101001X A A X A A X A A X A A F +++=6. 以下图所示为两种十进制数代码转换器，输入为余三码，输出什么缘故代码？解：这是一个余三码 至8421 BCD 码转换的电路7. 以下图是一个受 M 操纵的4位二进制码和格雷码的彼此转换电路。
余三码
余三码实验目的设计一位十进制数的余三码编码的加法器单元电路。
实验基本要求在做本实验之前，需要具备几点要求：1）知道二进制是如何加减运算的；2）知道二进制和十进制之间的关系及相互之间的转化；3）知道逻辑门电路图符号代表什么含义及其功能特性是如何；以上3点是做本实验的基础，如有一点不满足，请先自学相关内容。
实验过程首先，我们要了解什么是余三码？余三码（余3码）【计算机】是由8421码加上0011形成的一种无权码，由于它的每个字符编码比相应的8421码多3，故称为余三码。
BCD码的一种。
那什么是8421码呢？8421码，即BCD代码，是一种二进制的数字编码形式，用二进制编码的十进制代码。
这种编码形式利用了四个位元来储存一个十进制的数码，使二进制和十进制之间的转换得以快捷的进行。
以上都是一些比较专业的定义，下面来讲一下我的理解。
首先，不管是余三码还是8421码都是由四位长度的二进制来表示的。
四位二进制能表示是数值范围是0000（0）-1111（15），8421码呢，为了方便人的十进制思维，只选取了0000（0）-1001（9）分别和十进制下的0-9一一对应，1010（10）-1111（15）这一部分不要了。
由此可以看出，8421码选择的二进制数转化为十进制得到的数值也是从0到9的，和它要对应的十进数数值完全吻合。
而余三码呢，它选取0011（3）-1100（12）来和十进制下的0-9一一对应，由于它选取的二进制数转化为十进制得到的数值是从3到12的，比它要对应的十进数数值都大3，故称为余三码。
下图更为直观的表现了余三码，8421码与十进制数的对应关系：表1-1接着，我们应该了解它这样做的好处是什么以及是如何计算的？余三码是一种对9的自补代码，因而可给运算带来方便。
其次，在将两个余三码表示的十进制数相加时，能正确产生进位信号，但对“和”必须修正。
修正的方法是：如果有进位，则结果加上0011（3）；如果无进位，则结果加上1101（13）(或则减去0011（3）)，即得和数的余三码，最终的进位要看修正时候的进位。
8421码到余三循环码的转换电路仿真课设报告
东北大学秦皇岛分校计算机与通信工程院电子线路课程设计具有数显的数码转换电路（8421码—余3循环码）课程设计任务书专业：通信工程学号：4101015 学生姓名：吴玉新设计题目：具有数显的码制转换电路8421码—余3循环码一、设计实验条件高频实验室二、设计任务及要求1. 要求输入为8421码。
输出为余三循环码2. 输出要具有数显功能三、设计报告的内容1.前言数字电路课程设计是继“数字电路”课后开出的实践环节课程其目的是训练学生综合运用学过的数字电路的基本知识独立设计比较复杂的数字电路能力。
设计建立在硬件和软件两个平台的基础上。
硬件平台是可编程逻辑器件所选器件可保存在一片芯片上设计出题目要求的数字电路。
软件平台是multisim通过课程设计学生要掌握使用EDA电子设计自动化工具设计数字电路的方法包括设计输入便宜软件仿真下载及硬件仿真等全过程。
数字电路课程设计在于更好的让学生掌握这门课程并且了解其实用性知道该门课程和我们的生活息息相关并且培养学生的动手能力让学生对该门课程产生浓厚的兴趣。
2.设计内容及其分析（1）方案一1.设计思路设计8421转余三循环码主要是考虑怎样找到二者之间的联系。
列出真值表后，根据值为1的那些项列出表达式，用最小项之和表示。
然后根据卡诺图进行化简，得出最简表达式。
最后根据表达式，在Multisim上画图仿真，用灯的灭（表示0）和亮（表示1）来表示码制的转换。
即可得到8421码对余三循环码的转换。
真值表：表1 8421转余三循环码真值表根据真值表得出表达式：X4=A ——CX3=B ——C ——+ A ——BCD+A ——B ——D ——X2=A B ——C ——D ——+A ——B+A ——C+A ——DX1=A B ——C ——+A ——BD+A ——BC根据表达式画出逻辑电路图：图0 8421码转余3循环码逻辑电路图2.所用主要器件及芯片1.电源；2.导线若干，开关4个；3.白炽灯（5v 1w）4个；4.芯片：74ls04 2片74ls08 1片74ls11 2片74ls20 1片74ls32 2片3.线路运行介绍J1.J2.J3.J4端为输入8421码端，J1端是最高位，依次下排。
8421码转余三码逻辑表达式
8421码转余三码逻辑表达式8421码是一种二进制编码方式，用于表示十进制数字0到9。
在8421码中，每个十进制数字用4位二进制数表示。
其逻辑表达式可以通过Karnaugh图进行推导。
首先，我们需要将8421码转换为二进制数。
转换规则如下：0 -> 00001 -> 00012 -> 00103 -> 00114 -> 01005 -> 01016 -> 01107 -> 01118 -> 10009 -> 1001接下来，我们将8421码表示为逻辑表达式。
首先，我们可以确定的是，当8421码的输入为0时，输出为相应十进制数字的二进制表示数。
如：当8421码的输入为0000时，输出为0；当输入为0001时，输出为1。
对于8421码的第一位（最高位），我们可以通过分别考虑1的位置，来表示对应的十进制数字。
考虑8421码第一位的逻辑表达式如下：Y1 = A'B'C'D' + A'B'C'D + A'BCD' + AB'CD + ABC'D + ABCD其中，A、B、C、D分别代表8421码的四位二进制数的每一位，A'代表A的反码，B'、C'、D'同理。
对于8421码的第二位，我们可以通过分别考虑2的位置，来表示对应的十进制数字。
考虑8421码第二位的逻辑表达式如下：Y2 = A'B'C'D + A'B'CD + A'BCD' + AB'CD' + AB'C'D + ABCD对于8421码的第三位，我们可以通过分别考虑4的位置，来表示对应的十进制数字。
考虑8421码第三位的逻辑表达式如下：Y3 = A'B'CD' + A'B'CD + A'B'CD + A'B'CD + AB'CD' + AB'CD+ ABCD对于8421码的第四位（最低位），我们可以通过分别考虑8的位置，来表示对应的十进制数字。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
四、实验步骤：
1、先分析8421码译码成4线-10线型的真值表如下：
2、再分析将4线-10线型编码成余3码的真值表如下：
3、打开Ewb505c仿真软件
4、用该软件画出实验原理图
5、改变输入端0123的电平，得到输出端不同的指示灯亮，指示灯亮代表高电平，否则是低电平。得到想要的余三码
六、意见和建议（上机的心得体会及改进意见）
6、根据实验得到实验数据如下：
五、意见和建议：
上课时将实验演示一遍，包括电路图，实验原理以及实验数据的选取，便于我们更好地更快德完成实验。
实验报告要求：
实验题目（包括实验序号）
一、实验目的
二、实验环境(详细说明运行的操作系统，相关软件，机器的IP地址等)
三、实验内容及要求
四、实验步骤及结果
五、存在问题和解决办法
漳州师范学院
实验报告
课程模拟电子技术实验室多媒体技术实验室
实验日期2012.03.10成绩教师审阅签字
实验题目：用与非门与非门将8421码转化为余3码
二、实验环境：
Ewb505c仿真软件
三、实验内容及要求：
1.先分析8421码译码成4线-10线型的真值表
2.再分析将4线-10线型编码成余3码的真值表