集成电路使用常识

集成电路使用常识

费仲兴编译

前言

在多年的半导体器件的推广应用中了解到，很多整机厂的技术人员并不太了解集成电路使用的必要常识，即使是对于我公司的技术人员来说，关于这方面知识的掌握也不够全面，因此有必要把有关这方面的材料编译出来，供大家参考。

本材料主要根据日本东芝公司、三洋公司双极集成电路手册中的有关内容编译而成，有些地方加进了一些个人的理解。一共包含了以下三个方面的内容，一是有关集成电路最大额定值的物理意义以及和产品性能的关系；二是整机设计中功率集成电路的热设计方法；三是集成电路使用中的注意事项。其中最大额定值中的各种使用条件和环境温度的相互关系、关系集成电路功耗等的考虑方法还是值得参考的。

一、最大额定值

1、最大额定值的必要性和意义

根据半导体物理理论，半导体器件中载流子密度和温度成指数关系，因此温度对集成电路性能影响很大。

如果在集成电路内部器件的PN结上施加上足够的电压，载流子就会得到附加的能量，引起雪崩倍增，反向电流迅速增大，这时往往会发生击穿现象。

电流所引起的变化不像电压所引起的变化那样剧烈，但它会使半导体元件的性能缓慢地劣化，逐步地失去功能。此外，流过PN结的电流和施加电压的乘积变为功耗，引起温升，如果温度过高，也会引起热破坏。因此，温度、电压、电流和功耗就成为限制集成电路工作的四大因素。

据于上述理由，集成电路制造厂家往往对施加在集成电路上的电压、电流、功耗和温度规定最大容许值，要求用户遵照执行，这就是通常所说的最大额定值。

究竟什么是最大额定值，日本JIS7030（日本工业标准晶体管试验方法）中是这样定义的：

关于集成电路的最大额定值，JIS中没有明确定义过，但只要把上述定义中的晶体管换成集成电路的话，就成为集成电路最大额定值的定义。

集成电路最大额定值，就是为了保证集成电路的寿命和可靠性不可超越的额定值。这些额定值受结构材料、设计和生产条件等限制，因集成电路的种类不同其数值也不同。如果采用绝对最大额定值的概念，可以作如下表述。

所谓绝对最大额定值，就是在工作中即使瞬间也不能超过的值，如果定有两个以上项目的最大额定值时，其中的任何一个项目也不容许超过。

此外，最大额定值的大小不仅决定于半导体芯片内部的特征，同时还要考虑芯片以外的结构材料，如封装树指、芯片焊料等材料的特征。

超过最大额定值使用时，有时会不回复其特性。此外，应在设计时考虑电压的变化、零件特性的元件误差、环境温度的变化及输入信号的变化等，避免超过最大额定值中的任何一项。

2、电压的最大额定值

集成电路内部有许多PN结，当PN结上施加的电压一高，PN结空间电荷区内形成高电场强度，由于载流子的倍增作用，会引起电子雪崩，如果没有足够大的限流电阻，就会引起PN结的损坏。

PN 结雪崩倍增率M 由Miller 用实验方法确立了如下公式 M=

1

1-（V A /V B ）n

(1)

式中V A 为施加电压，V B 为M=∞时的电压，也就是产生雪崩击穿，电流变大时的电压，n 和晶体管的种类有关

一般产品手册中标出的电压最大额定值，主要是V ccmax ，一般来讲，它比电路内部各PN 结的V B 要小得多，它们之间的关系可以用图1来表示。

对于双极型集成电路来讲，隔离结的V B 对V ccmax 的影响较大，如果在V cc 端子上施加的电压和正常工作电压极性相反的话，隔离结就会变成正向偏置，这样不仅会使集成电路不能正常工作，而且还往往会引起集成电路损坏，因此有时会对双极型电路规定V ccmin 。对于双极型数字集成电路来说，其最小工作电压通常规定为-0.3V ，但有些公司的产品手册中不作此项规定，用户需注意这个问题。

在双极型集成电路中，有时引脚直接和集成电路内部晶体管的基极相连，这时如果在该引脚上施加的电压值引起内部晶体管EB 结处于反向偏置，甚至这个电压值超过了这个晶体管的BV ebo 时，可能会引起这个晶体管的损坏。一般说来，晶体管发射结的掺杂浓度较高，EB 结的反向工作电压只有几伏，因此要充分考虑这种结构下引脚输入电压的大小。在一般情况下，EB 结都是正向偏置，这时，该脚的最大额定值主要考虑最大容许输入电流，最大容许功耗，或者在施加的电压比V cc 还高时，不致于引起电路内部隔离结的正向偏置。

对于双极型集成电路来说，有时需要在输入端或输出端单独施加电源，此时，除开关工作状态外，除非另作规定，这些单独施加电源的数值一般以V ccmax +0.3V 和GND -0.3V 来考虑。

据于以上考虑，集成电路电压的最大额定值，一般考虑以下几个项目： ① V ccmax ，

② 特定脚的最大施加电压（输入、输出、负载连接端子等）。

因此，即使不知道集成电路内部的详细情况，只要在设计应用电路时不超过这些电压最大额定值，在具体使用上就不会发生问题。

3、电流的最大额定值

如前所述，过高的电压会引起半导体器件特性的急剧变化，因此就电压而言，有一个相对清楚的最大电压值。电流对半导体集成电路影响并不像电压引起的那样有明显的破坏点，电流最大额定值一般由以下几个因素决定：

① 引起内引线熔断时的电流值，

② 考虑芯片上布线（通常为铝）之间发生电迁移时的电流值，

③ 和晶体管饱和压降相配合，使功耗超过P dmax 时的电流值（大多适用于功率集成电路的输出

电流），

④ 不至于引起电路中寄生的可控硅开启时的电流值，

⑤ 直流电流放大倍数异常小时，维持使电路正常工作时的电流值。

在实际应用中，有时用户希望在短时间内超过电流最大额定值，这时就采用在规定脉冲幅度和重复频率的同时，再规定最大脉冲电流额定值的方法。除非另作规定，脉冲电流值也采用和直流最

晶体管 n 的值

锗PNP 管 3 锗NPN 管

6 硅PNP 管 4 硅NPN 管 2

频度