西电专用集成电路设计iC Process

– *ACTIVE 掩膜
n-well p-type 衬底
SiN
光刻胶
•
将曝光的SiN刻蚀掉
– 移开 ACTIVE 掩膜
ACTIVE 掩膜
Page 33
MOS 的自隔离
Page 34
CMOS –step 2
制作有源区 • 淀积 SiN • 在SiN上涂光刻胶 • 光刻胶成像
– *ACTIVE 掩膜
Layout view
Page 22
扩散工艺
扩散原理：由于热运动，任何物质都有一种从浓度高处向浓度低处运动， 使其趋于均匀分布的趋势。 杂质分布 (a) 恒定表面源扩散：扩散过程中半导体晶片始终暴露在具有恒定而均 匀的杂质源气氛中，使材料表面处杂质浓度恒定，不随时间变化。 (b) 有限表面源扩散：扩散前样片表面已有一薄层掺入了一定数量的杂 质原子，即在整个扩散过程中硅内杂质总数保持不变。 特点：在表面处杂质浓度最高，而且杂质浓度随着与表面距离的增加 不断减小。 结深 若样品中原来掺有另一种导电类型的杂质，浓度为N0，则在N(x,t)=N0 处即为PN结的结深xj 。若增加扩散时间，杂质不断向样品内部推移，结深 xj也随之增加。若增加扩散温度，则扩散过程加快，结深xj也随之增加。
Page 23
扩散工艺
扩散方法 液态源扩散
片状源扩散 固－固扩散
Page 24
扩散工艺
掺杂浓度的测量： 表征扩散层中掺入杂质总量的参数叫方块电阻，记为R□ 。扩散后的硅 片。
结深的测量：可以采用磨角法和滚槽法等传统方法测量结深 。
Page 25
扩散工艺
Page 26
扩散工艺
Page 27
离子注入工艺
Page 13
外延工艺
外延技术的特点： 外延生长是在单晶衬底上沿原来晶向向外延伸生长一薄层单晶层。是 双极集成电路生产中的关键工艺之一。 气相外延 从外延生长反应原理看，它们属于化学气相淀积范畴。具体方法有以 下两种。 气相四氯化硅在加热的硅衬底表面与氢气反应还原出硅原子淀积在硅 表面上。其反应为：SiCl4+2H2=Si+4HCl 硅烷热分解：SiH4=Si+2H2 在外延生长过程中可同时掺入一定量三或五价杂质原子的化合物。控 制掺入的气相杂质类型和流量就可控制外延层的导电类型和电阻率。
Page 28
离子注入工艺
离子注入设备：
Page 29
CMOS –step 2
制作有源区 • 淀积 SiN • 在SiN上涂光刻胶
ACTIVE 掩膜
n-well p-type 衬底
SiN
光刻胶
ACTIVE 掩膜
Page 30
氧化工艺
氮化硅生长方法（化学气相淀积）： 在集成电路生产中，由于氮化硅对Na、O、H2O、Al等有 很强的扩散阻挡作用，使其在钝化、掩膜、绝缘介质膜等方面 得到广泛应用。其生长方法多用上面介绍的化学汽相淀积CVD 方法。用作钝化模的氮化硅在较低温度下进行，因此多用等离 子体CVD方法。其反应为 采用氮气时： 2SiH4+N2→2SiNH+3H2 采用NH2时： SiH4+NH2→SiNH+3H2
Page 10
氧化工艺
氧气氧化设备：
Page 11
氧化工艺
SiO2生长方法之化学气相淀积： 化学汽相淀积就是使一种或数种物质的气体以某种方式激
活后在衬底表面处发生化学反应，淀积所需的固体薄膜。因此 它可用来形成VLSI生产中需要的多种薄膜，如多晶硅、氮化 硅、金属(钨、钼)层等。形成SiO2时，主要是采用硅烷(SiH4) 与氧反应：
离子注入技术的特点： 将杂质元素的原子经离化后变成带电的杂质离子，使其在强电场下加 速，获得较高的能量(一般为几万到几十万电子伏特)后直接轰击到半导体 基片中(称为靶片)，再经过退火，使杂质激活，在半导体片内形成一定的 杂质分布。 特点： (a) 可以在较低温度下(400℃) 进行，避免了高温处理。(b) 通过控制注入 时的电学条件(电流、电压)可精确控制浓度和结深，更好地实现对杂质分 布形状的控制。而且杂质浓度不受材料固溶度的限制。(c) 可选出单一种 元素进行注入，避免混入其他杂质。(d) 可在较大面积上形成薄而均匀的 掺杂层。同一晶片上杂质不均匀性优于1％，且横向掺杂比热扩散小得多。 (e) 控制离子束的扫描区域，可实现选择注入并进而发展为一种无掩膜掺 杂技术。
在设计集成电路版图时，必须考虑光刻工艺能刻蚀出的最细线条尺寸 以及不同层次图形之间的套刻精度。 “光刻”的基本原理是利用光敏的抗蚀涂层发生光化学反应，结合刻蚀方 法在各种薄膜上(如SiO2等绝缘膜和各种金属膜)制备出合乎要求的图形， 以实现选择掺杂、形成金属电极和布线或表面钝化的目的。
Page 19
Page 5
晶圆和芯片
目前世界上95％以上的晶体管和集成电路产品采用的都是 硅材料。生产时选用合适的硅单晶体材料，经过切片、磨片、 抛光，成为生产半导体器件的原始衬底硅片，称为晶圆生产中 采用的硅片直径为150 mm 到300mm，对应6英寸到12英寸。 晶片厚度为400μm左右。因此是用来直接表征生产线工艺水 平的主要标志之一。例如，如果生产中采用的是300mm直径 的硅片，则称该生产线为12英寸生产线。
Page 15
CMOS –step 1
制作 N-Well 区域 • 生长氧化层 • 涂光刻胶 • 光刻胶成像
– NWELL 掩膜 – 只曝光 n-well 区域
NWELL 掩膜
氧化层 p-type 衬底
光刻胶
Cross section view
NWELL 掩膜
Layout view
Page 16
CMOS –step 1
SiH4＋2O2→SiO2＋2H2O
Page 12
氧化工艺
测量氧化层厚度的方法 干涉法，即在SiO2膜上用黑蜡或真空油脂保护一定区域， 然后放入HF中将未被保护的SiO2层腐蚀掉，最后用有机溶去 掉黑蜡或真空油脂，这就出现了SiO2台阶，用光照射时由于从 SiO2层表面及从SiO2/Si界面反射的两束光的干涉作用，台阶 处出现明暗相间干涉条纹。 由干涉条纹数m计算SiO2膜厚X： X＝(λ/2n)m λ为照射光的波长；n为SiO2折射率，取为1.5。 精确测量可用椭圆偏振光法，测量精度优于10Ǻ。
Page 6
CMOS 反相器
VDD D Y
n+ n p+ p+ n+ n+ p+
p-type 衬底
Y =D
D Y Vdd in Gnd out
Page 7
CMOS –step 1
制作 N-Well 区域 • 生长氧化层 • 涂光刻胶
NWELL 掩膜
氧化层 p-type 衬底
光刻胶
Cross section view
Page 18
光刻工艺
光刻工艺的特征尺寸反映了光刻水平的高低，同时也是集成电路生产线 水平的重要标志。通常直接用特征尺寸表征生产线的工艺水平。
年份 特征尺寸 1990 1μm 1995 0.25μm 2000 0.15μm 2001 0.13μm 2004 90nm 2007 65nm 2010 45nm 2016 23nm
光刻工艺
(a) 清洁处理。使SiO2层表面清洁干燥，保证光刻胶与SiO2表面有很好的粘 附。 (b) 涂敷光刻胶。涂敷时将光刻胶滴在硅片上，然后使硅片高速旋转，在离 心力和胶表面张力(与粘度有关)共同作用下，在表面形成一层厚度一定 而且均匀的胶层。
Page 20
光刻工艺
(c) 前烘。将涂好胶的硅片放于70℃左右温度下烘10min，保持光刻胶干 燥。常用红外线加热或热板前烘方法。 (d) 爆光。将光刻版(又称为掩模)放在光刻胶层上，然后用一定波长的紫外 光照射，使光刻胶发生光化学反应。 (e) 显影。经过爆光后的光刻胶中受到光照的部分因发生光化学反应，大大 地改变了这部分光刻胶在显影液中的溶解度。 (f) 坚膜。为了使显影后的胶膜进一步变硬并使其与SiO2层更好地粘附，增 强其耐腐蚀性能，要将显影后的硅片放在150～200℃温度下烘焙20～ 40min。 (g) 腐蚀。对坚好膜的片子进行腐蚀处理。目前采用的腐蚀方法有湿法腐蚀 和干法腐蚀两种。 (h) 去胶。腐蚀完成后，就在膜上刻蚀出需要的图形，这时要去除留在膜上 的胶层。去胶也分湿法和干法两种。
微电子技术概论
集成电路设计中的相关工艺
董 刚 gdong@ 微电子学院
Page 1
PN结隔离双极IC工艺基本流程
Page 2
PN结隔离双极IC工艺基本流程
Page 3
IC工艺中的主要步骤
Page 4
晶圆和芯片
根据工序类型的不同可将平面工艺中的基本工艺划分为： 前工序 指对原始晶片开始加工直到中测之前的所有工序。经过前 工序的加工，形成了半导体器件的核心部分：管芯，因此又 将其称为管芯工序。前工序中包括以下三类工艺。 (a) 薄膜制备工艺。包括外延、氧化、化学汽相淀积和蒸发 或溅射。 (b) 掺杂工艺。主要有扩散和离子注入两种。 (c) 图形加工技术。 包括光刻和制版两种。 后工序 指中测开始直到器件完成的所有工序。
Page 14
外延工艺
外延设备： 最大特点是加热方式与热氧化炉、 扩散炉均不相同。根据生长原理，只 要温度达到外延生长要求的温度(一般 为1000～1200℃)，该区域上就会淀 积一层硅。若采取像高温扩散炉那样 电阻丝加热的方法，整个石英管壁上 都会淀积上一层硅。因此外延生长设 备必须采用局部加热的方法，即只在 放硅衬底的位置加热。
制作 N-Well 区域 • 生长氧化层 • 涂光刻胶 • 光刻胶成像
– NWELL 掩膜 – 只曝光 n-well 区域
p-type 衬底
氧化层
• •
刻蚀 氧化层 除光刻胶