PLL格式_频率合成实验

频率合成实验（虚拟实验）

（一）锁相环频率合成器

示波器1‐6波形

由示波器1的波形可以看出前置分频器输出频率为1Mhz,通过计算输出方波波形的频率，可得出fout=fr*synN/SynM的关系。通过示波器3的波形可看出，低通滤波器滤除了鉴相器输出的无用的高频成分和其它干扰分量。通过环路的调节，输入参考信号和下分频器的输出信号之间相位差达到最小。当环路趋近于锁定，滤波器输出稳定的控制电压用这个电压去控制VCO，最终使其输出频率稳定不再变化，此时输入参考时钟信号和下分频模块的输出信号之间频率相等，相位差不随时间变化，达到锁定状态。由上图可得各节点输出信号的幅度相同，频率为f1=fr/M=3Mhz/3=1MHz;f2=2MHz;f4=fo=10MHz;f5=1MHz;f6=fr=3MHz。各理论值与实验值相等.

示波器 3中的 VCO的控制电压的变化曲线，其从开始阶跃到固定值间经历的时间为1.4×

10^(-4) s，即为环路的锁定时间。稳定值为1.75V。

分析：（将synSen的初始值为3e6与5e6与初始情况作比较）

（1）改变synSen的初始值，无论是增大还是减小，除示波器3外，其余示波器波形的周期幅度均没有变化，说明改变压控振荡器的压控灵敏度不会改变输出信号的频率。

（2）synSen的初始值为3e6，即相对4e6减小，示波器3中的电压最大值增大，稳定值也增大，环路锁定时间增大。synSen的初始值为5e6，即相对4e6增大，示波器3中的电压最大值减小，稳定值也减小，环路锁定时间1.2×10﹣4 s，减小。

（3）对于基本单环频率合成器，捕获时间tp=4/ζwn=8Nτ1/τ2K0K d，压控灵敏度K0增大，捕获时间减小。

（二）小数频率合成器

分析：

reference信号的频率为10MHz，divided synthesized信号的频率为10MHz，但相位延迟π/2，phase difference信号频率为20MHz。

小数分频既是双模分频，十分之七个循环周期的时间，进行3分频，其余时间进行4分频，导致3.3倍分频。

因为synM=0.3,synN=10,所以一个循环周期内的分频次数为P=10,一个循环周期内删除脉冲的个数为Q=3,10次分频中，必须进行7次10分频，3次11分频，则一个循环周期内总的平均分频比为10.3。