基于VHDL的分频器设计[开题报告]

开题报告
电子信息工程
基于VHDL的分频器设计
三、课题研究的方法及措施
由于本课题所设计的分频器基于EDA技术，应用VHDL硬件语言设计完成的，因此选择合适的硬件解决原理对分频器性能至关重要的，为了满足不同系统功能需求的分频，本课题将阐述不同原理，不同分频器，同种分频不同原理的设计方案。

占空比可控的整数分设计方案，原理为计数器为带预置数的计数器，其设计的特殊之处在于：可以根据需要，调整数据的位宽，而且计数的初始值是从l开始的，此处计数初始值的设定是设计的一个创新，这样做的目的是为了配合后面比较器的工作，计数器的输出数据作为比较器的输入，比较器的另一输入作为控制端，控制高低电平的比例，从而达到占空比可调的目的。

原理图如图1所示。

图1 占空比可控的原理图部分
小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。

如设计一个分频系数为lO.1的分频器时。

可以将分频器设计成9次10分频，1次11分频这样总的分频值为如式1所示。

F=(9×10+lxl 1)／(9+1)=10.1 （式1）
从这种实现方法的特点可以看出，由于分频器的分频值不断改变．因此分频后得到的信号抖动较大。

当分频系数为N-0.5(N为整数)时，可控制扣除脉冲的时间，以使输出成为一个稳定的脉冲频率。

而不是一次N分频．一次N-1分频。

图2给出了通用小数分频器的电路组成。

图2通用小数分频器的电路组成
改进的小数分频设计方案，将两个整数分频器由一个整数分频器和一个半整数分频器代替，结果在如上分析的两个性能方面都有所提高。

利用参数化的设计思想和VHDL描述语言与原理图输入方法相结合的方式，设计并实现了一种抖
动性能好且通用性强的小数分频器。

其原理图如下图3。

图3改进小数分频原理图
四、课题研究进度计划
毕业设计期限：自2011年12月10日至2012年3月10日。

第1周—第2周：查阅Altera公司的硬件资料,研究该类产品的设计技术。

第3周—第4周：查阅FPGA/CPLD技术，EDA技术，研究VHDL语言，并在QUARTUS Ⅱ上的工作环境。

第5周—第6周：完成，实现系统各项基本功能。

完成开题报告、文献综述、外文翻译系统总体方案设计，分频器系统的硬件语言设计软件设计仿真。

第7周—第8周：软件程序设计、系统调试以及撰写论文。

第9周—第10周：作品完善，论文修改。

五、参考文献
教师指定：
[1]徐向民.数字系统设计及VHDL实践[M].北京:机械工业出版社,2007,10.
[2]龚军,罗杰.基于FPGA实时电话计费器的设计[J]. 广西轻工业,2008,4,4:55～56.
[3]褚振勇,翁木云.FPGA设计及应用[M].西安:西安电子科技大学出版社,2002,7.
[4]汉泽西.EDA技术及其应用[M].北京:北京航空航天大学出版社,2004,5.
[5]张志刚.FPGA与SOPC设计教程DE2实践[M].西安：西安电子科技大学,2007，4.
自己选择:
[6]刘睿强. FPGA的应用技术及实践[M]. 北京：北京理工大学出版社,2011，1.
[7]罗朝霞. 高书莉. CPLD/FPGA设计及应用[M]. 人民邮电出版社, 2007，7.
[8]杨晓慧. 杨旭.FPGA系统设计与实例[M]. 人民邮电出版社, 2010，9.
[9]潘松. 黄继业. EDA技术实用教程[M]. 科学出版社，2010，6.
[10]王道宪. CPLD/FPGA可编程逻辑器件应用与开发[M]. 国防工业出版社, 2004.1.
[11]于彤；马社祥；郭琨. 基于FPGA的等占空比的整数分频器设计[D]. 天津理工大学,。