数字锁相环的频率合成器设计
答辩-锁相环频率合成器的的设计与制作
将设计好的PCB板交给工厂进行制板。
焊接与组装
将元器件按照PCB板上的焊盘逐一焊 接，完成整个电路板的组装。
元器件选择与采购
元器件选择
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，确保 电路性能稳定可靠。
元器件采购
通过电子市场或网上商城等渠道，购 买所需的元器件，确保质量可靠、价 格合理。P源自B板设计与制作PCB板设计
使用EDA工具进行PCB板的设计，包括层数、线宽、间距等参数的设置，以及元件的布局和布线。
PCB板制作
将设计好的PCB板交给工厂进行制板，确保PCB板的品质和精度符合要求。
焊接与组装
焊接
使用电烙铁或热风枪等工具，将元器件按照PCB板上的焊盘逐一焊接，确保焊点质量良好、无虚焊、无短路。
性能评估与优化建议
性能评估
根据测试结果，该锁相环频率合成器在 输出频率、相位噪声和杂散抑制等方面 均表现出较好的性能，符合设计要求。
VS
优化建议
针对测试过程中发现的问题，建议进一步 优化电路设计，提高杂散抑制性能；同时 加强生产工艺控制，确保产品的一致性和 可靠性。
05
总结与展望
设计制作过程中的收获与不足
03
锁相环频率合成器的制作
制作流程
确定设计目标
明确频率范围、输出功率、相位噪声 等性能指标。
原理图设计
根据设计目标，使用EDA工具进行原 理图设计，包括PLL电路、VCO电路、 分频器等。
电路板布局
根据原理图，进行PCB板的布局设计， 确保信号路径短、干扰小。
元器件选型与采购
根据电路参数和性能要求，选择合适 的电阻、电容、电感等元器件，并完 成采购。
锁相环频率合成器的设计-相关资料-仿真结果-论文参考62483
锁相环频率合成器的设计摘要：在通信领域中，锁相环频率合成器起着越来越重要的角色。
此论文是一篇介绍基于PROTEL的锁相环频率合成器设计的有关文章。
频率合成器是一个系统，最初产生的一系列频率为参考频率的整数倍，参考频率通常是固定的。
这样的合成器称为整数N 频率合成器。
频率合成器技术也不断前进，出现也很多新型的频率合成电路，并在通信电路中得到广泛使用。
锁相环由鉴相器、环路滤波器和压控振荡器组成。
频率合成一个或少量的高准确度高稳定的标准频率作为参考频率,由此导出多个或大量的输出频率.这些输出频率的准确度和稳定度和参考频率是一致的,频率合成器就是用来产生这些频率的部件.关键词：PROTEL 、锁相环、频率合成器、鉴相器The design of phase-locked loop frequency synthesizer Abstract: In the field of communications, phase-locked loop frequency synthesizer is playing an increasingly important role. This paper is an introduction of the design of PROTELPLL-based frequency Synthesis is a system, initially the frequency of a series of reference for the entire frequency several times, the reference frequency is usually fixed. This synthesizer called integer N Synthesis. Synthesis technology is constantly advancing, there are a lot of new frequency synthesizer circuit, and in the communications circuits are widely used. synthesizer .Phase-locked loop is componented by the phase detector, loop filter and VCO. Synthesis is that one or a small number of high-accuracy high-stability frequencys standard as a reference frequency, which derived more than a large number of output frequencys. The accuracy and stability of these output frequencys is consistented with the reference frequency, the frequency synthesizer is used to generate these frequency.Key words: PROTEL、Phase-locked loop 、Frequency synthesizer 、Phase detector第一章 锁相环路设计基础这一部分首先阐明了锁相环的基本原理及构成，导出了环路的相位模型和基本方程，概述了环路的工作过程，1.锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计随着现代技术的进展，具有高稳定性和精确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模的进展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高精确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
1 锁相环频率合成器的原理1.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位(PD)、压控(VCO)、环路(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制。
他的被控制量是相位，被控对象是压控振荡器。
1所示，假如锁相环路中压控振荡器的输出信号频率发生变幻，则输入到相位比较器的信号相位θv(t)和θR(t)必定会不同，使相位比较器输出一个与相位误差成比例的误差Vd(t)，经环路滤波器输出一个缓慢变幻的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
1.2 锁相环频率合成器原理2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源举行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号举行分频，分频之后返回到相位比较器输入端与参考信号举行比较。
当环路处于锁定时有f1=f2，由于f1=fr/M，f2=fo/N，所以有fo=Nfr/M。
只要转变可变分频器的分频第1页共3页。
数字锁相环ADF4351原理详解与合成频率源的设计
数字锁相环ADF4351原理详解与合成频率源的设计 摘要：以数字锁相环ADF4351和Xilinx公司的Spartan-6系FPGA为主要元件设计了一个合成频率源。
重点讨论了ADF4351的工作原理、两者之间的SPI通信过程、电路板的设计过程，并给出了关键的控制代码和性能测试结果。
该频率源具有结构简单、成本低廉、代码占用资源少、易于维护和升级等特点，在100~700 MHz的宽频范围内可输出SFDR为40 dB左右的稳定波形。
0 引言 合成频率源的研究始于上世纪70年代初，它具有频率稳定度高、频谱纯、相位噪声低等优点[1]，但由于技术难度高导致造价较为昂贵[2]。
随着集成VCO式的锁相环芯片的出现，小型合成频率源的设计成为可能。
本文旨在以ADF4351和XC6SLX9为主要部件，以ADISimPLL和Xilinx ISE为辅助，设计一个简便、低成本的合成频率源。
1 锁相环简介 锁相环（Phase-locked Loops，PLL）是以鉴相器（Phase FrequencyDetector, PFD）和压控振荡器（Voltage-controlled Oscillator，VCO）为核心、对输入信号进行变频的一种负反馈系统。
最常见的结构如图1[3]。
图中各信号之间的频率关系为式(1)： 其中N为整数分频器的数值，P为预分频器的数值，R为参考分频器的数值。
ADF4351是ADI公司制造的新款锁相环，内置压控振荡器，频率输出频率范围为35~4 400 MHz，功率分为+5 dBm、+2 dBm、-1 dBm、-4 dBm四档。
该锁相环的N计数器由3部分构成：16位的整数分频比INT、12位的小数模数MOD，以及12位的小数分频的分子FRAC，如图2所示。
因此输出信号频率与输入信号频率的关系为式(2)： 式中的divider是输出分频器的值，可配置为1、2、4、8、16、32、64。
当FRAC被设置为0时，为整数分频模式，输出信号的分辨率是参考信号频率fref的整数倍。
锁相式数字频率合成器设计
信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
锁相环是构成频率合成器的核心部件。
主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。
锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。
锁相环路系统在各个领域都有很多的用途，发展将势不可挡。
锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。
设计5 频率合成器设计
fi
Ve ( t )
Vd ( t )
uo
i
相位比较器
低通滤波器
压控振荡器
fv
fo
v
÷N
fo 锁 相 环 锁定 时 ， fi fv , f o Nf i N
如N可 变 ， 则 f o可 得f i、 2 fi 、 3 f i ...... ，f i 为 频 率 间隔
(3)频率合成器主要技术指标
通过拨码开关S3预置数据
DCBA=0110时，N=10 DCBA=0111时，N=9 DCBA=1000时，N=8 . . . . . . . . . DCBA=1110时，N=1 每个频段得到10个频率点
4.数字锁相环4046 三频段：100Hz~1KHz(间隔100Hz）
定时电容Ct=0.01uF，定时电阻R1=10K
频率合成器组成框图
晶振
固定分频器
锁相环
uo
可变分频器
1.晶振（2MHz) 晶体和反相器组成多谐振荡器，反相器采用 74LS04 (六反相器） 。
JT、R1、R2、C1、G1、G2组成多谐振荡器 C2：防寄生振荡 G3：为了改善输出波形
2.固定分频器 采用一片74LS74二分频和四片74LS90十分频
1KHz~10KHz(间隔1KHz） 定时电容Ct= 1000PF ，定时电阻 R1=10K 10KHz~100KHz(间隔10KHz）
定时电容Ct=100PF?,定时电阻R1=10K 采用转换开关实现频段变换
三、安装与调试 （1）晶振输出2MHz信号
（2）74LS74二分频输出1MHz信号
（3）74LS90十分频输出100KHz、10KHz、 1KHz、100Hz信号 （4）锁相环4046倍频是否锁定DCBA=1110时， Ct三种数值下，4046的IN1、IN2两输入端的信 号频率是否相等。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计1. 引言在现代通信系统和电子设备中，频率合成器是一个非常重要的电路模块，用于产生稳定的高精度时钟信号。
锁相环频率合成器是一种常用的频率合成器，它通过锁相环技术来实现输入信号与输出信号之间的频率转换。
本文将重点研究基于单片机的锁相环频率合成器设计。
2. 锁相环原理2.1 相位比较器相位比较器是锁相环中最基本的模块之一，它用于比较输入信号与反馈信号之间的相位差。
常见的相位比较器有两种类型：数字型和模拟型。
数字型相位比较器采用数字逻辑电路实现，具有高速度和稳定性；而模拟型相位比较器采用模拟电路实现，具有更高精度。
2.2 低通滤波器低通滤波器用于滤除输出信号中的高频噪声，并提供平稳且稳定的控制电压给振荡器。
在锁相环中，低通滤波器通常采用RC滤波网络或者积分放大电路来实现。
2.3 振荡器振荡器是锁相环中的核心部件，它产生稳定的输出信号，并通过反馈回路与相位比较器进行相位比较。
常见的振荡器类型有晶体振荡器、LC振荡器和压控振荡器等。
在本设计中，我们选择晶体振荡器作为基准信号源。
3. 设计流程3.1 系统框图设计首先，我们需要进行系统框图设计，确定锁相环频率合成器的基本结构和各个模块之间的连接方式。
在本设计中，系统框图主要包括相位比较器、低通滤波器、数字控制模块和输出模块。
3.2 相位比较器设计根据系统需求和性能指标，选择合适的相位比较器类型，并进行电路设计和参数选取。
在本设计中，我们选择数字型相位比较器，并采用逻辑门电路实现。
3.3 低通滤波器设计根据系统要求和频率范围选择合适的低通滤波网络或者积分放大电路，并进行电路参数计算与仿真分析。
在本设计中，我们选择RC滤波网络作为低通滤波器。
3.4 数字控制模块设计设计数字控制模块，用于控制锁相环频率合成器的工作状态和频率设置。
在本设计中，我们选择单片机作为数字控制模块的核心芯片，并通过编程来实现频率设置和状态控制。
3.5 输出模块设计设计输出模块，用于输出锁相环频率合成器产生的稳定时钟信号。
基于单片机的锁相环频率合成器设计
基于单片机的锁相环频率合成器设计摘要：本文介绍了一种基于单片机的锁相环（PLL）频率合成器设计。
该频率合成器采用了数字式频率合成技术，可实现在1MHz至40MHz的频率范围内的频率锁定。
系统采用C8051F340单片机作为主控芯片，通过程序控制实现倍频器、除频器和加减频器的频率合成，而将合成后的频率与参考信号进行比较并通过反馈控制调整产生高精度、稳定的合成信号。
实验测试表明，该频率合成器具有良好的稳定性和合成精度。
关键词：锁相环，频率合成器，单片机，数字式频率合成，反馈控制Abstract:This paper describes a design of phase-locked loop (PLL) frequency synthesizer based on single-chip microcontroller. The frequency synthesizer integrates the digital frequency synthesis technology and can achieve frequency lock within the frequency range of 1MHz to 40MHz. The system usesC8051F340 single-chip microcontroller as the main control chip, which controls the frequency synthesis of the multiplier, frequency divider and adder/subtractor through programming. The synthesized frequency is compared with the reference signal and feedback control is used to adjust the generated frequency to achieve high-precision and stable synthesis signal. Experimental tests show that the frequency synthesizer has good stability and synthesis accuracy.Keywords: Phase-locked loop, frequency synthesizer, single-chip microcontroller, digital frequency synthesis, feedback control正文：引言锁相环（PLL）频率合成器是一种常用的高频信号源。
一种级联锁相环频率合成器的设计与实现
一种级联锁相环频率合成器的设计与实现随着信息科技的发展，频率合成技术变得越来越重要。
由于频率合成器不仅能够提供精确控制的信号，而且具有高灵敏度、高精度、高稳定性和可靠性等优越特性，在很多领域，尤其是语音和数据传输领域，频率合成器被广泛应用。
级联锁相环（Cascaded Phase-Locked Loop，CPL）技术是一种先进的频率合成技术，能够提高抑制失真的能力，降低合成器的时钟数量，改进合成器的频率设计和合成器的工作稳定性。
因此，研究一种基于CPL技术的频率合成器具有重要意义。
本文以一种基于CPL技术的频率合成技术为研究对象，主要包括三个部分：基本原理、技术设计和实验验证。
首先，介绍CPL技术及其基本原理，着重介绍锁相环结构、锁相技术和差分分频结构等技术要素，并结合实际应用场景分析其优点和缺点。
其次，讨论多级CPL 合成器的技术设计，指出本研究中采用的多级CPL结构，分析各部分的构建原理，给出各部分的参数设定及其实现方法，并阐明其和其他结构的不同。
最后，给出通过FPGA实现本研究基于CPL技术的合成器系统，并对其进行实验验证，从实验结果可以看出，相比于传统合成器，本研究的基于CPL技术的合成器系统，具有较高的频率精度和稳定性，在信息传输领域有着更高的应用价值。
从以上内容可以看出，基于CPL技术的频率合成器已经成为一种先进的合成技术，具有抑制失真、降低合成器时钟数量、改进合成器频率设计及工作稳定性等优越性能，它受到了电子行业及其他行业的高度重视。
未来，将结合实际应用不断优化之前的CPL技术，构建更
先进的CPL合成器，并将其运用于更广泛的领域，以满足用户不断变化的应用需求。
基于cd4046锁相环的数字频率合成器电路设计
基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。
本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。
2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。
在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。
其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。
3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。
(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。
(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。
(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。
4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。
其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。
5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。
CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。
在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。
总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。
锁相式数字频率合成器的设计
课程设计题目: 锁相式数字频率合成器的设计已知技术参数和设计要求：12 3 4一、锁相式数字频率合成器设计方框图二、锁相式数字频率合成器设计要求1、要求设计出数字锁相式频率合成器的完整电路。
2、晶体振荡器部分要求用数字电路设计（可以参考CD4060 74LS04等）。
3、要求1/M分频器分别产生，1KH Z、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为 f R。
4、要求频率合成器输出的频率范围f o分别为（0000~9999 ）X 1KH Z、（0000~9999 ）X 2KH Z、（0000~ 9999 ）X 4KH Z，并且设计出相对应的1/N分频器（四位）。
5、锁相环型号：选择LM4046、或CD4046。
石英晶体选择4.096MH Z或8.192MH Z等，其他集成电路及元器件根据设计要求自己选择。
6、用Protel 99SE或Protel DXP画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N分频器和1/M分频器输出信号波形）、然后画出PCB图。
7、计算当F r =1Kh Z、2KH Z、4KH Z时1/M分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f0=?（每个人计算f0= ?的要求见附录一电子表格）。
8、主要参数测试：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。
做出误差分析。
9、编写出数字锁相式频率合成器的课程设计报告。
3 4工作计划安排：课程设计动员、下达任务书、查阅和收集资料。
根据课程设计任务书要求，设计和计算电路。
学习用Protel 99SE 或Protel DXP 画出电路的 工作原理图、PCB 图和元器件清单。
对设计电路进行调试、 仿真并写出课程设计报告。
上交课程设计论文。
锁相式数字频率合成器的设计
课程设计题目：锁相式数字频率合成器的设计已知技术参数和设计要求：一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。
2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。
3、 要求1/M 分频器分别产生，1KH Z 、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。
4、 要求频率合成器输出的频率范围f 0分别为（0000~9999）×1KH Z 、（0000~9999）×2KH Z 、（0000~9999）×4KH Z ，并且设计出相对应的1/N 分频器(四位)。
5、锁相环型号：选择LM4046 、或CD4046。
石英晶体选择4.096MH Z 或8.192MH Z 等 ，其他集成电路及元器件根据设计要求自己选择。
6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N 分频器和1/M 分频器输出信号波形）、然后画出PCB 图。
7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f 0=？ （每个人计算f 0=？的要求见附录一电子表格）。
8、 主要参数测试：包括晶体振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。
做出误差分析。
9、 编写出数字锁相式频率合成器的课程设计报告。
工作量：1、数字锁相式频率合成器的总体设计。
锁相式数字频率合成器的设计实验报告解析甄选范文
锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一． 实验目的1. 掌握锁相环及频率合成器原理。
2. 利用数字锁相环CD4046设计制作频率合成器。
3. 利用有源滤波器将CD4046输出方波。
二． 实验仪器1． DSO-2902示波器/逻辑分析仪一台 2． 模拟信号源一台 3． 锁相环电路板一个 4． 微机一台5． 微机专用直流电源一台 三． 实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。
即将某一基准频率经过锁相环（PLL ）的作用，产生需要的频率。
原理框图如图4-1所示。
图4-1 锁相环原理框图由图4-1可知，晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出d U 正比与两路输入信号是相位差，d U 经环路滤波器得到一个平均电压c U ，c U 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。
锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。
当预置分频数N 变化时，输出信号频率0f 随着发生变化。
锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。
2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。
鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既可以与大信号直接匹配，又可直接与小信号相接。
自偏置电路可在放大器的线性区调整小信号电压增益。
鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。
由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。
锁相环频率合成器的原理与设计
2.1对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。
锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。
一个典型的频率合成器原理框图如图1所示。
设晶振的输出频率为f r，VCO输出频率为fo，(1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。
用锁相环构成的频率合成器具有频率稳定度高、相位噪声随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。
根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θo为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：(1)2.2(1)在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。
在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。
它具有(2)环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。
具体电路如图2该滤波器是由C C2、R R成的辅助滤波器所合成，可以将电流泵鉴相器输出的鉴相电流转换成控制电压。
辅助滤波器的作用是抑制鉴相频率的输出纹波，而对整个滤波器的极点没有影响，所以在推算环路方程时，可以不做考虑。
C C R该环路为三阶环路，在工程上可以进行近似，当满足C C10时，这一传递函数与采用理想积分滤波器的环路闭环传递函数完全相同，所以，采用该滤波器的辅助滤波器的选取以不影响环路带宽和截止频率要低于鉴相频率为度，但应注意C上包含了VCO变容管的并联电容，所以实际的C3 环路中相位噪声和锁定在通信接收机中，频率合成器的相位噪声是影响接收机性能的因素之一。
锁相式数字频率合成器设计
信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
锁相环是构成频率合成器的核心部件。
主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。
锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。
锁相环路系统在各个领域都有很多的用途，发展将势不可挡。
锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。
锁相环频率合成器的原理与设计
锁相环频率合成器的原理与设计2.1 锁相环的基本原理和基本公式对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。
锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。
一个典型的频率合成器原理框图如图1所示。
设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式：(1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。
用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。
随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。
下面对锁相环同步状态下的线性性能进行分析。
锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。
根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ’o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：(1)闭环传递函数：2.2 锁相环的设计(1)鉴相器在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。
在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。
它具有以下特点：①环路的相位锁定性能具有理想二阶环的特性。
②输出纹波小。
③具有鉴频鉴相的功能，鉴相范围宽，捕捉带等于同步带。
④便于集成，调整方便，性能可靠。
(2)环路滤波器环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。
锁相环CD4046设计频率合成器
目录一、设计和制作任务 (3)二、主要技术指标 (3)三、确定电路组成方案 (3)四、设计方法 (4)（一）、振荡源的设计 (4)（二）、N分频的设计 (4)（三）、1KHZ标准信号源设计（即M分频的设计） (5)五、锁相环参数设计 (6)六、电路板制作 (7)七、调试步骤 (8)八、实验小结 (8)九、心得体会 (9)十、参考文献 (9)附录：各芯片的管脚图 (10)锁相环CD4046设计频率合成器内容摘要：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
关键词：频率合成器CD4046一、设计和制作任务1．确定电路形式，画出电路图。
2．计算电路元件参数并选取元件。
3．组装焊接电路。
4．调试并测量电路性能。
5．写出课程设计报告书二、主要技术指标1．频率步进 1kHz2．频率稳定度f ≤1KHz3．电源电压 Vcc=5V三、确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字锁相环的频率合成器设计摘要：
近几年来，无线通讯获得飞速发展。
随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。
在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。
频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。
而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。
关键词：数字锁相环，分频，频率合成器
一、选题的背景与意义
随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。
数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。
锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。
本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。
利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的
matlab/simulink仿真具有一定的研究价值。
二、研究内容与拟解决的主要问题
本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。
掌握数字锁相环的工作原理，并用MATLAB
语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。
数字锁相环电路的系统结构图如图1所示。
由数字
鉴相器、数字滤波器和数控振荡器组成。
如果把数字滤波器看成一个分频器，其
分频比为Mfc/K，其输出频率为：
（式1）
其中，∆Φ为输入信号V1与输出信号V2的相位差； fc为环路的中心频率。
则数控振荡器的输出频率为：
（式2）
由于锁定的极限范围为K '∆Φ=±1，所以得到环路的捕捉带：
（式3）
当环路锁定时，f2=f1，系统稳态相位误差：
（式4）
可见，只要合理选择K值，就能使输出信号V2的相位较好地跟踪输入V1的相位，以达到锁定的目的。
如果K值选的太大，环路捕捉带就会变小，导致捕捉时
间增大；如果K值太小，可能会出现频繁进位、借位脉冲，从而使相位出现抖动。
三、技术路线、研究方案与可行性分析
如前所述，锁相环之所以能得到广泛应用，是因为它具有独特的窄带跟踪性能，能完成频率合成、调制解调、同步提取、测速测距、微量频率变换等任务。
利用MATLAB6.5/Simulink4.0对数字锁相环进行仿真为实际应用和科学合理地设
计数字锁相环提供了便捷、高效、直观的仿真平台。
在对数字锁相环分析和研究
的基础上，采用MATLAB /Simulink对数字锁相环进行了仿真，其结果与理论分
析好，为科学、合理地设计和开发锁相环提供高效快捷途径。
根据位移检测的特点，采用高密度可编程逻辑器件，可根据实际要求，充分
利用器件资源，同时把一些相关的数字电路组合在一起，不仅提高了系统的集成
度和可靠性，降低了功耗，降低了成本。
而且使电路性能得到明显改善。
传统的仿真技术主要包括实物仿真和半实物仿真。
通信系统仿真实质上就是
把硬件实验搬进了计算机,可以把它看成是一种软件实验。
计算机仿真是在在研
究系统过程中根据相似原理，利用计算机来逼真模拟研究对象。
计算机仿真将研
究对象惊醒数字描述、建模编程，且在计算机中运行实现。
归纳起来，仿真技术
的主要用途有如下几点：
(1)优化系统设计。
在世纪系统建立以前，通过改变仿真模型结构和调整系
统参数来优化系统设计；
(2)系统故障再现，发现故障原因。
实际系统故障的再现必然会带来某种危
害性，这样做是不安全的和不经济的，利用仿真来再现系统故障则是安全的和经
济的；
(3)验证系统设计的正确性；
(4)对系统或其子系统进行性能评价和分析；
本次设计主要是在对数字锁相环分析和研究的基础上，采用MATLAB
/Simulink对数字锁相环进行仿真，为科学、合理地设计和开发数字锁相环系统提供高效快捷途径。
一种用于对调幅信号进行解调，特别是用于广播信号的中频解调器的数字锁相环，所述数字锁相环具有数字相位比较电路、数字环路滤波器和数字可控振荡器，所述相位比较电路包括数字混合器和相位转移电路，其特征在于：所述相位转移电路包括具有π 相位误差的周期性转移函数，以便能够消除由输入信号的振幅过调制引起的π相移。
四、结论
本文用锁相环频率合成器专用芯片MC145152及其外围电路设计了909～915 MHz步进25 kHz的频率合成器，该频率合成器具有较低的相位噪声、很高的频率稳定度，大大促进了数字锁相频率合成器集成化程度的提高和体积的缩小，满足了通信设备的高集成度和超小型化的要求，特别适合某些特殊场合的应用。
五、主要参考文献
[1] 何小艇，《电子系统设计》，浙江大学出版社，1998.12
[2] 唐向宏，岳恒立，郑雪峰《MATLAB及在电子信息类中的应用》，电子工业出版社，2009.6
[3] 谢嘉奎，《电子线路》，高等教育出版社，1999.8
[4] 陈世伟，《锁相环原理及其应用》，北京兵器工业出版社，1990
[5] 姚俊马松辉基于Simulink建模与仿真西安电子科技大学出版社2002.
[6] 常力、杨育红、曲保章、刘珞琨.16QAM通信系统的Matlab仿真实现.<<通信技术>>2003.
[7] 马志鹏，《二阶锁相环设计中环路参数的选择》
[8] 王福昌.鲁昆生。
锁相技术华中科技大学出版社 2004.
[9] [美]Floyd M.Gardner 锁相环技术 . 北京:人民邮电出版社 2007.
[10] 李忠儒. 通信系统仿真问题的研究价值 .辽宁工程技术大学. 2007.。