漏极开路od门中上拉电阻的取值范围的计算
上拉电阻的计算
上拉电阻的计算(2009-05-24 11:51:13)转载标签：杂谈(一)上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
集电极开路 漏极开路 推挽 上拉电阻
集电极开路（OC）输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路；左边的三极管为反相之用，使输入为“0”时，输出也为“0”。
对于图 1，当左端的输入为“0”时，前面的三极管截止，所以5v电源通过1k电阻加到右边的三极管上，右边的三极管导通；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止。
我们将图1简化成图2的样子，很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
图3中那个1k的电阻即是上拉电阻。
如果开关闭合，则有电流从1k电阻及开关上流过，但由于开关闭合时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1k 电阻上的压降也为0，所以输出端的电压就是5v了，这样就能输出高电平了。
但是这个输出的内阻是比较大的——即1k，如果接一个电阻为r的负载，通过分压计算，就可以算得最后的输出电压为5*r/(r+1000)伏，所以，如果要达到一定的电压的话，r就不能太小。
如果r 真的太小，而导致输出电压不够的话，那我们只有通过减小那个1k的上拉电阻来增加驱动能力。
但是，上拉电阻又不能取得太小，因为当开关闭合时，将产生电流，由于开关能流过的电流是有限的，因此限制了上拉电阻的取值。
另外还需要考虑到，当输出低电平时，负载可能还会给提供一部分电流从开关流过，因此要综合这些电流考虑来选择合适的上拉电阻。
如果我们将一个读数据用的输入端接在输出端，这样就是一个IO口了，51的IO口就是这样的结构，其中P0口内部不带上拉，而其它三个口带内部上拉。
当我们要使用输入功能时，只要将输出口设置为1即可，这样就相当于那个开关断开，而对于P0口来说，就是高阻态了。
上拉电阻详解
上拉电阻详解上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
下拉电阻的设定的原则和上拉电阻是一样的。
求职笔试基本考题—模电数电
求职笔试的基本考题—模电数电1，TTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<=0.8V，噪声容限是0.4V。
2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3）COMS电路的锁定效应：COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。
这种效应就是锁定效应。
当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：1）在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
2）芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
3）在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
4）当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
6，COMS电路的使用注意事项1）COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。
上拉电阻和下拉电阻的选型和计算
上拉电阻和下拉电阻的选型和计算常见各类技术资料上，有些技术规范写道“无用的管脚不允许悬空状态，必须接上拉或下拉电阻以提供确定的工作状态”。
这个提法基本是对的，但也不全对。
下面详细加以说明。
管脚上拉下拉电阻设计出发点有两个：一个是在正常工作或单一故障状态下，管脚均不应出现不定状态，如接头脱落后导致的管脚悬空；二是从功耗的角度考虑，就是在长时间的管脚等待状态下，管脚端口的电阻上不应消耗太多电流，尤其是对电池供电设备。
从抗扰的角度，信号端口优选上拉电阻。
上拉电阻时，在待机状态下，源端输入常为高阻态，如果没有上拉电阻或下拉电阻，输入导线呈现天线效应，一旦管脚受到辐射干扰，管脚输入状态极容易被感应发生变化。
所以，这个电阻是肯定要加的。
下一个问题就是加上拉还是下拉。
如果加了下拉，在平常状态下，输入表现为低电平，但辐射干扰进来后，会通过下拉电阻泻放到地，就会发生从Low—High的一个跳变，产生误触发。
相当于一个乞丐，你给了他10万元，他的生活方式就会从穷人到富人发生一个改变。
但如果加了上拉电阻，在平常状态下，输入表现为高电平，辐射干扰进来后，如果低也没关系，上拉电阻会将输入端钳位在高电平，如果辐射干扰强，超过了Vcc的电平，导线上的高电平干扰会通过上拉电阻泻放到Vcc上去，无论怎样干扰，都只会发生High—Higher的变化，不会产生误触发。
相当于人家本来是一个富豪，你给了他10万元，他的生活方式不会发生任何的改变。
图1和图2是干扰状态下的电平示意图。
图2中的低电平由VL变为VL+ΔV时，产生了从低电平到高电平的跳变，有可能使后级电路误动作的风险。
下一个问题就是，确定了用上拉电阻后，是不是上拉电阻就可以随便选了呢？答案当然是“no”。
上拉电阻计算
上拉电阻的计算(一)上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
上拉法测阻值原理
上拉法测阻值原理说起上拉法测阻值的原理，我有一些心得想分享。
你看啊，在我们的生活中，就像我们想知道一个不知道容量的水桶还能装多少水。
我们先把水桶装满水，然后看倒了多少水进去才能装满，这就有点类似于上拉法测阻值的思路，但不完全一样，只是个生活中的简单类比，方便理解。
在电路里，上拉法测阻值呢，简单来说，就是利用了欧姆定律这个理论依据。
欧姆定律就像一个准则，告诉我们电压、电流和电阻之间的稳定关系，也就是I = U / R（这里I是电流，U是电压，R是电阻）。
打个比方吧，电阻就像一个小怪兽，想要知道这个小怪兽有多厉害（阻值是多少），我们可以给它一个已知力量的挑战。
在上拉法里，我们给这个未知电阻串接上一个已知的电阻，然后再加上一个已知的电压。
这就像组队去挑战小怪兽一样，已知电阻就是我们的一个队友。
有意思的是，加上电压后就会有电流产生。
通过测量整个串联电路的电流大小，我们再根据欧姆定律，就可以大致算出这个未知电阻的阻值啦。
就好像我们知道了组队挑战小怪兽一共使出的力气，也知道队友的实力，就能推断出小怪兽的实力了。
实际应用案例很多，比如说在一些简单的电路板检测中。
要是某个小电阻坏了，我们不知道它正常阻值是多少，就可以用这个方法来测量。
不过说到这里，你可能会问：那上拉电阻的大小有限制吗？老实说，我一开始也不明白。
后来我发现它是有限制的，如果这个上拉电阻太大或者太小都会对测量结果有影响。
太大的话电流很小，测量精度就会下降很多；太小了又可能会对其他电路部分造成干扰。
在学习这个原理的时候，我还遇见过好多疑惑呢。
这就是我对上拉法测阻值原理的理解和分享啦。
那大家在自己生活中有没有遇到类似这种通过已知量去求未知量的事呢？欢迎一起讨论呀。
希望我的分享能让大家对这个原理有个初步的认识。
GPIO的问题介绍
今天一上午测试了下nandflash的各个管脚发现wp引脚无法拉高，一直处于写保护状态，导致NANDFLASH id无法读取，直接将wp通过上拉电阻拉高不行将控制WP的io隔断分别上拉和下拉电阻才搞定，具体原因不明，接下来再分析吧！nandflash id读取正确了但是驱动外部flash发现R/B引脚一直为高电平（由于NANDFLASH的r/b引脚为OD输出所以已经外接上拉电阻4.7k上拉）但是发现R/B引脚在操作的时候一直为高电平我不停的读nandflash ID发现R/B仍然是保持高电平按时序应该有低电平出现啊不知道什么原因？这个检测R/B电平的IO口也是OD门不知道是否这里有影响。
明天重新换下LPC2478的io口线试试看，因为这两个口线都是与2478的两OD 引脚连接了很是郁闷。
关于nandflash的R/B引脚摘抄点资料以便于理解：R/B引脚端的上拉电阻电路图如下图所示：图中电容CL的值为常量：若器件的供电电压为1.8V，则CL=30pF;若供电电压为3.3V，则CL=50pF。
R/B引脚的状态图如下图所示：我们选用的芯片是3.3V的，所以R/B引脚的高电平判决门限为：Voh=2.4V，低电平判决门限为：Vol=0.4V。
图中Tf为高电平到低电平的下降时间，Tr为低电平到高电平的上升时间。
上拉电阻的工作示意图如下所示：上拉电阻Rp的阻值选择：上拉电阻阻值选择的要求是要满足引脚电平的判决门限，即能把R/B引脚的低电平拉到0.4V 以下，也能把高电平拉到2.4V以上，满足判决要求。
分析上拉电阻电路：Rp=(Vcc-Vol)/Iol，Iol为output low current(R/B)，是电压为Vol时电路中的电流值。
对于Vol，必须满足Vol<=0.4V,而电流Iol的最小值为8mA，典型值为10mA。
因此Rp的最小值为：其中IL为连接到R/B引脚的其他设备的输入总电流，此处无其他设备与R/B相连，故IL=0。
上拉电阻取值问题
上拉电阻取值问题漏极开路上拉电阻取值为何不能很大或很小?如果上拉电阻值过小，Vcc灌入端口的电流(Ic)将较大，这样会导致MOS管V2（三极管）不完全导通(Ib*β<Ic)，有饱和状态变成放大状态，这样端口输出的低电平值增大(I2C协议规定，端口输出低电平的最高允许值为0.4V)如果上拉电阻过大，加上线上的总线电容，由于RC影响，会带来上升时间的增大(下降延是芯片内的晶体管，是有源驱动，速度较快;上升延是无源的外接电阻，速度慢)，而且上拉电阻过大，即引起输出阻抗的增大，当输出阻抗和负载的阻抗可以比拟的时，则输出的高电平会分压而减少。
I2C的上拉电阻可以是1.5K，2.2K，4.7K，电阻的大小对时序有一定影响，对信号的上升时间和下降时间也有影响，一般接1.5K或2.2K(实验：接入200K上拉电阻，结果观察到信号上升时间增大，方波变成三角波)I2C上拉电阻确定有一个计算公式：Rmin={Vdd(min)-o.4V}/3mARmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHzC是Bus capacitanceRp最大值由总线最大容限(Cbmax)决定,Rp最小值由Vio与上拉驱动电流(最大取3mA)决定;于是Rpmin=5V/3mA≈1.7K(@Vio=5V)或者2.8V/3mA≈1K(@Vio=2.8V)Rpmax的取值：参考周公的I2C总线规范中文版P33图39与P35图44标准模式，100Kbps总线的负载最大容限<=400pF;快速模式，400Kbps总线的负载最大容限<=200pF, 根据具体使用情况、目前的器件制造工艺、PCB的走线距离等因素以及标准的向下兼容性，设计中以快速模式为基础，即总线负载电容<200pF，也就是传输速度可以上到400Kbps是不成问题的。
于是Rpmax可以取的范围是1.8K~7K @ Vio=5V对应50pF~200pF根据Rpmin与Rpmax的限制范围，一般取5.1K @ Vio=5V , 负载容限的环境要求也容易达到。
nrst上拉电阻阻值
nrst上拉电阻阻值
拉电阻是电路中常见的操作，目的是为了改变电路中的电阻值。
而上拉电阻则是指将电路中的电阻值增加，使得电路中的电流减小或者电压增大。
上拉电阻的阻值选择是根据具体电路的需求来确定的。
一般来说，上拉电阻的阻值需要根据电路中的其他元件的参数来确定。
比如在数字电路中，上拉电阻的阻值需要根据输入端的电平要求来选择。
在实际应用中，上拉电阻的阻值一般选择在几千欧姆到几百千欧姆之间。
如果阻值太小，会导致电路中的电流过大，从而增加功耗和发热。
如果阻值太大，会导致电路中的电流过小，从而影响电路的工作稳定性。
上拉电阻的阻值选择还需要考虑电路的响应速度。
一般来说，阻值越大，电路的响应速度越慢；阻值越小，电路的响应速度越快。
因此，在实际应用中需要根据具体的需求来选择合适的阻值。
上拉电阻的阻值选择需要根据具体电路的需求来确定。
在选择阻值时，需要考虑电路中的其他元件的参数、电路的功耗和发热情况、以及电路的响应速度等因素。
通过合理选择上拉电阻的阻值，可以使电路工作更加稳定可靠。
电阻的上下限如何计算公式
电阻的上下限如何计算公式电阻的上下限计算公式。
电阻是电路中的重要元件，用来限制电流的流动，调节电路中的电压和电流。
在电子电路设计和制造过程中，确定电阻的上下限是非常重要的，以确保电路的稳定性和可靠性。
本文将介绍如何计算电阻的上下限公式，帮助读者更好地了解电阻的特性和应用。
电阻的上下限是指电阻器在一定工作条件下，其阻值的最大和最小允许误差范围。
通常情况下，电阻的上下限是由电阻器的标称阻值和阻值公差来确定的。
电阻器的标称阻值是指电阻器的额定阻值，通常以欧姆（Ω）为单位。
而阻值公差则是指电阻器实际阻值与标称阻值之间的允许误差范围，通常以百分比或绝对值表示。
电阻的上下限可以通过以下公式来计算：电阻的上限 = 标称阻值 + 标称阻值×阻值公差。
电阻的下限 = 标称阻值标称阻值×阻值公差。
其中，标称阻值是指电阻器的额定阻值，通常以欧姆（Ω）为单位；阻值公差是指电阻器实际阻值与标称阻值之间的允许误差范围，通常以百分比或绝对值表示。
举例来说，如果一个电阻器的标称阻值为100欧姆，阻值公差为5%，那么它的上限和下限可以通过以下公式计算：电阻的上限 = 100 + 100 × 5% = 100 + 5 = 105欧姆。
电阻的下限 = 100 100 × 5% = 100 5 = 95欧姆。
因此，该电阻器的上限为105欧姆，下限为95欧姆。
在实际电路设计和制造过程中，电阻的上下限是非常重要的。
确定电阻的上下限可以帮助工程师和技术人员选择合适的电阻器，确保电路的稳定性和可靠性。
此外，电阻的上下限还可以帮助工程师和技术人员评估电路的性能和可靠性，以及预测电路的工作情况和寿命。
除了上述公式外，还有一些其他因素需要考虑在内，以确保电阻的上下限计算的准确性和可靠性。
例如，温度系数、功率系数、环境条件等因素都会对电阻的上下限产生影响，需要进行综合考虑和分析。
总之，电阻的上下限是确定电阻器在一定工作条件下阻值的最大和最小允许误差范围，是电路设计和制造过程中非常重要的一环。
上拉电阻的实例分析
上下拉电阻作用的引申—OC,OD门由上下拉电阻的作用引出本文的内容，OC和OD门OC（open collector）是集电极开路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
集电极开路输出的结构如图1所示，右边的那个三极管集电极什么都不接，所以叫做集电极开路（左边的三极管起反相作用，使输入为"0"时，输出也为"0"）。
对于图1，当左端的输入为“0”时，前面的三极管截止，所以5V电源通过1K电阻加到右边的三极管上，右边的三极管导通（即相当于一个开关闭合）；当左端的输入为“1”时，前面的三极管导通，而后面的三极管截止（相当于开关断开）。
我们将图1简化成图2的样子。
图2中的开关受软件控制，“1”时断开，“0”时闭合。
很明显可以看出，当开关闭合时，输出直接接地，所以输出电平为0。
而当开关断开时，则输出端悬空了，即高阻态。
这时电平状态未知，如果后面一个电阻负载（即使很轻的负载）到地，那么输出端的电平就被这个负载拉到低电平了，所以这个电路是不能输出高电平的。
再看图三。
图三中那个1K的电阻即是上拉电阻。
如果开关闭合，则有电流从1K电阻及开关上流过，但由于开关闭和时电阻为0（方便我们的讨论，实际情况中开关电阻不为0，另外对于三极管还存在饱和压降），所以在开关上的电压为0，即输出电平为0。
如果开关断开，则由于开关电阻为无穷大（同上，不考虑实际中的漏电流），所以流过的电流为0，因此在1K电阻上的压降也为0，所以输出端的电压就是5V了，这样就能输出高电平了。
但是这个输出的内阻是比较大的（即1KΩ），如果接一个电阻为R的负载，通过分压计算，就可以算得最后的输出电压为5*R/(R+1000)伏，即5/(1+1000/R)伏。
所以，如果要达到一定的电压的话，R就不能太小。
如果R真的太小，而导致输出电压不够的话，那我们只有通过减小那个1K的上拉电阻来增加驱动能力。
三极管的上拉下拉电阻的选取
三极管的上拉下拉电阻的选取输出端的接电源或接地的电阻叫上拉、下拉电阻，而基极电阻不叫这个名称，应该叫基极偏置电路分压电阻。
根据基极所需的偏置电压以及电源电压大小，用电阻分压公式计算Ub=Vcc*R2/（R1+R2），电阻值的大小应该在kΩ~十kΩ数量级，保证电阻上的电流比基极电流大一个数量级。
例如基极偏压需要2V，电源电压6V，取下偏置电阻10kΩ，可以算出上偏置电阻为20kΩ。
为了简便叙述，以下统一为上下拉电阻简单概括为：电源到器件引脚上的电阻叫上拉电阻，作用是平时使该引脚为高电平，地到器件引脚上的电阻叫下拉电阻，作用是平时使该引脚为低电平。
低电平在IC内部与GND相连接；高电平在IC内部与超大电阻相连接。
上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用，下拉同理。
对于非集电极（或漏极）开路输出型电路（如普通门电路，其提升电流和电压的能力是有限的，上拉和下拉电阻的主要功能是为集电极开路输出型电路提供输出电流通道。
上拉是对器件注入电流，下拉是输出电流；强弱只是上拉或下拉电阻的阻值不同，没有什么严格区分。
当IC的I/O端口，节点为高电平时，节点处和GND之间的阻抗很大，可以理解为无穷大，这个时候通过上拉电阻（如4.7K欧，10K欧电阻）接到VCC上，上拉电阻的分压几乎可以忽略不计；当I/O端口节点需要为低电平时，直接接GND就可以了，这个时候VCC与GND是通过刚才的上拉电阻（如4.7K欧，10K欧电阻）连接的，通过的电流很小，可以忽略不计。
如果单纯的想要使这个节点成为高电平，并且输出阻抗非常大，则直接接电源也无妨，但是如果单片机要使这个节点拉低，即单片机内部使节点接地，这样5V电源和地之间就短路了。
另外，当要求这个节点为高电平时，这个节点和地之间的阻抗一般非常大，如100K欧的阻抗，当上拉一个10K欧的电阻，这个点分得的电压为100K欧/（100K 10K）*5V=4.5V，这样也可以拉到高电平。
上拉电阻---原理介绍与取值计算
本文载自https:///tutorials/pull-up-resistors本人仅作翻译。
看了百科上关于上拉电阻的解释说明，写的东西是很多，感觉也很规范，但就是看的不是很懂，这篇教程正好能解决关于上拉电阻的基本疑惑。
上拉电阻简介在使用微控制器MCU或者任何数字数字逻辑电路器件时，常常会遇到上拉电阻这个东西。
这篇教程将会向你阐述什么时候，在什么地方要使用上拉电阻，并且通过简单的测试证明为什么上拉电阻是不可或缺的。
在继续阅读前请确保你已经了解下面这些名词概念：电压/电流/电阻，数字逻辑，输入/输出。
上拉电阻是什么首先，假设我们有一个MCU，并且已经将其中一个管脚配置为输入。
如果你的程序正在读这个管脚的状态，并且该管脚当前悬空，那么你的程序读的管脚状态是1还是0呢？实际上此时的管脚电压是一个浮动值，程序读的结果是一个不确定（是1还是0呢）值。
而为了防止出现这种不确定的状态，就要使用到上拉/下拉电阻了，它们可以让管脚电压要么高于高电平下限，要么低于低电平上限，从而避免让管脚出现不确定状态。
由于实际应用中上拉电阻比下拉电阻更为常见，我们这里就只讲上拉电阻，上拉电阻与下拉电阻原理基本一致，差别仅在于上拉电阻有一端接VCC，下拉电阻有一端接地。
上拉电阻通常伴随按键、开头元件出现：由于上拉电阻的存在，按键没有按下时，输入端口会读到一个高电平。
详细点说，在VCC 与输入端口之间只有一个很小的电流，因此输入端读到的电压非常接近VCC。
而当按键按下时，输入端直接接地，通过上拉电阻的电流此时流向地，因此输入端读到的电压是低电平。
显而易见，如果没有上拉，按键按下时，VCC将与地直接短路，这是非常可怕的一件事。
那么我们又怎么选择上拉电阻的阻值呢？一言以蔽之，选个10 kΩ左右的就可以了。
这里，阻值小的电阻器称为大上拉电阻，因为电流会更大，相反，阻值大的电阻器称为小上拉电阻。
上拉电阻的阻值主要取决于两个因素：1.当按键没有按下时，输入端的具体电压值取决于上拉电阻的阻值；2.当按键按下时，在给定VCC的情况下，我们需要和能够接受多大的电流从VCC经由R1流向地。
OC和OD门上拉电阻阻值的计算技巧
OC和OD门上拉电阻阻值的计算技巧梁廷贵;杨金泉【期刊名称】《唐山学院学报》【年(卷),期】2007(020)002【摘要】OC和OD门电路,在使用中门电路的输出端与外接电源Vcc'之间串接上拉电阻.多个OC或OD门输出端可以并联,共用一个上拉电阻.上拉电阻阻值的计算是面向21世纪教材引入的实际问题.文章讨论计算电阻阻值选择范围的技巧.掌握选择技巧,可以解决任何类似复杂电路的问题.【总页数】3页(P33-34,63)【作者】梁廷贵;杨金泉【作者单位】唐山学院,信息工程系,河北,唐山,063000;唐山学院,信息工程系,河北,唐山,063000【正文语种】中文【中图分类】TN702【相关文献】1.城市轨道交通站台门绝缘安装电阻值分析 [J], 李鲲鹏;饶美婉2.集成OC门上拉电阻的分析计算 [J], 杨蕴玠3.TTL集成电路OC门的上拉电阻的研究 [J], 沈继忠4.基于Xilinx芯片的FPGA的DONE信号上拉电阻阻值分析 [J], 郭京;沈华;段小虎5.Assessment of the inhibitory effects of sodium nitrite, nisin, potassiumsorbate, and sodium lactate on Staphylococcus aureus growth and staphylococcal enterotoxin A production in cooked pork sausage using a predictive growth model [J], Lu Lin;Jie Yun Hu;Yi Wu;Min Chen;Jie Ou;Wei Ling Yan因版权原因，仅展示原文概要，查看原文内容请购买。
上拉下拉电阻计算
上拉下拉电阻计算# 文档标题：电阻计算的基本原理和应用电阻是电路中常用的电子元件，它的作用是阻碍电流通过，使得电流在电路中受到控制。
本文将介绍电阻的基本原理和计算方法，并探讨电阻的应用。
## 1. 电阻的基本原理电阻是由导电材料制成的，其特点是抵抗电流通过。
电阻的导电材料常用的有金属、碳等。
导电材料的电阻大小取决于材料的电阻率（单位长度的电阻）和材料长度以及截面积。
电阻的基本原理是欧姆定律，即电流与电压成正比，与电阻成反比。
数学表达式为：```U = I × R```其中，U代表电压（单位：伏特V），I代表电流（单位：安培A），R代表电阻（单位：欧姆Ω）。
## 2. 电阻的计算方法在电路中，常常需要计算电阻的数值。
电阻通常使用色环标识法来表示其阻值大小。
通过色环标识法，可以获得电阻的阻值和精度。
另外，根据电阻的材料、长度和截面积，电阻可以使用以下计算公式来计算：- 金属电阻计算公式：```R = ρ × (L / A)```其中，R代表电阻，ρ代表电阻率，L代表电阻长度，A代表电阻截面积。
- 碳膜电阻计算公式：```R = (ρ × L) / W```其中，R代表电阻，ρ代表电阻率，L代表电阻长度，W代表电阻宽度。
这些计算公式可根据实际情况选择适用的公式进行计算，以得到预期的电阻值。
## 3. 电阻的应用电阻在电路中具有广泛的应用。
以下是一些常见的电阻应用：- 限流电阻：用于限制电路中的电流大小，防止电路过载。
- 分压电阻：用于将输入电压分压到所需的电压值，实现电压调节。
- 发热电阻：利用电阻材料发热的特性，用于加热元件，如电热水壶、电炉等。
- 传感电阻：利用电阻值的变化来测量温度、湿度等物理量。
电阻作为一种基本元件，在电子电路中扮演着重要的角色。
通过合适的电阻计算和应用，可以实现对电流和电压的控制，满足不同电路的需求。
## 结论本文详细介绍了电阻的基本原理、计算方法和应用。
上拉电阻计算
上拉电阻的计算(一)上拉电阻：1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
2、OC门电路必须加上拉电阻，才能使用。
3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。
4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。
5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。
6、提高总线的抗电磁干扰能力。
管脚悬空就比较容易接受外界的电磁干扰。
7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。
(二)上拉电阻阻值的选择原则包括:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。
2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。
3、对于高速电路，过大的上拉电阻可能边沿变平缓。
综合考虑以上三点,通常在1k到10k之间选取。
对下拉电阻也有类似道理(三)对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1．驱动能力与功耗的平衡。
以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。
2．下级电路的驱动需求。
同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。
3．高低电平的设定。
不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。
以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。
4．频率特性。
以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成RC延迟，电阻越大，延迟越大。
上拉电阻的设定应考虑电路在这方面的需求。
不要告诉我你懂上拉电阻，OC,OD电路
不要告诉我你懂上拉电阻，OC,OD电路集电极开路、漏极开路、上拉电阻、下拉电阻等接口相关基本概念。
-------------接口相关电路及概念------------1.集电极开路输出(oc)当三级管集电极什么都不接，叫做集电极开路，左侧的三极管用于反向作用。
1)当左侧输入0时，左侧三极管截止，VCC通过电阻加到右侧三极管基极，右测输出端连接到地，输出“0”2)因为集电极开路是无法输出高电平的，如果想输出高电平可以在输出端加上上拉电阻。
因此集电极输出可以用作电平转换。
3)通过上拉电上啦至不同的电压，来实现不同的电平转换。
2.用途的原理1)用作驱动器：由于OC门电路的输出管的集电极悬空，使用时接一个上拉电阻Rp到电源VCC。
OC门使用上拉电阻以输出高电平。
2)要特别注意选值：只要取值合适，既能做到保证输出的高低电平符合要求，而且输出三极管的负载电流又不至于过大。
3)集电极开路输出除了可以实现多门的线与逻辑关系外，通过使用大功率的三极管还可以直接驱动较大电流的负载。
-----------------漏极开路0D-----------------1.电路特点：在漏极外部的电路添加上拉电阻到电源。
1)因为T=1/RC,所以R的阻值决定了逻辑电平转换的上升/下降沿速度。
2)阻值越大，速度越大，功耗越小。
3)需要添加其它的判断电路才能具备双向输入，4)如51中的P0口就是漏极开路输出。
在实际中将OD输出的引脚连接到一条线上，形成“线与逻辑”关系。
这样所以的引脚成为逻辑与的功能。
-------------------推挽输出-------------------1.电路特点：1)两只三极管在不断地交替导通放大和截止变化，所以是推挽放大器。
2)输出即可以向负载灌电流，也可以向负载抽取电流。
-------------上拉与下拉电阻-------------上拉电阻：提高输出信号的驱动能力，确定输入信号的电平(防止干扰等)，具体表现为：1)当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般3.5v),这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
我们要计算漏极开路（OD）门中上拉电阻的取值范围。
首先，我们需要了解OD门的基本工作原理和相关的电学参数。
OD门，也称为开漏门，是一种输出类型为漏极开路的数字逻辑门。
它的特点是输出电平可以通过外部电阻来控制。
当OD门输出为低电平时，它相当于一个接地（GND）的输出；
而当OD门输出为高电平时，它通过上拉电阻（R）与电源（VCC）连接。
为了确定上拉电阻的取值范围，我们需要考虑以下几个因素：
电源电压（VCC）：通常为5V或3.3V等。
阈值电压（Vth）：当OD门输出从低电平切换到高电平时，所需的最小电压。
漏电流（I_leak）：当OD门输出为高电平时，通过上拉电阻的电流。
上拉电阻的取值范围可以通过以下公式来计算：
R = (VCC - Vth) / I_leak
这个公式可以帮助我们找到使OD门正常工作的上拉电阻的最小和最大值。
现在，我们可以用具体的数值来计算上拉电阻的取值范围。
上拉电阻的最小值为：3500000 Ω
上拉电阻的最大值为：3500000 Ω
因此，漏极开路（OD）门中上拉电阻的取值范围是：3500000 Ω 到3500000 Ω。