FPGA及其开发板简介

FPGA开发工具
目前，FPGA主要的开发工具有：
• Quartus II • MAX+PLUS II • SOPC Builder(可编程片上系统开发工具) • DSP Builder（内嵌DSP开发工具） • ModelSim(仿真工具) • Synplify/Synplify Pro(综合工具)
目前，应用最广泛的可编程逻辑器件有复杂可编程逻辑 器件（CPLD）、现场可编程门阵列（FPGA）。
FPGA概述
FPGA是现场可编程门阵列（Field Programmable Gate Array）的简称。FPGA器件及其开发系统是开发大规 模数字集成电路的新技术。它利用计算机软件，绘制出实现 用户逻辑的原理图或用硬件描述语言等方式作为设计输入； 然后经一系列转换程序、自动布局布线、模拟仿真的过程, 最后生成配置FPGA器件的数据文件，下载到FPGA器件中， 从而实现了满足用户需求的专用集成电路，真正达到了用户 自行设计集成电路的目的。
开发人员通过软件手段向该芯片中写入特定的指令， 就可以更改、配置器件内部连接结构和逻辑单元，使其完 成一定的功能。
FPGA模块
EP2C5Q208C8N的主要特性：
现在的 FPGA器件内部功能模块越来越丰富，如片内 RAM、锁相环（PLL）、数字信号处理（DSP）模块、 甚至嵌入式CPU等等。
FPGA模块
FPGA模块
▪ nSTATUS（121脚）:专用的配置状态脚。双向脚，当它是输出脚时，
是漏极开路的。在上电之后，FPGA立刻将nSTATUS脚置成低电平， 并在上电复位完成后，释放它，将它置为高电平。作为状态输出脚时， 在配置过程中如果有任何一个错误发生了，nSTATUS脚会被置低。 作为状态输入脚时，在配置或初始化过程中，外部控制芯片可以将这 个脚拉低，这时候FPGA就会进入错误状态。这个脚不能用作普通I/O 脚。nSTATUS脚必须上拉一个10K欧的电阻。
发送的使能脚，是专门用来输出脚。在PS和JTAG模式下可以当I/O脚来用。
▪ I/O,CRC_ERROR（3脚）：当错误检测CRC电路被选用时，被作为
_ERROR脚，如果不用默认就用来做I/O。
▪ I/O,CLKUSR（4脚）：当在Quartus II软件中打开“Enable User-supplled
▪ CLKIN（23脚）:时钟输入脚,由FPGA内部的晶振（50MHz）产生。 ▪ CONFIG（26脚）:专用的输入脚。这个管脚是一个配置控制输入脚。如果
这个脚在用户模式下被置低，FPGA就会丢失掉它的配置数据，并进入一个 复位状态，并将所有的I/O脚置成三态的。
▪ DEV_OE（56脚）:I/O脚或全局I/O使能脚。在Quartus II软件中，这个脚可
输入/输出,字方式)
▪ A-1(地址输入/输出，字节方式) ▪ BYTE（47脚）：选择8位或16位
数据输入方式
▪ CE（26脚）：芯片使能 ▪ OE#（28脚）：输出使能 ▪ WE#（11脚）：控制写操作 ▪ RESET（12脚）：芯片复位引脚 ▪ RY/BY（15脚）：空闲/忙碌状态
输出引脚
▪ VCC（37脚）：3.0V电压源 ▪ VSS（46脚）：接地 ▪ NCC（10、13、14脚）：不接
片上可编程系统（SOPC）的硬件平台。
FPGA器件集成密度很高，它由数万个到数千万个 逻辑门构成，可以完成很复杂的时序与组合逻辑电路功 能。所以其密度高、设计周期短、开发成本低、强大的 并行计算能力和灵活的动态可重构性被广泛地应用于各 个领域，如数字电路设计、微处理器系统、DSP、通信、 ASIC设计等。
制数据输入/输出。读出输出数据， 写入输入数据。
▪ DQ0～DQ15:数据输入/输出位。 ▪ AQ0～AQ11:地址输入/输出位。 ▪ VDD/VSS（1/54脚）:电源/地。 ▪ VDDQ/VSSQ:数据输出电源/地。 ▪ NC:不接。
FLASH模块
这个模块选用的芯片是Am29LV160D。 Am29LV160D 是 一 个 16Mbit 的 快 速 存 储 器
在这个开发板上，主要包括以下6个模块：
• FPGA模块 • SDRAM模块 • FLASH模块 • 时钟模块 • 电源模块 • 串行配置模块
FPGA模块
FPGA模块是FPGA系统模块的核心，这个开发板上使 用的FPGA芯片是EP2C5Q208C8N。
EP2C5Q208C8N芯片是Altera公司生产的Cyclone II 系列器件之一。该系列的器件的优势有——用户定义的功 能、领先的性能、低功耗、高密度、低成本、性价比较高， 成为Altera公司在中低FPGA市场中的主力产品。该系列产 品的主要器件有EP2C5、EP2C8、EP2C20、EP2C35、 EP2S15、EP2S30、EP2S60等。
▪ CONF_DONE（123脚）:专用的配置状态脚。双向脚，当它是输出脚时，是
漏极开路的。当作为状态输出脚时，在配置之前和过程中，它都被置为低电 平。一旦配置数据接收完成，并且没有任何错误，初始化周期一开始， CONF_DONE就会被释放。当作为状态输入脚时，在所有数据都被接收后， 要将它置为高电平。之后器件就开始初始化再进入用户模式。它不可以用作 普通I/O来用。这个脚外成也必须接一个10K欧的电阻。
start-up clock(CLKUSR)”选项后，这个脚就只可以作为用户的初始化时钟 输入脚。有这个功能，可以延缓FPGA开始工作的时间，可以在需要和其它 器件进行同步的特殊应用中用到。
▪ DATA0（20脚）：专用输入脚：在AS模式下，EP2C5将nCSO置低电平，
配置芯片被使能。EP2C5然后通过DCLK和ASDO配合操作，发送操作命令， 以及读地址给配置芯片。配置芯片然后通过DATA脚给EP2C5发送数据。 DATA脚就接到EP2C5的DATA0脚上。
FPGA模块
▪ DCLK（21脚）:在PS模式下，DCLK是一个时钟输入脚，是外部器件将配置
数据传送给FPGA的时钟。在AS模式下，DCLK脚是一个时钟输出脚，就是 提供一个配置时钟，直接接到配置芯片的DCLK脚上去。
▪ nCE（22脚）:专用输入脚。这个脚是一个低电平有效的片选使能信号。nCE
脚是配置使能脚。在配置初始化以及用户模式下，nCE脚必须置低。
EP2C5Q208C8N引脚说明：
▪ I/O,ASDO（1脚）：在AS（主动串行）模式下是专用输出脚，是EP2C5向
串行配置芯片发送控制信号的脚。也是用来从配置芯片中读取配置数据的脚。 在PS（被动串行）和JTAG模式下可以当I/O脚来用。
▪ I/O,nCSO（2脚）：在AS模式下这个脚是EP2C5用来给外面的串行配置芯片
Am29LV160D主要特点：
▪ 单电源3.0V供电 ▪ 0.23um工艺技术下制造 ▪ 高性能、超低功耗 ▪ 灵活的内部逻辑结构 ▪ 嵌入式算法 ▪ 数据在125摄氏度环境下可以保存20年 ▪ 擦除暂停/擦除恢复引脚 ▪ 硬件复位引脚
FLASH模块
Am29LV160D引脚图：
引脚说明: ▪ A0～A19：20位地址输入 ▪ DQ0～DQ14：15位数据输入/输出 ▪ DQ15/A-1（45脚）：DQ15(数据
▪ MSEL[1:0]（125、126脚）:这些脚要接到零或电源，表示高电平或低电平。
00表示用AS模式，10表示PS模式。JTAG模式跟MSEL无关，就把它们接00, 表示接地。
▪ DEV_CLRn（206脚）:I/O或全局的清零输入端。在QuartusII里面，如果选
上“Enable Device-Wide Rese（t DEV_CLRn)”这个功能。这个脚就是全 局清零端。当这个脚被置低，所有的寄存器都会被清零。
SDRAM模块
HY57V641620HG主要特点：
▪ 单电源3.3±0.3V电压供电 ▪ 所有引脚电压等级兼容LVTTL标准 ▪ 所有输入和输出与时钟上升沿同步 ▪ 数据分为低8位和高8位 ▪ 允许中断操作 ▪ 自动和手动复位
SDRAM模块
HY57V641620HG引脚图：
引脚说明：
▪ CLK（38脚）:系统输入时钟。所
简单的说，FPGA是指通过软件手段更改、配置器件内 部连接结构和逻辑单元，完成一定功能的数字集成电路。
FPGA特点、应用
FPGA器件具有以下特点：
• 高密度、高速率、高可靠性 • 标准化、小型化、多功能、低功耗、低成本 • 设计灵活、可无限次反复编程、可现场模拟调试验证 • 开发工具种类多、智能化、功能强大 • 内嵌CPU或DSP内核，支持软硬件协同设计，可以作为
“ Add your company slogan ”
FPGA及其开发板简介
LOGO
FPGA发展
当今社会是数字集成电路广泛应用的社会。数字集成电 路从早期的电子管、晶体管、中小规模集成电路、超大规 模集成电路逐步发展到现在的专用集成电路（ASIC）。 ASIC的出现降低了产品的生产成本，提高了系统的可靠性， 缩小了设计的尺寸，推动了社会数字化的进程。但是ASIC 因其设计周期长、成本高、灵活性差等缺陷制约着它的应 用范围。硬件工程师希望有一种更灵活的设计方法，希望 AISC的设计周期尽可能短，最好是在实验室里就能设计出 合适的ASIC芯片，并立即投入到实际应用之中，因而出现 了现场可编程逻辑器件（FPGA）。
SDRAM模块
这个模块使用的芯片是HY57V641620HG。 它是64Mbit同步随机存储器，作为FPGA芯片的外围设 备，用于需要大容量和高带宽的存储系统中，该芯片的数据 宽度为16位，容量为4M字（8M字节）。HY57V641620HG 分为4个存储片（bank），每个bank的容量为1M字（2M字 节）。 该芯片有54个引脚。 FPGA正常工作时，外部电路先将配置数据下载到 SDRAM中，然后SDRAM再把接收到的数据发送给FPGA芯 片。它的功能是储存数据，通过它的地址总线（A0~A11）与 数据总线(D0~D15)与FPGA芯片进行数据之间的传输。