2010年数字集成电路设计期中考试_中国科技大学

中国科学技术大学苏州研究院软件学院

数字集成电路设计

期中考试

(2010年10月11日2:00pm—3:30pm)

1.问答题

a)叙述摩尔定律（5分）。

b)叙述评价数字集成电路设计质量的四个基本特性（6分）。

c)叙述长沟MOS晶体管与短沟MOS晶体管的区别(6分）。

d)MOS管的电容由哪几部分构成?并说出在不同工作模式下的区别(8分）。

e)以反相器为例,说出静态CMOS电路的功耗包括哪几部分(6分）？

f)数字集成电路按比例缩小有几种情形（6分）?

g)下面的两种电路哪个性能(速度)更优越一些?并说出原因(5分）。

h)下面的电路哪个是无比逻辑,哪个是有比逻辑?并说出有比逻辑与无比

逻辑的区别(5分）。

2．下图为一RC网络。计算：

a)从输入In到Out1的Elmore延时（5分）;b)从输入In到Out2的Elmore延时（5分）;c)确定哪条路径是关键路径（3分）?

3.假设下图中反相器由标准CMOS实现,并且具有对称的电压传输特性。假设

C intrinsic = C gate (γ=1),单位尺寸反相器的等效电阻与电容为R和C。单位尺

寸反相器的本征延时为t inv。反相器inv2, inv3和inv4的尺寸S1，S2和S3不小于1。

a)确定S1，S2和S3使时延最小（5分），并计算总的最小时延（以t inv为单位）

（5分）。

b)确定反相器inv2, inv3和inv4的尺寸S1，S2和S3使功耗达到最小（4分）。4．如下图所示的逻辑网络，要求确定复合门电容y和z使A端到B端延时最小。

a)计算A端到B端总的逻辑努力LE（3分）;b)计算A端到B端总的电气努力F （2分）;c)计算A端到B端总的分支努力B (3分）;d)计算A端到B端总的路径努力PE (2分）;e)确定最佳级努力SE (3分）(近似为整数);f)确定A端到B端的最小时延（以t inv为单位）(3分）;g)确定电容y (5分）;h)确定电容z (5分）。