数字逻辑电路实验
数字逻辑实验报告实验
一、实验目的1. 理解数字逻辑的基本概念和基本原理。
2. 掌握数字逻辑电路的基本分析方法，如真值表、逻辑表达式等。
3. 熟悉常用数字逻辑门电路的功能和应用。
4. 提高数字电路实验技能，培养动手能力和团队协作精神。
二、实验原理数字逻辑电路是现代电子技术的基础，它主要研究如何用数字逻辑门电路实现各种逻辑功能。
数字逻辑电路的基本元件包括与门、或门、非门、异或门等，这些元件可以通过组合和连接实现复杂的逻辑功能。
1. 与门：当所有输入端都为高电平时，输出端才为高电平。
2. 或门：当至少有一个输入端为高电平时，输出端为高电平。
3. 非门：将输入端的高电平变为低电平，低电平变为高电平。
4. 异或门：当输入端两个高电平或两个低电平时，输出端为低电平，否则输出端为高电平。
三、实验内容1. 实验一：基本逻辑门电路的识别与测试（1）认识实验仪器：数字电路实验箱、逻辑笔、示波器等。
（2）识别与测试与门、或门、非门、异或门。
（3）观察并记录实验现象，分析实验结果。
2. 实验二：组合逻辑电路的设计与分析（1）设计一个简单的组合逻辑电路，如加法器、减法器等。
（2）根据真值表列出输入输出关系，画出逻辑电路图。
（3）利用逻辑门电路搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
3. 实验三：时序逻辑电路的设计与分析（1）设计一个简单的时序逻辑电路，如触发器、计数器等。
（2）根据电路功能，列出状态表和状态方程。
（3）利用触发器搭建电路，进行实验验证。
（4）观察并记录实验现象，分析实验结果。
四、实验步骤1. 实验一：（1）打开实验箱，检查各电路元件是否完好。
（2）根据电路图连接实验电路，包括与门、或门、非门、异或门等。
（3）使用逻辑笔和示波器测试各逻辑门电路的输出，观察并记录实验现象。
2. 实验二：（1）根据实验要求，设计组合逻辑电路。
（2）列出真值表，画出逻辑电路图。
（3）根据逻辑电路图连接实验电路，包括所需逻辑门电路等。
《数字逻辑》实验组合逻辑电路实验
《数字逻辑》实验组合逻辑电路实验组合逻辑电路实验一一、实验目的1、熟悉半加器、全加器的实验原理，学习电路的连接；2、了解基本74LS系列器件（74LS04、00、32）的性能；3、对实验结果进行分析，得到更为优化的实验方案。
二、实验内容1、按照实验原理图连接电路。
2、实验仪器：74LS系列的芯片、导线。
实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。
其中KC1用来选择实验序号。
序号为0时，手动进行。
自动运行时按加、减选择所做实验的序号。
试验箱内有分别用于手动和自动实验的输入的控制开关Kn和Sn。
3、三、实验原理实验原理图如下：四、实验结果及分析1、将实验结果填入表1-11-1 表2、实验结果分析由实验结果可得半加和：Hi=Ai⊕Bi 进位：Ci=AiBi则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。
实验二全加器一、实验目的1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。
2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。
二、实验内容同半加器的实验，先采用手动方式，再用自动方式。
用自动方式时选实验序号2。
三、实验原理四、实验结果及其分析表1-2 2、实验结果分析从表1-2中的实验结果可以得到：Si=AiBiCi?1+AiBiCi?1+AiBiCi-1=Ai?Bi?Ci-1Ci=AiBi+AiCi-1+BiCi-1故Si=?m(1,2,4,7) Ci=?m(3,5,6,7)因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下：实验三三—八译码器与八—三编码器一、实验目的1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。
2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。
3、通过实验理解74LS148是优先权编码器。
数字逻辑电路实验教案
绪论数字逻辑电路是高等学校计算机科学技术专业中的一门主要的技术基础课程，它是为培养计算机科学技术专业人才的需要而设置的，它为计算机组成原理、微型机与其应用等后续课程打下牢固的硬件基础。
数字逻辑电路是一门理论性和实践性均较强的专业基础课，实验是数字逻辑电路课程中极其重要的实践环节。
通过数字逻辑电路实验可以使学生真正掌握本课程的基本知识和基本理论，加强对课本知识的理解，有利于培养各方面的能力；有利于实践技能的提高；有利于严谨的科学作风的形成。
一、常用电子仪器的使用1、示波器2、THD—4型数字电路实验箱3、万用表二、实验课的程序1．实验预习由于实验课的时间有限，因此，每次实验前要作好预习，写好预习报告。
预习的要求：a．理解实验原理，包括所用元器件的功能。
b．粗略了解实验具体过程。
c．根据实验要求，画好实验线路与数据表格。
2．实验操作每次测量后，应立即将数据记录下来，并由实验老师签字。
实验操作一般步骤：（1）在连接实验线路之前，必须保证“数字电路实验箱”所有电源关闭；（2）按所画的实验线路图连接实验线路，所用短路线必须事先用万用表检查，以减少故障点；（3）实验线路连接完成后，必须仔细检查实验线路，以保证实验线路连接无误；（4）实验线路连接正确后，接通电源，进行具体实验。
（5）如变动实验线路，必须从（1）重新进行。
故障检查方法与处理：（1）检查元器件的接入电源是否正确；（2）使实验线路处于静态，用万用表“直流电压挡”，从输入级向输出级逐级检查逻辑电平，确定故障点；（3）关闭“数字电路实验箱”电源，用万用表“欧姆挡”，检查实验线路连接是否正确，确定故障点；（4）关闭“数字电路实验箱”电源，按实验操作一般步骤（2）（3）（4）将故障排除。
3．实验报告写实验报告应有如下项目：（1）实验目的（2）实验内容（3）实验设备与元器件（4）实验元器件引脚图（5）实验步骤、实验线路与实验记录等（6）实验结果与故障处理分析、讨论和体会等（7）“思考题”要求同学在完成基本实验内容的前提下去做，并将实验内容、实验所用器件、线路、结果与分析等做副页附在实验报告最后，其副页由实验老师签字确认。
数字逻辑电路实验报告
数字逻辑电路实验报告数字逻辑电路实验报告引言：数字逻辑电路是现代电子科技中的重要组成部分，它广泛应用于计算机、通信、控制系统等领域。
本实验旨在通过实际操作，加深对数字逻辑电路原理的理解，并通过实验结果验证其正确性和可靠性。
实验一：基本逻辑门的实验在本实验中，我们首先学习了数字逻辑电路的基本组成部分——逻辑门。
逻辑门是数字电路的基本构建单元，它能够根据输入信号的逻辑关系，产生相应的输出信号。
我们通过实验验证了与门、或门、非门、异或门的工作原理和真值表。
以与门为例，当且仅当所有输入信号都为高电平时，与门的输出信号才为高电平。
实验中，我们通过连接开关和LED灯，观察了与门的输出变化。
实验结果与预期相符，验证了与门的正确性。
实验二：多位加法器的设计与实验在本实验中，我们学习了多位加法器的设计和实现。
多位加法器是一种能够对多位二进制数进行加法运算的数字逻辑电路。
我们通过实验设计了一个4位全加器，它能够对两个4位二进制数进行相加，并给出正确的进位和和结果。
实验中，我们使用逻辑门和触发器等元件，按照电路图进行布线和连接。
通过输入不同的二进制数，观察了加法器的输出结果。
实验结果表明，多位加法器能够正确地进行二进制数相加，验证了其可靠性。
实验三：时序电路的实验在本实验中，我们学习了时序电路的设计和实验。
时序电路是一种能够根据输入信号的时间顺序产生相应输出信号的数字逻辑电路。
我们通过实验设计了一个简单的时序电路，它能够产生一个周期性的脉冲信号。
实验中，我们使用计数器和触发器等元件，按照电路图进行布线和连接。
通过改变计数器的计数值，观察了脉冲信号的频率和周期。
实验结果表明，时序电路能够按照设计要求产生周期性的脉冲信号，验证了其正确性。
实验四：存储器的设计与实验在本实验中，我们学习了存储器的设计和实现。
存储器是一种能够存储和读取数据的数字逻辑电路，它在计算机系统中起到重要的作用。
我们通过实验设计了一个简单的存储器，它能够存储和读取一个4位二进制数。
数字逻辑实验报告
数字逻辑实验报告数字逻辑实验报告引言数字逻辑是计算机科学中的重要基础知识，通过对数字信号的处理和转换，实现了计算机的高效运算和各种复杂功能。
本实验旨在通过实际操作，加深对数字逻辑电路的理解和应用。
实验一：二进制加法器设计与实现在这个实验中，我们需要设计一个二进制加法器，实现两个二进制数的加法运算。
通过对二进制数的逐位相加，我们可以得到正确的结果。
首先，我们需要将两个二进制数输入到加法器中，然后通过逻辑门的组合，实现逐位相加的操作。
最后，将得到的结果输出。
实验二：数字比较器的应用在这个实验中，我们将学习数字比较器的应用。
数字比较器可以比较两个数字的大小，并输出比较结果。
通过使用数字比较器，我们可以实现各种判断和选择的功能。
比如，在一个电子秤中，通过将待测物品的重量与设定的标准重量进行比较，可以判断物品是否符合要求。
实验三：多路选择器的设计与实现在这个实验中，我们需要设计一个多路选择器，实现多个输入信号中的一路信号的选择输出。
通过使用多路选择器，我们可以实现多种条件下的信号选择，从而实现复杂的逻辑控制。
比如，在一个多功能遥控器中，通过选择不同的按钮，可以控制不同的家电设备。
实验四：时序电路的设计与实现在这个实验中，我们将学习时序电路的设计与实现。
时序电路是数字逻辑电路中的一种重要类型，通过控制时钟信号的输入和输出，实现对数据的存储和处理。
比如，在计数器中，通过时序电路的设计，可以实现对数字的逐位计数和显示。
实验五：状态机的设计与实现在这个实验中，我们将学习状态机的设计与实现。
状态机是一种特殊的时序电路，通过对输入信号和当前状态的判断，实现对输出信号和下一个状态的控制。
状态机广泛应用于各种自动控制系统中，比如电梯控制系统、交通信号灯控制系统等。
实验六：逻辑门电路的优化与设计在这个实验中，我们将学习逻辑门电路的优化与设计。
通过对逻辑门电路的布局和连接方式进行优化，可以减少电路的复杂性和功耗，提高电路的性能和可靠性。
逻辑电路实验实验报告
一、实验名称逻辑电路实验二、实验目的1. 掌握基本的数字逻辑电路设计方法。
2. 理解并掌握常用的逻辑门及其组合电路。
3. 提高实验操作技能和观察能力。
4. 培养团队协作精神。
三、实验原理数字逻辑电路是构成数字系统的基本单元，主要由逻辑门、触发器等基本元件组成。
逻辑门是数字电路的基本单元，它按照一定的逻辑规则实现基本的逻辑运算。
本实验主要涉及以下逻辑门及其组合电路：1. 与门（AND）：当所有输入信号都为高电平时，输出信号才为高电平。
2. 或门（OR）：当至少一个输入信号为高电平时，输出信号才为高电平。
3. 非门（NOT）：将输入信号取反。
4. 异或门（XOR）：当输入信号不同时，输出信号为高电平。
四、实验器材1. 逻辑门实验板2. 逻辑笔3. 万用表4. 逻辑分析仪5. 示波器6. 计时器五、实验内容1. 与门、或门、非门、异或门的逻辑功能测试2. 组合逻辑电路设计3. 电路仿真与验证六、实验步骤1. 与门、或门、非门、异或门的逻辑功能测试（1）按照实验指导书，连接与门、或门、非门、异或门实验板。
（2）使用逻辑笔和万用表，测试各个逻辑门的输入、输出信号。
（3）记录测试结果，与理论值进行对比，分析实验误差。
2. 组合逻辑电路设计（1）根据设计要求，选择合适的逻辑门，绘制电路图。
（2）使用实验板，搭建组合逻辑电路。
（3）测试电路功能，验证设计是否正确。
3. 电路仿真与验证（1）使用逻辑分析仪或示波器，观察电路的输入、输出信号波形。
（2）分析波形，验证电路功能是否符合预期。
七、实验结果与分析1. 与门、或门、非门、异或门的逻辑功能测试实验结果如下：与门：当所有输入信号都为高电平时，输出信号才为高电平。
或门：当至少一个输入信号为高电平时，输出信号才为高电平。
非门：将输入信号取反。
异或门：当输入信号不同时，输出信号为高电平。
2. 组合逻辑电路设计（1）设计一个4位二进制加法器，包括两个输入端（A、B）和两个输出端（S、C）。
数字逻辑电路实验报告
数字逻辑电路实验报告指导老师:班级:学号:姓名：时间：第一次试验一、实验名称：组合逻辑电路设计1二、试验目的：掌握组合逻辑电路的功能测试。
1、验证半加器和全加器的逻辑功能。
2、、学会二进制数的运算规律。
3、试验所用的器件和组件：三、74LS00 3片，型号二输入四“与非”门组件74LS20 1片，型号四输入二“与非”门组件74LS86 1片，型号二输入四“异或”门组件实验设计方案及逻辑图：四、/全减法器，如图所示：1、设计一位全加时做减法运时做加法运算，当M=1M决定的，当M=0 电路做加法还是做减法是由SCin分别为加数、被加数和低位来的进位，、B和算。
当作为全加法器时输入信号A分别为被减数，减数Cin、B和为和数，Co为向上的进位；当作为全减法时输入信号A 为向上位的借位。
S为差，Co和低位来的借位，1）输入/（输出观察表如下：（2）求逻辑函数的最简表达式函数S的卡诺图如下：函数Co的卡诺如下：化简后函数S的最简表达式为：Co的最简表达式为：2（3）逻辑电路图如下所示：、舍入与检测电路的设计：2F1码，用所给定的集成电路组件设计一个多输出逻辑电路，该电路的输入为8421为奇偶检测输出信号。
当电路检测到输入的代码大于或F2为“四舍五入”输出信号，的个数为奇数时，电路。
当输入代码中含1F1=1;等于5是，电路的输出其他情况F1=0 F2=0。
该电路的框图如图所示：的输出F2=1，其他情况输出观察表如下：（输入/0 1 0 0 1 01 0 1 0 0 11 1 1 0 0 01 0 1 1 1 11 0 0 1 0 11 0 1 0 0 11 0 0 1 1 01 1 1 0 1 11 0 1 1 0 011111求逻辑函数的最简表达式（2）的卡诺如下：函数F1 F2函数的卡诺图如下：的最简表达式为：化简后函数F2 的最简表达式为：F1）逻辑电路图如下所示；（3课后思考题五、化简包含无关条件的逻辑函数时应注意什么？1、答：当采用最小项之和表达式描述一个包含无关条件的逻辑问题时，函数表达式中，并不影响函数的实际逻辑功能。
数字逻辑综合实验报告
一、实验目的本次实验旨在通过实际操作，加深对数字逻辑基本原理和设计方法的理解，提高学生在数字电路设计、仿真和调试方面的实践能力。
通过完成以下实验任务，使学生掌握以下技能：1. 理解数字逻辑电路的基本概念和原理。
2. 掌握数字逻辑电路的设计方法和步骤。
3. 学会使用仿真软件进行电路设计和仿真测试。
4. 掌握数字逻辑电路的调试和优化方法。
二、实验内容本次实验主要包含以下三个部分：1. 组合逻辑电路设计：设计一个四位加法器，并使用Logisim软件进行仿真测试。
2. 时序逻辑电路设计：设计一个简单的计数器，并使用Verilog语言进行描述和仿真。
3. 数字逻辑电路综合应用：设计一个简单的数字信号处理器，实现基本的算术运算。
三、实验步骤1. 组合逻辑电路设计（1）分析题目要求，确定设计目标和输入输出关系。
（2）根据输入输出关系，设计四位加法器的逻辑电路。
（3）使用Logisim软件搭建电路，并设置输入信号。
（4）观察仿真结果，验证电路功能是否正确。
2. 时序逻辑电路设计（1）分析题目要求，确定设计目标和状态转移图。
（2）使用Verilog语言描述计数器电路，包括模块定义、输入输出定义、状态定义和状态转移逻辑。
（3）使用仿真软件进行测试，观察电路在不同状态下的输出波形。
3. 数字逻辑电路综合应用（1）分析题目要求，确定设计目标和功能模块。
（2）设计数字信号处理器电路，包括算术运算单元、控制单元和存储单元等。
（3）使用仿真软件进行测试，验证电路能否实现基本算术运算。
四、实验结果与分析1. 组合逻辑电路设计实验结果：通过仿真测试，四位加法器电路功能正常，能够实现两个四位二进制数的加法运算。
分析：在设计过程中，遵循了组合逻辑电路设计的基本原则，确保了电路的正确性。
2. 时序逻辑电路设计实验结果：通过仿真测试，计数器电路功能正常，能够实现从0到9的计数功能。
分析：在设计过程中，正确描述了状态转移图，并使用Verilog语言实现了电路的功能。
数字电路逻辑实验报告
数字电路逻辑实验报告数字电路逻辑实验报告引言：数字电路逻辑实验是电子工程专业学生必修的一门实践课程，通过该实验可以加深对数字电路基本原理和逻辑设计的理解。
本文将对我所进行的数字电路逻辑实验进行详细报告，包括实验目的、实验原理、实验步骤、实验结果以及实验总结等内容。
实验目的：本次实验的主要目的是通过设计和实现一些基本的数字逻辑电路，如门电路、触发器电路等，加深对数字电路原理的理解。
同时，通过实验操作，掌握数字电路的搭建过程、信号的传输规律以及故障排除等技能。
实验原理：数字电路是由逻辑门组成的，逻辑门是根据布尔代数的运算规则实现逻辑运算的基本元件。
常见的逻辑门有与门、或门、非门等。
在实验中，我们将通过搭建逻辑门电路，实现不同的逻辑运算。
实验步骤：1. 实验前准备：检查实验设备的连接是否正确，确保电源和接地正常。
2. 搭建与门电路：根据逻辑与门的真值表，按照电路图连接与门电路。
3. 搭建或门电路：根据逻辑或门的真值表，按照电路图连接或门电路。
4. 搭建非门电路：根据逻辑非门的真值表，按照电路图连接非门电路。
5. 搭建触发器电路：根据触发器的真值表，按照电路图连接触发器电路。
6. 进行实验测试：将不同的输入信号输入电路，观察输出信号的变化。
实验结果：经过实验测试，我们得到了以下结果：1. 与门电路：当输入信号A和B同时为高电平时，输出信号为高电平；否则输出信号为低电平。
2. 或门电路：当输入信号A和B中至少有一个为高电平时，输出信号为高电平；否则输出信号为低电平。
3. 非门电路：当输入信号为高电平时，输出信号为低电平；当输入信号为低电平时，输出信号为高电平。
4. 触发器电路：触发器电路可以实现存储功能，当输入信号满足特定条件时，输出信号的状态会发生改变。
实验总结：通过本次实验，我对数字电路逻辑的原理和设计有了更深入的理解。
通过搭建不同的逻辑门电路和触发器电路，我熟悉了数字电路的搭建过程，并掌握了信号的传输规律。
（4）--《数字逻辑电路实验》评分标准及参考答案
试题答案网课刷课f ly in g j g h数字逻辑电路实验评分标准一、总则数字逻辑电路实验考试评分分为两部分，一部分为实验操作分，一部分为卷面分。
各部分的分数一般在试卷上标出了（如5+40，5分为卷面分）。
一．卷面分卷面分不超过25分（根据考试实际情况，一般为20分）。
试卷的卷面分一般包含实验电路设计、实验数据记录、实验数据处理、实验图形记录等方面的内容。
各分数在试卷上已经标出。
1.如果卷面上记录错误或者没有记录，该题不得卷面分；2.如果题目中有操作部分和记录部分，操作部分未得到正确的结果或者没有结果，即使卷面记录的参数正确，依然不得卷面分（防止抄袭）。
二、操作分操作分是根据学生具体靠似乎完成情况来记录的，由“实验考核过程登记表”详细记录实验操作过程。
操作分主要是根据实验结果来判定。
如果是实验结果正确，该题得到操作分，若实验结果错误、或者没有得到实验结果，则该题操作分扣除。
为了照顾部分发挥不正常的学生，有部分同学实验过程中由于部分步骤卡住，无法继续实验，而又明确要求教师予以提示的，教师可以在得到学生的确认后予以提示（但教师必须告诉学生，提示后将扣除该题或该步骤的分数），扣分标准如下：1.仪器使用提示：一次扣10-20分；2.实验电路检查：一次20分以上（上限为扣完该题分为止）。
提示中注意：1.同一位学生提示不得超过两次；2.教师不得代学生接线。
由于实验考试的特殊性，实验操作过程中的违规情况进行如下扣分处理1.未经教师允许，私自偷换实验箱的（考试前后实验箱号数不一致），作为作弊处理；2.由于导线、芯片损坏而影响考试结果的，后果学生自负；3.未经老师确认损坏、自行拔下实验箱芯片，作为蓄意损坏实验仪器设备论处，根据情况扣20-40分；4.不收拾仪器者将根据情况扣5-10分。
试题答案网课刷课f l y i ng j gh 三、具体操作课程：数字逻辑电路实验试卷类型：A 卷题号评分标准得分第一题或门电路图正确5分表达式正确5分第二题测试电路图正确5分测试结果正确、未测试Vcc 则酌情扣2分5分第三题八选一电路图正确，得满分；标错或没标D0~D7,扣5分；Y1和Y2没有用或门相连，不得分；地址端未标或标错，扣5分。
数字逻辑与电路实验
一、实验目的 1、掌握全加器的功能及测试方法； 2、熟悉全加器的应用。 二、实验原理和内容 两个多位二进制数相加时．除了最低位以外，每一位 都应该考虑来自低位的进位。将两个对应位的加数和 来自低位的进位3个数相加，这种运算称为全加，所用 的电路称为全加器。即每一位全加器有3个输入端：Ai （被加数）、Bi（加数）、Ci-1（低位向本位的进 位），2个输出端：Si（和）和Ci+1（向高位的进位）。 根据二进制加法运算规则可列出全加器真值表，如表 3-1所示。
实验二
用译码器实现组合逻辑函数F（A，B，C） 把3—8译码器74LS138地址输入端（A2、 A1、A0）作为逻辑函数的输入变量（A、 B、C），译码器的每个输出端Yi 都与某 一个最小项mi 相对应，加上适当的门电 路，就可以利用二进制译码器实现组合 逻辑函数。
实验二
三、实验仪器、设备和器件 1、数字逻辑电路实验箱 一台 2、集成电路74LS00、74LS04、74LS138 一只。
四、实验要求
要求学生自己复习有关译码器的原理， 查阅有关二进制译码器实现组合逻辑函 数的方法；根据实验任务，画出所需的 实验线路及记录表格。
五、实验内容
译码器逻辑功能测试
1、按图2-1 接线。
图2-1 译码器逻辑功能测试
表2-1
2、根据表2-1，利用开关设置S1、S2、 S3、及A2、A1、A0 的状态，借助指示灯 观测Q0～Q7 的状态，记入表2-1中。 Φ －任意状态 3、用3—8线译码器设计一个电路，主裁 判同意情况下，三名副裁判多数同意成 实验前按实验箱使用说明先检查电源是否 正常。然后选择实验用的集成电路，按实验电 路图接好连线，特别注意Vcc及地线不能接错。 线接好后经实验指导教师检查无误方可通电实 验； 2、实验中改动接线须断开电源，接好线再通 电继续进行实验。 3、CMOS电路的使用特点：应先加入电源电压， 再接入输入信号；断电时则相反，应先测输入 信号，再断电源电压。另外，CMOS电路的多余 输入端不得悬空。
数字逻辑组合逻辑电路实验
Qn+1
0
1
x
x
0
1
1
1
1
0
x
x
0
0
1
0
1
1
0
0
0
1
0
1
1
1
0
1
1
1
高电平时 次态=D的状态
D触发器功能测试
负边沿J_K触发器功能测试
CP J
K
Qn Qn+1
0
1
xxx x 1
1
0
xxx x 0
1
1
01 0 0
1
1
10 0 1
1
1
00 1 1
1
1
11 1 0
负边沿J_K触发器功能测试
实验报告要求
一.实验报告格式 1.实验目的 2.实验器材 3.实验内容 4.实验步骤 5.实验体会
二.使用A4纸打印，封面包括实验名称、实验者姓 名、指导老师姓名、实验时间等
下次实验内容
• 同步时序逻辑电路设计: 1. 设计一个同步模4可逆计数器 2. 按Mealy型设计一个“1001”序列检测器0源自111000
0
0
d
1
01
0
1
d
1
11
0
1
d
d
10
0
1
d BC d
逻辑表达式: F1=
F2(1为奇数)的卡诺图和逻辑表达式
卡诺图
AB CD
00
00
0
01 1
11 d
10 1
01
1
0
d
0
11
0
数字逻辑电路实验
1.1 数电实验仪器的使用及门电路逻辑功能的测试1.1.1 实验目的（1）掌握数字电路实验仪器的使用方法。
（2）掌握门电路逻辑功能的测试方法。
1.1.2 实验设备双踪示波器一台数字电路实验箱一台万用表一块集成芯片：74LS00、74LS201.1.3 实验原理图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。
Y A B其逻辑表达式为：=⋅图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。
Y A B C D其逻辑表达式为：=⋅⋅⋅与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。
只有当所有输入都为高电平“1”时，输出才为低电平“0”。
对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。
对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。
一般把多余的输入端接高电平或者和一个有用输入端连在一起。
1.1.4 实验内容及步骤（1）测量逻辑开关及电平指示功能用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。
将数据开关置“1”位，电平指示灯应该亮。
以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。
改变脉冲信号的频率，示波器上的波形也应随之发生变化。
（3）检测译码显示器用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。
（4）与非门逻辑功能测试①逻辑功能测试将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。
电平指示的灯亮为1，灯不亮为0。
根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。
数字逻辑电路实验报告
一、实验目的1. 熟悉数字逻辑电路的基本原理和基本分析方法。
2. 掌握常用逻辑门电路的原理、功能及实现方法。
3. 学会使用数字逻辑电路实验箱进行实验操作，提高动手能力。
二、实验原理数字逻辑电路是现代电子技术的基础，它由逻辑门电路、触发器、计数器等基本单元组成。
本实验主要涉及以下内容：1. 逻辑门电路：与门、或门、非门、异或门等。
2. 组合逻辑电路：半加器、全加器、译码器、编码器等。
3. 时序逻辑电路：触发器、计数器、寄存器等。
三、实验仪器与设备1. 数字逻辑电路实验箱2. 示波器3. 信号发生器4. 万用表5. 逻辑笔四、实验内容及步骤1. 逻辑门电路实验（1）与门、或门、非门、异或门原理实验步骤：1）按实验箱上的逻辑门电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证逻辑门电路的原理。
（2）组合逻辑电路实验步骤：1）按实验箱上的组合逻辑电路原理图连接电路；2）使用信号发生器产生输入信号，用逻辑笔观察输出信号；3）分析实验结果，验证组合逻辑电路的原理。
2. 时序逻辑电路实验（1）触发器实验步骤：1）按实验箱上的触发器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证触发器的原理。
（2）计数器实验步骤：1）按实验箱上的计数器原理图连接电路；2）使用信号发生器产生输入信号，用示波器观察输出信号；3）分析实验结果，验证计数器的原理。
五、实验结果与分析1. 逻辑门电路实验实验结果：通过实验，我们验证了与门、或门、非门、异或门的原理，观察到了输入信号与输出信号之间的逻辑关系。
2. 组合逻辑电路实验实验结果：通过实验，我们验证了半加器、全加器、译码器、编码器的原理，观察到了输入信号与输出信号之间的逻辑关系。
3. 时序逻辑电路实验实验结果：通过实验，我们验证了触发器、计数器的原理，观察到了输入信号与输出信号之间的时序关系。
级《数字逻辑电路》实验指导书
课程名称：数字逻辑电路实验指导书课时：8学时集成电路芯片一、简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。
识别方法是：正对集成电路型号<如74LS20）或看标记<左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚<在左上角）。
在标准形TTL集成电路中，电源端V一般排在左上CC，7脚为端，接地端GND一般排在右下端。
如74LS20为14脚芯片，14脚为VCCGND。
若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
二、TTL集成电路使用规则1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。
电源极性绝对不允许接错。
3、闲置输入端处理方法(1> 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。
但易受外界干扰，导致电路的逻辑功能不正常。
因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
<也可以串入一只1～10KΩ的固定电阻）或接至某一 (2> 直接接电源电压VCC固定电压(＋2.4≤V≤4.5V>的电源上，或与输入端为接地的多余与非门的输出端相接。
(3> 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。
当R ≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。
对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用<集电极开路门(OC>和三态输出门电路(3S>除外）。
否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为，一般取R 了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc＝3～5.1 KΩ。
数字电路实验：常用数字逻辑门输入输出特性测试
五、实验任务
1．反相器电压传输特性的测试 1）用示波器实测电源电压VDD 【测试提示】：
用数字示波器测试直流信号电压值时，应选择参数平 均值（Vavg），而不是峰峰值（Vpp）或幅值（Vamp），否则 测到的只是直流的纹波。
示波器垂直因数不宜过大或过小。垂直因数过大可能 影响测试精度，垂直因数过小当电压值变化时波形容易超出 屏幕显示范围，不便观察。一般设置为（1V—2对输出的影响测试
• 按图3.3.7连接电路，输 入加入1KHz TTL信号，
测试输出波形的上升时 间（trise）。在输出和地 之间加入0.01μ电容，
测试此时输出波形的上 升时间（trise）。比较两 次测量结果有何不同并 加以分析。
0.01μF
思考题
• 本实验中你实测的输出逻辑电平的范围是 多少？
辑电平未定义区域。造成电路工 作不正常。
5V电源下 CMOS非门电压传输特性
VTH=VDD/2
• 影响 TTL门电路工作速度的主要因素是电路内部管子的开 关特性、电路结构及内部的各电阻阻数值。电阻数值越大， 工作速度越低。管子的开关时间越长，门的工作速度越低。
• 影响CMOS电路工作速度的主要因素在于电路的外部，即 负载电容CL。CL是主要影响器件工作速度的原因，由CL 所决定的影响CMOS门的传输延时约为几十纳秒。
门的输出电压VO 随输入电压Vi 而变化的曲线VO＝f(Vi)
称为门的电压传输特性。
VOUT
VTH
• 当负载电路所需驱动电流增大时， 5.0 输出特性就不像理论值那样理想
了，逻辑门的输出电压值与规定
值之间有较明显的差异。
• 当负载电路所需驱动电流过大时， 逻辑门的输出电压值就会落在逻
数字系统电路实验报告(3篇)
第1篇一、实验目的1. 理解数字系统电路的基本原理和组成。
2. 掌握数字电路的基本实验方法和步骤。
3. 通过实验加深对数字电路知识的理解和应用。
4. 培养学生的动手能力和团队合作精神。
二、实验原理数字系统电路是由数字逻辑电路构成的，它按照一定的逻辑关系对输入信号进行处理，产生相应的输出信号。
数字系统电路主要包括逻辑门电路、触发器、计数器、寄存器等基本单元电路。
三、实验仪器与设备1. 数字电路实验箱2. 数字万用表3. 示波器4. 逻辑分析仪5. 编程器四、实验内容1. 逻辑门电路实验（1）实验目的：熟悉TTL、CMOS逻辑门电路的逻辑功能和测试方法。
（2）实验步骤：1）搭建TTL与非门电路，测试其逻辑功能；2）搭建CMOS与非门电路，测试其逻辑功能；3）测试TTL与门、或门、非门等基本逻辑门电路的逻辑功能。
2. 触发器实验（1）实验目的：掌握触发器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建D触发器电路，测试其逻辑功能；2）搭建JK触发器电路，测试其逻辑功能；3）搭建计数器电路，实现计数功能。
3. 计数器实验（1）实验目的：掌握计数器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建同步计数器电路，实现加法计数功能；2）搭建异步计数器电路，实现加法计数功能；3）搭建计数器电路，实现定时功能。
4. 寄存器实验（1）实验目的：掌握寄存器的逻辑功能、工作原理和应用。
（2）实验步骤：1）搭建4位并行加法器电路，实现加法运算功能；2）搭建4位并行乘法器电路，实现乘法运算功能；3）搭建移位寄存器电路，实现数据移位功能。
五、实验结果与分析1. 逻辑门电路实验通过搭建TTL与非门电路和CMOS与非门电路，测试了它们的逻辑功能，验证了实验原理的正确性。
2. 触发器实验通过搭建D触发器和JK触发器电路，测试了它们的逻辑功能，实现了计数器电路，验证了实验原理的正确性。
3. 计数器实验通过搭建同步计数器和异步计数器电路，实现了加法计数和定时功能，验证了实验原理的正确性。
数字逻辑实验报告(完整)一套
数字逻辑电路实验一、实验目的1.初步了解TDS－4数字系统综合实验平台、数字万用表UT56的使用方法。
2.熟悉TTL中小规模集成电路的外型、管脚和使用方法。
3.掌握TTL与非门和异或门输入输出之间的逻辑关系及输入输出逻辑电平值。
二、实验器件、仪器和设备1. 4双输入与非门74LS00 1片2. 4异或门74LS86 1片3. 4双输入与非门74LS20 1片4. 4-2-3-2输入与或非门74LS64 1片5. 数字万用表UT56 1台6. PC机（数字信号显示仪）1台7 . TDS－4数字系统综合实验平台芯片引脚图三、实验步骤和测试分析1.初步了解TDS－4数字系统综合实验平台①学习数字万用表UT56的正确使用方法。
②利用数字万用表直流电压挡、实验平台LED指示灯及逻辑测试笔, 弄清TDS－4数字系统综合实验平台为我们提高的电源端+5V、接地点, 弄懂信号源逻辑电平开关K0~K11.2路单脉冲信号源功能及使用方法。
2. 测试逻辑门的逻辑功能①测试4双输入与非门74LS00中至少一个与非门的逻辑功能。
②测试4双输入异或门74LS86异或门的逻辑功能。
测试方法和结果记录方式如①要求。
4输入与非门测试表格双4输入与非门(附加)4异或门测试表格3.进一步了解TDS－4数字系统综合实验平台①学习实验平台提供的数字信号显示仪使用方法, 并利用其观察实验平台提供的所有固定频率时钟源12MHz、6MHz、3MHz、2MHz、1MHz、500KHz、100KHz共7 种频率的方波的波形图, 并记录3MHz、2MHz、1MHz三种频率的方波的波形图。
②利用数字信号显示仪, 观测与非门和异或门的控制特性。
观测方法如测试原理图所示, 记录输入、输出波形, 并对波形进行分析。
分析芯片是否满足所应有的逻辑功能, 判断芯片好坏。
通过上图的测试数据及波形照片, 可以得出芯片满足所应有的逻辑功能, 即所使用的74LS00为正常芯片。
数字逻辑电路实验报告
数字逻辑电路实验报告一、实验目的：1、理解数字逻辑电路的基本原理以及电路特性。
2、掌握典型数字逻辑电路的设计、仿真和实验方法。
3、学会使用数字集成电路芯片进行数字逻辑电路的设计。
二、实验器材：1、数字分析仪。
2、数字万用表。
3、示波器。
三、实验原理：本次实验中采用的逻辑芯片为AND、OR、NOT和NAND四种基本逻辑电路。
这四种逻辑电路都是非反相型（即输出高电平被认为是逻辑 1），并具有以下逻辑公式：AND：Q=A·BOR：Q=A+BNOT：Q=~A，或Q=barA其中, A,B是输入端口的输入信号;Q是输出端口的输出信号。
四、实验内容：使用AND逻辑电路芯片设计两位二进制加法电路。
五、实验结果：按照逻辑公式，将两位二进制加法器的逻辑设计图画出如下所示。
然后，在电路实验平台上将电路连接好。
然后，我们检查了电路接线的正确性，并使用数字分析仪和数字万用表来测试电路的正确性和响应时间。
结果显示：当两个输入信号分别为 1、1 时，输出端口的信号为 10，符合二进制的加法规则。
当其中一个输入信号为 1，另一个输入信号为0时，输出端口的信号为 1，仍符合二进制的加法规则。
结果显示：计数器电路可以正常工作，它可以将输入的连续的脉冲信号转换为二进制计数器输出的信号。
六、实验分析：通过实验，我们进一步深入了解了数字逻辑电路的基本原理和工作特性，以及数字逻辑电路设计、仿真和实验的方法。
在实验中，我们学会了使用基本的数字逻辑电路芯片，如AND、OR、NOT和NAND等，设计了包括二进制加法器、计数器电路、反相器和取反器等四种典型的数字逻辑电路。
在实验中，我们通过使用数字分析仪、数字万用表以及示波器等工具对电路进行了测试和验证，得出了正确的结果。
同时，我们也进一步增强了对数字逻辑电路设计和测试方面的技能和知识。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.1 数电实验仪器的使用及门电路逻辑功能的测试
1.1.1 实验目的
（1）掌握数字电路实验仪器的使用方法。
（2）掌握门电路逻辑功能的测试方法。
1.1.2 实验设备
双踪示波器一台
数字电路实验箱一台
万用表一块
集成芯片：74LS00、74LS20
1.1.3 实验原理
图1.1是TTL系列74LS00（四2输入端与非门）的引脚排列图。
Y A B
其逻辑表达式为：=⋅
图1.2是TTL系列74LS20（双4输入端与非门）的引脚排列图。
Y A B C D
其逻辑表达式为：=⋅⋅⋅
与非门的输入中任一个为低电平“0”时，输出便为高电平“1”。
只有当所有输入都为高电平“1”时，输出才为低电平“0”。
对于TTL逻辑电路，输入端如果悬空可看作逻辑“1”，但为防止干扰信号引入，一般不悬空。
对于MOS逻辑电路，输入端绝对不允许悬空，因为MOS电路输入阻抗很高，受外界电磁场干扰的影响大，悬空会破坏正常的逻辑功能，因此使用时一定要注意。
一般把多余的输入端接高电平或者和一个有用输入端连在一起。
1.1.4 实验内容及步骤
（1）测量逻辑开关及电平指示功能
用导线把一个数据开关的输出端与一个电平指示的输入端相连接，将数据开关置“0”位，电平指示灯应该不亮。
将数据开关置“1”位，电平指示灯应该亮。
以此类推，检测所有的数据开关及电平指示功能是否正常。
（2）检测脉冲信号源
给示波器输入脉冲信号，调节频率旋钮，可观察到脉冲信号的波形。
改变脉冲信号的频率，示波器上的波形也应随之发生变化。
（3）检测译码显示器
用导线将四个数据开关分别与一位译码显示器的四个输入端相连接，按8421码进位规律拨动数据开关，可观察到译码显示器上显示0～9十个数字。
（4）与非门逻辑功能测试
①逻辑功能测试
将芯片74LS20中一个4输入与非门的四个输入端A、B、C、D分别与四个数据开关相连接，输出端Y与一个电平指示相连接。
电平指示的灯亮为1，灯不亮为0。
根据表1.1中输入的不同状态组合，分别测出输出端的相应状态，并将结果填入表中。
表1.2
②与非门对脉冲信号的反相传输及控制功能的测试
将芯片74LS00中一个2输入与非门的A输入端接频率为1kHz脉冲信号，B输入端接数据开关，输出端Y接示波器。
用双踪示波器同时观察A输入端的脉冲波形和输出端Y的波形，并注意两者之间的关系。
按表1.2中的不同输入方式测试，将结果填入表中。
1.1.5 预习要求与思考题
（1）阅读实验原理、内容及步骤。
（2）了解集成芯片引脚的排列规律。
（3）TTL集成电路使用的电源电压是多少？
（4）TTL与非门输入端悬空相当于输入什么电平？为什么？
（5）如何处理各种门电路的多余输入端。
1.1.6 实验报告及要求
（1）画出规范的测试电路图及各个表格。