数字电路与逻辑设计 第6章计数器11

74161 CR
CP
1 0
1 01 0 0 0
&
1 0
G2
G1 G3 &
1 2
3
&
1 0
当第十个CP↑到来： 基本触发器Q=0，/CR=0, 使Q3Q2Q1Q0=0000。 当第十个CP↓到来： 1Q 0 基本触发器Q=1， /CR=1。 10 在第十个CP的↑或↓沿的 作用下，Q端输出的清0信号 宽度和计数脉冲CP=1的持续 时间相同。足以保证各级触 发器能正常工作。
2 、四位二进制同步计数器——CT74163
CT74163功能表 CT74161功能表
输 CP Ф ↑ ↑ Ф Ф ↑ CR 0 1 1 1 1 LD Ф 0 1 1 1 Ф Ф 0 Ф 1 入 CTT CT P Ф Ф Ф 0 1 输 A B C D ФФФФ 0 AB C D ФФФФ 保 ФФФФ 保 ФФФФ 计 0 出 Q A QB QC QD 0 持 持 数 0 C D A B
例1、用74161组成十进制(N=10)计数器
解：
用CR 0实现反馈置0 。
选择初态为0，0~9为有效状态，10~15为 无效状态。 CR=Q3Q1 ☆ 当输入十个CP脉冲，Q3Q2Q1Q0=1010时， 强制计数器置0。强制置0信号是异步置0，与 CR Q3Q1 0 计数器其它状态无关。因而1010这个状态不 计算在主循环内。
例2:分析图示电路的功能
1
CTP CTT D3 D2 D1 D0 CO
74161
Q3 Q2 Q1 Q0
LD
CP
CR
&
2、采用清零法设计任意模值计数器设计步骤
☆
确定有效状态
☆ 找出反馈清零状态 产生反馈清零信号 ☆ 画出计数器的逻辑电路
反馈清0法的基本思想是： 计数器从全0状态S0开始计数，计满 M个状态产生清0信号，使计数器恢复 到初态S0,然后再重复前面过程。
CP Q0 Q1 Q2 Q3
CR
1
2
3
4
5
6
7
8
9 10
当Q1由1→0，Q3没来的及翻，/CR早已变为1 ，造成Q3Q2Q1Q0＝1000 。发生错误计数
1
CTP D3D2D1D0 CO CTT
加基本RS触发器，使 /CR 脉冲宽度变宽
LD Q Q Q Q 3 2 1 0
74161 CR
当第十个CP↑到来： 1 0
2、四位二进制同步计数器——CT74163
（1）外引线排列和CT74161相同 （2）置数，计数，保持等功能与CT74161相同 （3）清零功能与CT74161不同 ——采用同步清零方式。 当CR=0时，只有当CP 的上升沿来到时, 输出QDQCQBQA 才被全部清零。
3、集成计数器的计数扩展
例：用74161组成模256计数器。 解：设计思想：
☆
Q3Q2Q1Q0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 (1 0 1 0) 1 0 1 1
1 1 1 1
反馈电路是一个二输入与非门
最后画出原理电路图：
1
CTP
CTT
D3 D2 D1 D0
CO
74161
Q3 Q2 Q1 Q0
CR
LD
CP
&
假设:Q1比Q3速度快，低位先翻
• 电路图
1 × × × × 1 1 CR A B C D CTT CO CTP 74161(A) LD ＞CP Q A QB Q CQ D 1 × × × × CR A B C D CTT CO CTP 74161(B) LD ＞CP Q A QB Q CQ D
1
1
并行进位 同步级联
1
CP
1 1 CP
计数器的模 计数器所能计算的脉冲数目的最大值
（即电路所能表示状态数目的最大值）
二、计数器的分类
按触发器的翻转次序，分为同步和异步计数器 按进位制，分为模二、模十和任意模计数器 按逻辑功能，分为加法、减法和可逆计数器 按集成度，分为小规模与中规模集成计数器
三、集成同步计数器 介绍:
异步清除：当CR=0时,Q均为0
74190: 4位十进制同步加/减计数器。 74191: 4位二进制同步加/减计数器。
1.
Q0 QA IJA &
集成同步计数器74161
Q1 Q2 Q3 CO QB R IKA & ≥1 IJB & ≥1 & & & & R IKB & QC IJC & ≥1 & & R IKC & QD IJD & ≥1 & R IKD & &
假设:Q1比Q3速度快，低位先翻。
CP Q0 Q1 Q2 Q3
CR
1
2
3
4
5
6
7
8
9 10
当Q1由1→0，Q3没来的及翻，/CR早已变为1 ，造成Q3Q2Q1Q0＝1000 。发生错误计数
1
CTP D3D2D1D0 CO CTT
加基本RS触发器，使 /CR 脉冲宽度变宽
LD Q Q Q Q 3 2 1 0
74161
Q3 Q2 Q1 Q0
CR
LD
CP
&
0 1 2 3 4 5 6 7 8 9 10
CR=Q3Q1
功能：M=10同步计数器
1
☆ 为什么1010状态不算在主循 环内，用波形图说明
CP
Q0 Q1 Q2 Q3 CR
CTP D3D2D1D0CO CTT 74161 CR
LD Q3Q2 Q1Q0
1
2
3
常用时序逻辑电路：计数器
1. 掌握计数器的基本概念及分类; 2. 学会通过功能表了解计数器的逻辑功能； 3. 灵活运用中规模计数器模块分析设计任 意模计数电路。
一、计数器的概念
计数器
用来计算输入脉冲数目的时序逻辑电路。它是用 电路的不同状态来表示输入脉冲的个数。
电路作用：分频、定时、产生脉冲序列、数字运算等；
时钟 CP 预置数据输入 D3 D2 D1 D0 输出 Q3 Q2 Q1 Q0 工作模式
0
1 1 1 1
×
0 1 1 1
×
× 0 1 1
×
× × 0 1
×
↑ × × ↑
×
× × ×
×
× × ×
×
× × ×
×
× × ×
0
0
0
0
异步清零
同步置数 数据保持 数据保持 加法计数
d3 d2 d 1 d0
d3 d2 d1 d0 保 持 保 持 十进制计数
4
5
6
7
8
9 10
CP Q0 Q1 Q2 Q3 G1 CR
例2 用74160组成48进制计数器。
解：因为N＝48，而74160为模10计数器，所以要用两片74160构成
先将两芯片采用同步级联方式连接成100进制计数器，
然后再用异步清零法组成了48进制计数器。
& Q3Q 2 Q1Q 0 CO 74160(2) CTT CTP CP CO Q3Q 2 Q1Q 0 74160(1)
74161 4位二进制加法计数（异步清除）
74160 十进制同步计数器（异步清除）
同步清除： 是当CR=0时，在时钟信号作用下， 实现清除。 74163 4位二进制加法计数（同步清除） 74162 十进制同步计数器（同步清除）
集成同步计数器
74192:双时钟触发的4位十进制同步加/减计数器. 74193: 双时钟触发的4位二进制同步加/减计数器.
G2
基本触发器Q=0，/CR=0,使 Q3Q2Q1Q0=0000。
CP
1 0
1 01 0 0 0
&
G1 G3 &
1 2
3
&
1 0
Q
1Q 0
当第十个CP↓到来：
基本触发器Q=1，/CR=1。
在第十个CP的↑或↓沿的作用 下，Q端输出的清0信号宽度和计 数脉冲CP=1的持续时间相同。足 以保证各级触发器能正常工作。
74161 CR LD Q Q Q Q 3 2 1 0
CTP D3D2D1D0 CO CTT
74161 CR LD Q Q Q Q 3 2 1 0
&
&
例4：用74161计数器实现模7计数。 Q2Q1Q0 CR
74160是M10计数器，要实现模853计数，须用三片74160级联 ⑴ 大模分解法： M = M1 X M2 X M3=10X10X10=1000 先设计M1000计数器 ☆ 利用各片间进位信号快速传递方法，组成计数模值为1000计数器。 ⑵ 用异步反馈置0法，使计数器计数脉冲输入到第853个脉冲时产 整体置0信号 使计数器返回到初始状态0000。 计数范围：
1
1
1
1
+ 0
0
0
1
1 × × × × CR A B C D CTT CO CTP 74161(A) ＞CP Q Q Q Q LD
A B C D
1 × × × ×
1
1
1
CR A B C D CTT CO 1 CTP 74161(B) LD ＞CP Q A QB Q CQ D
1wenku.baidu.com
串行进位 异步级联
计数状态 : 0000 0000 ～1111 1111
Q
4
5
6
7
8
9
CP Q0 Q1 Q2 Q3 G1 CR
利用异步清零法实现模10计数的波形图： 1 2 3 4 5 6 7 8 9 10
(一）反馈清零法
采用CT74161 态序表 N Q3 Q 2 Q 1 Q 0 0 1 2 3 4 5 6 7 8 9 10 11 12 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0
• 1片74LS161只能构成模16计数器，模256 = 16×16，所 以可用两片74LS161实现。两片均接成模16计数器并将 两片级联起来，让两个芯片协同工作即可构成模256计 数器 • 片与片之间的连接方式： 并行进位：低位片的进位信号（CO）作为高位片的使能
信号 （同步级联） 串行进位：低位片的进位信号（CO）作为高位片的时钟 脉冲（异步级联）
N = 16×16=256
集成计数器可以加适当反馈电路后构成任意 模值M计数器。
通常中规模集成计数器都有清0、置数等多个控制端， 因此实现任意M计数的基本方法有两种：
(一）利用清除端CR的复位法。（反馈清零法）
(二）利用置入控制端LD的置位法。（同步预置法）
(一）反馈清零法
例1：分析图示电路的功能 N
Q3 Q2Q1Q0
0 0 0 0
74161
Q3 Q2 Q1 Q0
CR
LD
CP
1
1
0
1
× ×
0 × ×
d3 d2 d1 d0 d3 d2 d1 d0
X X X X 保持,CO=0
1
1
1
1
1
1
0
1
×
X X X X
X X X X
保持,CO保持
计
数
• CR 异步清零（与CP无关）
Q3Q2Q1Q0＝0000
• LD同步并行置数（在CP上升沿时） Q3Q2Q1Q0＝ D3D2D1D0 • CTPCTT=0 保持状态不变 Q3Q2Q1Q0＝ Q3Q2Q1Q0 CO=CTTQ0Q1Q2Q3 Q3Q2Q1Q0 (CP↑)＝ Q3Q2Q1Q0 ＋ 1 • CT CT =1 计数
&
&
&
&
1
1
1
&
LD
D0
CR
D1
CP
D2
D3
CTP CT T
1、集成同步计数器—74161
1). 逻辑符号
四个J-K触发器构成 D3 ~ D0:数据输入端 CP: 时钟输入, 上升沿有效 CR: 异步清零, 低电平有效
CTP
CTT D3 D2 D1 D0 CO
74161
Q3 Q2 Q1 Q0
CR
LD
P T
CR
时序图
LD d0 d1 d2
d3
CP CT P CTT Q0 Q1
Q2
Q3
CO
异步清零 同步 预置
计数
保持
8421BCD码同步加法计数器74160
CTP CTT D3 D2 D1 D0 CO
74160
Q3 Q2 Q1 Q0
CR
LD
CP
清零 CR 预置 LD 使能 CTT CTP
74160的功能表
CP
LD: 同步预置，低电平有效
Q3 ~ Q0:数据输出端 CTP、CTT：使能端，多片级联
2）74161逻辑功能描述
CTP CTT D3 D2 D1 D0 CO CR 0
74161逻辑功能表
清零 预置 使能 LD CTT CTP × × × 时钟 预置数据 输入 输 出
CP D3D2D1D0
× ××××
4
5
6
7
8
9
10
CP
&
同步计数器最低位Q0在CP↑ 翻转。先画最低位Q0
Q1在Q0↓翻 Q2在Q1↓翻 Q3在Q2↓翻 当第十个脉冲上升沿到达后Q3Q2Q1Q0＝1010,/CR＝0。只要 /CR=0,计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。 缺点:Q1输出波形上有毛刺。造成/CR脉冲宽度太窄，清0不可靠。
∧
CR LD D3 D2 D1 D 0 1
CR LD D3 D2 D1 D 0 1
∧
CTT CTP CP
1 计数脉冲
由前面例题分析中可以发现，用反馈置零法设计 计数器存在一个普遍规律：
例3：用74161计数器实现模12计数。 Q3Q 2 CR
1 CP
CTP D3D2D1D0 CO CTT
1 CP
1
CTP CTT D3 D2 D1 D0 CO
采用CT74161
态序表 Q3 Q2 Q1 Q0 CR 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 0