数字频率计的设计
实验报告模板：实验四 数字频率计设计
实验四数字频率计设计【实验目的】1．掌握数字频率计的Verilog描述方法；2．学习设计仿真工具的使用方法；3．学习层次化设计方法；【实验内容】1．用4位十进制计数器对用户输入时钟进行计数，计数间隔为1秒，计数满1秒后将计数值（即频率值）锁存到4位寄存器中显示，并将计数器清0，再进行下一次计数。
2．为上述设计建立元件符号【实验原理】根据频率的定义和频率测量的基本原理，测定信号的频率必须有一个脉宽位1 秒的输入信号脉冲计数允许信号；1秒计数结束后，计数值锁入锁存器的锁存信号和为下一次测频计数周期做准备的计数器清零信号。
这3个信号由测频控制信号发生器TESTCTL产生，它的设计要求是，TESTCTL的计数使能信号输出CNT_EN 能产生一个1秒脉宽的周期信号，并对频率计的每一计数器CNT10的ENA使能端进行同步控制。
当CNT_EN高电平时，允许计数；当CNT_EN低电平时停止计数，并保持所计的脉冲数。
在停止计数期间，首先需要一个锁存信号LOAD的上跳沿将计数器在前1秒钟的计数值锁存进各个锁存器REG4B中，并由外部的七段译码器译出，显示计数值。
设置锁存器的好处是，显示数据稳定，不会由于周期性的清零信号而不断闪烁。
信号锁存之后，还必须用清零信号RST_CNT对计数器进行清零，为下1秒钟的计数操作做准备。
【程序源代码】（加注释）module CNT10(CLK,RST,EN,COUT,DOUT); //4位计数器input CLK,RST,EN; //时钟，复位，时钟使能output COUT; //计数进位输出output[3:0] DOUT; //计数数据输出[3:0] Q; reg COUT;always @ (posedge CLK or posedge RST)begin //时序部分if(RST) Q=0; //RST=1时，对内部寄存器单元异步清零else if(EN) begin //同步使能EN=1，则允许计数if(Q<9) Q=Q+1; //当Q小于9时，累加计数else Q=0;end //否则一个时钟后清0返回初值endalways @ (Q) //组合电路过程if(Q==4'b1001) COUT=1; //当Q==4'b1001时，输出进位COUT=1else COUT=0; //否则，输出进位为0assign DOUT=Q; //把Q赋值给DOUTendmodulemodule RGB4(DIN,LOAD,DOUT); //4为数据寄存器input LOAD; //加载信号input[3:0] DIN; //外加输入信号output[3:0] DOUT;reg[3:0] DOUT;always @ (posedge LOAD)DOUT=DIN; // LOAD有效则将外加输入信号加载endmodulemodule CNTL(CLK,CNL_EN,RST_CNL,LOAD);//控制部分input CLK; //由CLK信号产生CNL_EN,RST_CNL,LOAD信号output CNL_EN,RST_CNL,LOAD; 时钟使能，时钟复位，数据加载控制信号reg CLKDIV,CNL_EN,LOAD,RST_CNL;always @ (posedge CLK)CLKDIV=~CLKDIV; //在时钟信号在上升沿时，将CLKDIV取反always @ (posedge CLK) beginCNL_EN=CLKDIV; //在时钟信号在上升沿时, 把CLKDIV赋给使能信号CNL_EN LOAD=~CLKDIV;end //在时钟信号在上升沿时, 将CLKDIV取反并赋值给加载信号always @ (CLK) beginif(CLK==1'b0&&CNL_EN==1'b0)RST_CNL=1; //当使能信号与时钟信号均为低电平时，RST_CNL=1 elseRST_CNL=0; end //否则RST_CNL=0endmodulemodule FREG (clk1HZ,uclk,led0,led1,led2,led3,rst,en,load);input clk1HZ, uclk; //时钟信号和待测信号output [3:0]led0,led1,led2,led3; //4个八段数码管output load,rst,en; //复位和加载信号wire in_load,in_rst,in_en,c0,c1,c2;wire [3:0]dout0,dout1,dout2,dout3;assign load=in_load;assign rst=in_rst;assign en=in_en;CNTL u1(.CLK(clk1HZ),.CNL_EN(in_en),.RST_CNL(in_rst),.LOAD(in_load));CNT10 u2 (.CLK(uclk),.EN(in_en),.RST(in_rst),.COUT(c0),.DOUT(dout0));CNT10 u3 (.CLK(c0),.EN(in_en),.RST(in_rst),.COUT(c1),.DOUT(dout1));CNT10 u4 (.CLK(c1),.EN(in_en),.RST(in_rst),.COUT(c2),.DOUT(dout2));CNT10 u5 (.CLK(c2),.EN(in_en),.RST(in_rst),.DOUT(dout3));RGB4 u6 (.DIN(dout0),.LOAD(in_load),.DOUT(led0));RGB4 u7 (.DIN(dout1),.LOAD(in_load),.DOUT(led1));RGB4 u8 (.DIN(dout2),.LOAD(in_load),.DOUT(led2));RGB4 u9 (.DIN(dout3),.LOAD(in_load),.DOUT(led3));LED7 u10 (.IN(led0));LED7 u11 (.IN(led1));LED7 u12 (.IN(led2));LED7 u13 (.IN(led3));endmodule【元件符号与总框图】【仿真和测试结果】功能分析：在波形中，CLK1HZ的频率为1HZ，以CLK1HZ为输入，产生CNL_EN（en），RST_CNL(rst)，LOAD(load)的输出波形。
电子技术课程设计(数字频率计的设计)
一课程设计题目：数字频率计的设计二、功能要求（1）主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。
（2）率范围：分四1Hz~999Hz、01kHz~9.99kHz、1kHz~99.9kHz、10~999KHZ(3)周期范围：1ms~1s。
（4）用3个发光二极管表示单位，分别对应3个高档位。
三频率计设计原理框图正弦波数字频率计原理框图1测试电路原理：在测试电路中设置一个闸门产生电路，用于产生脉冲宽度为1s 的闸门信号。
改闸门信号控制闸门电路的导通与开断。
让被测信号送入闸门电路，当1s闸门脉冲到来时闸门导通，被测信号通过闸门并到达后面的计数电路（计数电路用以计算被测输入信号的周期数），当1s闸门结束时，闸门再次关闭，此时计数器记录的周期个数为1s内被测信号的周期个数，即为被测信号的频率。
测量频率的误差与闸门信号的精度直接相关。
被测信号频率测量算法对应的方框图四、各部分电路及仿真1 整形电路部分整形电路的目的是将三角波、正弦波变成方便计数的脉冲信号。
整形电路可以直接用555定时器构成施密特触发。
本次设计采用555定时器，适当连接若干个电阻就可以构成触发器图1-1 整形电路将555定时器的THR和TR1两个输入端连在一起作为信号输入端，则可得到显示电路闸门产生输入电路闸门计数电路施密特触发器，为了提高其稳定性通常要在要在CON端口接入一个0.01uf左右的滤波电容。
但使用555定时器的时候输入的电压应该要大于5V，本次设计直接用信号源来做输入信号，并且信号源的振幅为10V，没有用放大电路将信号放大。
2 时基电路时基电路时用来控制闸门信号选通的时间，由于本次设计的频率计测试范围是0到999KHz，故时基信号要有1ms 10ms 100ms 1s，基于上述，还需要一个分频器分出不同的频率。
设计过程如下：可用一个多谐振电路产生频率为1KHz的脉冲信号（即T=1ms），然后使用分频器产生10ms 100ms 1s。
数字式频率计设计
数字式频率计的设计摘要在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量显得更为重要。
数字频率计是近代电子技术领域的重要测量工具之一，同时也是其他许多领域广泛应用的测量仪器。
数字频率计是在规定的基准时间内把测量的脉冲数记录下来，换算成频率并以数字形式显示出来。
数字频率计用于测量信号（方波，正弦波或其他周期信号）的频率，并用十进制数字显示，它具有精度高，测量速度快，读数直观，使用方便等优点。
测量频率的方法有多种，其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点。
本次设计的数字频率计以555为核心，采用直接测频法测频，能够测量正弦波、三角波、锯齿波、矩形波等。
根据显示的频率范围，用4片10进制的计数器构成1000进制对输入的被测脉冲进行计数；根据输入信号的幅值要求，所以要经过衰减与放大电路进行检查被测脉冲的幅值；由于被测的波形是各种不同的波，而后面的闸门或计数电路要求被测的信号必须是矩形波，所以还需要波形整形电路，通过这些整体要求，由显示部分，计数部分，逻辑控制部分，时基电路部分，构成简易的频率计的设计。
目录一．设计任务和要求 (3)1.设计任务 (3)2.设计要求 (3)二．系统设计 (4)1.系统要求 (4)2. 方案设计 (5)3.系统工作原理 (6)三．单元电路设计 (8)1.时基电路部分 (8)2.计数显示部分电路 (11)3.控制电路设计如下 (14)四．电路仿真分析 (15)五．元器件的选择及参数确定 (17)1.电路调试 (17)2系统功能及性能测试 (18)3.电路安装 (20)4.调试 (21)参考文献 (25)总结及体会 (26)附录 (28)一．设计任务和要求1.设计任务设计一个数字式频率计。
2.设计要求1、能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率；2、能直接用十进制数字显示测得的频率；3、频率测量范围：1HZ—10KHZ且量程能自动切换；4、输入信号幅度范围为0.5—5V，要求仪器自动适应5、测量时间：t≼1.5s6、电源：220V/50HZ的工频交流电供电；（注：直流电源部分仅完成设计即可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求）7、按照以上技术要求设计电路，绘制电路图，对设计的电路用Multisim或OrCAD/PspiceAD9.2进行仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。
多功能数字频率计的设计
目录一：摘要二：方案设计与论证三：系统设计原理框图及分析说明四：软件设计技术细节五：硬件原理说明六：测试方法及对结果的分析七：综合设计实验总结八：附录一：摘要频率，即单位时间内物理量变化的次数。
如交流电50Hz意味着在1秒钟内电压规律变化50次。
根据频率的这一定义，容易想到，可以用一个标准时基信号作为“闸门”，当闸门打开（高电平）时计数器对输入脉冲信号计数，所得结果就表明了在闸门打开的时间内输入信号变化的次数。
频率计是常用的测量设备，以频率的数字化测量为基础。
建立和发展起来的各种数字化测量仪器正在取代各种传统的模拟的电工测试仪器和仪表。
数字频率计是用于测量输入信号频率并将测量结果用十进制数显示的测量仪器。
它采用数字电路的设计方法，在一定的测量精度和准确度的要求下实现对方波、脉冲波、正弦信号等频率的测量。
二：方案设计与论证：1：设计的基本要求：测量范围信号：方波、脉冲波幅度：0.5 V ~5V频率：1Hz~1MHz2：设计方法的分析：数字频率计电路模块的设计从测量的角度有以下方法：1）传统方式的频率/周期测量有以下四种实现方法：（1）直接测量法直接测量法是把频率信号经脉冲形成电路后加闸门的一个输入端，只有在闸门开通时间T（以秒计）内，计数脉冲被送到十进制计数器进行计数。
设计数器的值为N，由频率定义可以计算得到被测信号频率为f = N/T经分析，此种测量在低频段的相对测量误差较大。
增大T可以提高测量精度，但在低频段仍不能满足任务要求。
（2）组合法直接测量周期法在低频段精度高。
组合法是指在低频时采用直接测量周期法测量信号的周期，然后换算成频率。
这种方法在一定程度上可以祢补方法（1）的不足，电路实现较为复杂。
（3）倍频法直接测量法在高频段有者很高的精度。
可以把频率测量范围分成多个频段，使用倍频技术，根据频段设置倍频系数将经整形的低频信号进行倍频后再进行测量，高频段则进行直接测量。
（4）直接周期测量法用被测信号经放大整形后形成的方波信号直接控制计门控电路，使主门开放时间等于信号周期，时标为Ts的脉冲在主门开放时间进入计数器。
数字频率计设计VHDL
实验十八数字频率计实验目的在MagicSOPC 实验箱上实现8位十进制频率计的设计。
被测信号从CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管1~8显示。
实验器材1、SOPC实验箱2、计算机（装有Quartus II 7.0软件）实验预习1、了解数字频率计设计原理各主要模块的设计方法。
2、提前预习，编写好主模块的VHDL程序。
实验原理频率即信号1s内振动次数，因此测定信号的频率必须有一个脉宽为1秒的输入信号作为计数允许的信号；1 秒计数结束后，计数值锁入锁存器，并为下一测频计数周期作准备的计数器清零。
数字频率计框图如图18.1所示。
由控制、计数、锁存、译码显示四部分组成。
工作原理为：控制信号产生电路对系统时钟分频后产生0.5Hz的门控信号gate，锁存允许信号LE,清零信号MR。
当gate为高电平时，计数器对被测信号cin进行计数；1s后gate变为低电平，计数器停止计数；当gate为低电平、LE上升沿这两个条件同时满足时，锁存电路将32位计数结果锁存送译码显示电路；当gate为低电平、MR上升沿这两个条件同时满足时，计数器清零，为下一次计数做准备。
各信号之间的时序关系见图18.2所示。
图18.1 数字频率计框图1、控制信号产生电路：根据选定的输入时钟信号设定分频系数，要求输出0.5Hz门控信号gate、1Hz锁存允许信号LE和1Hz清零信号MR。
这几个信号控制整个系统的工作，非常关键，要求先锁存后清零，否则计数结果可能丢失，参考时序图18.2所示。
2、计数模块：定义十进制计数器元件，有cp（时钟输入）、MR（清零输入，上升沿有效）、gate（门控信号）三个个输入引脚，Q0~Q3、co（进位）5个输出引脚。
功能定义为gate为高电平时在cp上升沿计数；gate为低MR为高时清零。
利用元件调用的方法组成8位十进制计数器3、锁存电路：设计一32位锁存器，定义gate（门控信号）、LE（锁存允许，上升沿有效）d0~d31共34个输入引脚；Q0~Q31共32个输出引脚。
数字频率计的VHDL设计
课程设计题目、内容、要求目录1 课程设计题目、内容与要求……………………………………1.1 设计内容……………………………………………………1.2 具体要求……………………………………………………2 系统设计…………………………………………………………2.1 设计思路……………………………………………………2.2 系统原理与设计说明3 系统实现…………………………………………………………4 系统仿真…………………………………………………………5 硬件验证（操作）说明…………………………………………6 总结……………………………………………………………7 参考书目………………………………………………………1 课程设计题目、内容与要求1.1课程设计的题目：数字频率计设计1.2课程设计内容：（1）设计一个能测量方波信号的频率计；（2）测量范围是0-999999Hz；（3）结果用十进制数显示。
2 系统设计2.1设计思路：2.1.1 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量方波信号及其他各种单位时间内变化的物理量。
本数字频率计采用自顶向下的设计思想，通过闸门提供的1s闸门时间对被测信号进行计数及测出的被测信号的频率，测出的频率再通过译码器译码后输出给显示器显示。
根据系统设计的要求，数字频率计的电路原理框图如下：数字频率计电路原理框图2.2 系统原理与设计说明系统各个模块的功能如下：2．2．1标准时钟发生电路模块借用实验板上标准时钟发生电路，为计数闸门控制电路提供一个标准8Hz信号。
2．2．2 计数器闸门控制电路模块计数器闸门控制电路就是产生三个控制信号，即计数器复位信号、4位十进制计数器允许计数信号、锁存信号。
2.2.3锁存电路模块锁存电路就是为了让LED数码管在信号来临之前保持计数值不变。
2.2.4计数器复位电路模块计数器复位电路是让频率计恢复到计数初始态。
2.2.5 LED数码管驱动电路模块LED数码管驱动电路就是为LED数码管提供驱动电压。
数字频率计的设计与实现
目录1. 引言 (1)2．设计任务书 (2)3. 数字频率计基本原理 (3)3.1 设计思路 (3)3.2 原理框图 (3)4. 设计步骤及实现方法 (4)4.1 信号拾取与整形 (4)4.2 计数电路 (5)4.3锁存电路 (6)4.4 译码显示电路 (7)4.5 时钟电路及波形设计 (9)5 总体电路图及工作原理 (13)6 元器件的检测与电路调试缺点分析 (14)7 心得体会 (15)参考文献 (16)1. 引言数字频率计是一种基础测量仪器，在许多情况下，要对信号的频率进行测量，利用示波器可以粗略测量被测信号的频率，精确测量则要用到数字频率计。
本设计项目可以进一步加深我们对数字电路应用技术方面的了解与认识，进一步熟悉数字电路系统设计与调试的方法和步骤。
2．设计任务书1、设计题目：数字频率计2、设计出一个数字频率计，其技术指标如下：（ 1 ）频率测量范围： 10 ～ 9999Hz 。
（ 2 ）输入电压幅度 >300mV 。
（ 3 ）输入信号波形：任意周期信号。
（ 4 ）显示方式：4位十进制数显示。
（ 5 ）电源： 220V 、 50Hz 。
3、给定仪器设备及元器件示波器、音频信号发生器、逻辑笔、万用表、数字集成电路测试仪、直流稳压电源。
4．电路原理要求简单，便于制作调试，元件成本低廉易购。
3. 数字频率计基本原理3.1 设计思路（1）利用光电开关管做电机转速的信号拾取元件，在电机的转轴上安装一圆盘，在圆盘上挖一小洞，小洞上下分别对应着光发射和光接受开关，圆盘转动一圈既光电管导通一次，利用此信号做为脉冲计数所需。
（2）计数脉冲通过计数电路进行有效的计数，按照设计要求每一秒种都必须对计数器清零一次，因为电路实行秒更新，所以计数器到译码电路之间有锁存电路，在计数器进行计数的过程中对上一次的数据进行锁存显示，这样做不仅解决了数码显示的逻辑混乱，而且避免了数码显示的闪烁问题。
（3）对于脉冲记数，有测周和测频的方式。
数字频率计设计报告
数字频率计设计报告数字频率计是一种用于测量信号频率的仪器，广泛应用于电子领域。
本文将针对数字频率计的原理、工作方式以及应用进行详细介绍。
一、引言数字频率计是一种基于数字信号处理技术的测量仪器，它能够精确地测量信号的频率。
它广泛应用于通信、无线电、音频和视频等领域，对于各种信号的频率测量具有重要意义。
二、原理数字频率计的测量原理基于信号的周期性特征。
当一个信号通过数字频率计时，它会被转换成数字信号，并通过计数器进行计数。
通过计数器的计数结果和时间基准的参考值进行比较，就可以得到信号的频率。
三、工作方式数字频率计的工作方式通常分为两种：直接计数法和间接计数法。
1. 直接计数法：该方法直接对信号进行计数，通过计数器对信号的脉冲进行计数，并将计数结果进行处理得到频率值。
这种方法简单直接，但对于高频率信号的计数精度较低。
2. 间接计数法：该方法通过将信号的频率分频至低频范围内进行计数。
通过将高频信号分频后再进行计数，可以提高测量的精度。
四、应用数字频率计在各个领域都有广泛的应用，以下是一些常见的应用场景：1. 通信领域：数字频率计在通信系统中被用于测量信号的载波频率，确保信号的稳定传输。
同时，数字频率计还可以用于频率偏移的测量，以评估通信系统的性能。
2. 无线电领域：数字频率计被用于测量无线电频率，对于射频信号的测量具有重要意义。
它可以用于无线电台站的调试和维护，以确保无线电信号的质量和稳定性。
3. 音频和视频领域：数字频率计在音频和视频设备的校准和测试中被广泛应用。
它可以测量音频和视频信号的频率，以确保音频和视频设备的正常工作。
4. 科学研究领域：数字频率计在科学研究中也起到了重要的作用。
比如，在天文学研究中，数字频率计可以用于测量天体的射电信号频率，从而研究宇宙的演化和结构。
五、总结数字频率计作为一种精确测量信号频率的仪器，在电子领域中有着广泛的应用。
本文从原理、工作方式和应用等方面对数字频率计进行了详细介绍。
fpga数字频率计的设计
fpga数字频率计的设计
FPGA数字频率计的设计可以分为以下几个步骤：
1. 确定输入信号的采样方式：可以选择通过外部计数器输入信号进行采样，或者通过FPGA内部时钟进行采样。
2. 确定输入信号的采样频率：根据需要测量的信号频率范围，选择合适的采样频率。
采样频率应满足奈奎斯特采样定律，即采样频率应大于信号最高频率的两倍。
3. 设计计数器：根据采样频率和测量时间，设计一个适当的计数器来统计采样信号的周期数。
计数器可以使用FPGA内部的计数器资源，或者使用自定义的计数器逻辑。
4. 实时更新频率显示：通过在FPGA中实现一个时钟模块，将计数器的值转换为频率值，并在数码管或者显示屏上实时显示。
5. 添加其他功能：根据需要，可以添加一些其他功能，比如测量时间的设置、单位的选择、数据存储等。
需要注意的是，设计中需要考虑信号的稳定性和准确性，以及FPGA 资源的限制。
同时，对于高频信号的测量，可能需要进行信号预处理和滤波等操作，以确保测量结果的准确性。
基于51单片机数字频率计的设计
基于51单片机数字频率计的设计在电子技术领域中，频率计是一种常见的测试仪器，它可以用来测量信号的频率。
在本文中，我们将通过介绍基于51单片机数字频率计的设计实现来了解它的工作原理和设计流程。
1. 确定设计需求在进行任何项目之前，我们需要明确自己的设计需求。
对于频率计而言，它的主要需求就是准确地测量信号的频率。
因此，我们需要确定我们需要测量的频率范围和精确度。
2. 确定硬件设计在确定了设计需求之后，我们需要确定硬件设计。
对于数字频率计而言，它需要一个计数器来计算信号的脉冲数量。
在本设计中，我们采用74LS90计数器芯片来实现计数功能。
我们还需要一个51单片机来读取计数器的计数值，并将其转换为对应的频率值。
另外，我们还需要硬件板、LCD显示屏、按键等元件来搭建数字频率计的电路结构。
3. 确定软件设计硬件设计完成后，我们需要开发相应的软件来实现我们的需求。
在本设计中，我们使用KEIL C51软件来编写51单片机的程序。
编写软件的主要步骤是读取计数器计数值、计算出对应的频率值、将频率值显示在LCD屏幕上，并实现按键控制。
我们需要将这些步骤按照程序流程依次实现。
4. 进行测试在软件编写完成后，我们需要对数字频率计进行测试，以确保其满足我们的需求。
我们可以使用信号发生器给数字频率计输入不同频率的信号，然后观察LCD屏幕上显示出来的相应频率值是否准确。
如果测试结果不满足我们的需求，则需要对硬件或软件进行优化或调试，直到数字频率计能够正常工作为止。
总之，基于51单片机的数字频率计设计是一个较为简单的电子设计项目。
通过上述步骤的详细介绍，我们了解了数字频率计的设计流程和工作原理，并明确了设计中需要注意的细节和注意事项。
希望能够对大家理解数字频率计的设计过程有所帮助。
数字频率计的设计
CNT10
U3 CQ[3..0] CARRY_OUT
SD[1 1. . 8] S3
CNT10
U4 CQ[3..0] CARRY_OUT
SD[1 5. . 12 ]
S4
CNT10
SD[1 9. . 16 ]
CLK
U5 CQ[3..0]
CLR CARRY_OUT
EN
A
S5
CLK
CLR EN ACNT10U6 CQ[3..0]CARRY_OUT
SD[2 3. . 20 ] S6
CLK
CLR EN A
CNT10
U7 CQ[3..0] CARRY_OUT
SD[2 7. . 24 ] S7
CLK
CLR EN A
CNT10
U8 CQ[3..0] CARRY_OUT
SD[3 1. . 28 ] S8
图6.5 8位十进制数字频率计逻辑图
SD[3 1. . 0]
DOUT [31. . 0 ]
CLK CLR EN
A
CLK CLR EN
A
CLK CLR EN
A
CLK CLR EN
A
CNT10
U1 CQ[3..0] CARRY_OUT
SD[3 . . 0] S1
CNT10
U2 CQ[3..0] CARRY_OUT
SD[7 . . 4] S2
二、数字频率计的设计原理图
触发
被测脉冲 信号
TESTCTL
控制过程
计数器
REG32B CLR_CNT
CNT10
三、频率计逻辑图
FSIN CLK
TESTCTL
SE
CLK
TSTEN
简易数字频率计课程设计报告 .
目录第一章概述1.1 数字频率计功能及特点1.2 数字频率计应用意义第二章设计方案2.1 设计指标与要求2.2 设计原理2.3方案论证第三章数字频率计分析及参数设计3.1 电路基本原理3.2 时基电路设计3.3闸门电路设计3.4控制电路设计3.5 小数点显示电路设计3.6 整体电路图第四章设计总结4.1 整体电路图4.2 元器件列表4.3 设计心得与体会4.4 附录4.5 参考文献第一章、概述数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率，而且还可以测量它们的周期。
经过改装，可以测量脉冲宽度，做成数字式脉宽测量仪；可以测量电容做成数字式电容测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。
因此数字频率计在测量其他物理量如转速、振动频率等方面获得广泛应用。
1.1 整体功能及特点1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
2，测量信号复制范围0.5-5v3，显示方式：四维十进制LED显示4，测量范围：1HZ-10HZ5,测量误差：≤±0.1%6，自动检测切换量程1.2 数字频率计应用意义数字频率计是一种应用很广泛的仪器电子系统非常广泛的应用领域内，到处可见到处理离散信息的数字电路。
数字电路制造工业的进步，使得系统设计人员能在更小的空间内实现更多的功能，从而提高系统可靠性和速度。
集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。
一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。
数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个领域。
第二章设计方案2.1 设计指标与要求2.1.1 设计指标1，频率计主要用于测量正弦波、矩形波、三角波和尖脉冲及其它各种周期信号。
数字频率计的课程设计
引言近年来, 在电子技术中,频率是最基本的参数之一,并且与许多电参量的测量方案、测量结果都有十分密切的关系,因此频率的测量就显得更为重要.在电子系统非常广泛应用领域内, 到处可见到解决离散信息的数字电路。
供消费用的微波炉和电视、先进的工业控制系统、空间通讯系统、交通控制雷达系统、医院急救系统等在设计过程中无一不用到数字技术。
数字电路制造工业的进步, 使得系统设计人员能在更小的空间内实现更多的功能, 从而提高系统可靠性和速度。
数字集成电路具有结构简朴（如其中的晶体管是工作于饱和与截止2种状态, 一般不设偏置电流）和同类型电路单元多（如一个计数系统需要很多同类型的触发器和门电路）的特点, 因而容易是高集成度和归一化。
由于数字集成电路与电子计算机的发展紧密相关, 因而发展不久, 目前已是集成电路中产量最高、集成度最大的一种器件。
集成电路的类型很多, 从大的方面可分为模拟和数字集成电路两大类。
虽然它们都可模拟具体的物理过程, 但其工作方式有着很大的不同。
甚至也许完全不同。
电路中的工作信号通常是用电脉冲表达的数字信号。
这种工作方式的信号, 可以表达2种截然不同的现象。
如以有脉冲表达“1”, 无脉冲便表达“0”；以“1”表达“真”, 则“0”便表达“假”, 等等。
反之亦然。
这就是“数字信号”的含义。
所以, “数字量”不是连续变化的量, 其大小往往并不改变, 但在时间分布上却有着严格的规定, 这是数字电路的一个特点。
数字式频率计基于时间或频率的A/D转换原理, 并依赖于数字电路技术发展起来的一种新型的数字测量仪器。
由于数字电路的飞速发展, 所以, 数字频率计的发展也不久。
通常能对频率和时间两种以上的功能数字化测量仪器, 称为数字式频率计(通用计数器或数字式技术器)。
在电子测量技术中, 频率是一个最基本的参量, 对适应晶体振荡器、各种信号发生器、倍频和分频电路的输出信号的频率测量, 广播、电视、电讯、微电子技术等现代科学领域。
数字频率计设计任务书
课程设计任务书设计题目：数字频率计设计设计内容与要求：设计内容：设计一个数字频率计，测频范围1HZ至1KHZ。
要求：1、设计控制器，控制计数器计数和锁存器锁存计数值。
2、设计计数器，用于对待测信号计数。
3、设计锁存器，用于保存计数器的计数结果。
4、设计除法器，用于计算待测信号的频率。
5、设计顶层电路，实现对1HZ至1KHZ的输入信号进行频率测量。
指导教师：邹红文2014 年12月1日课程设计评语成绩：指导教师：_______________年月日目录第一章设计控制器 (1)1.1控制器程序 (1)1.2波形图 (2)第二章设计计数器 (3)2.1计数器程序 (3)2.2波形图 (4)第三章设计锁存器 (5)3.1锁存器程序 (5)3.2波形图 (6)第四章设计除法器 (7)4.1除法器程序 (7)4.2波形图 (8)第五章设计顶层电路 (9)5.1顶层电路图 (9)5.2仿真波形图 (10)总结 (11)第一章设计控制器1.1控制器程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY FTCTRL ISPORT(CLK1:IN STD_LOGIC;CNT_EN,RST_CNT:OUT STD_LOGIC;LOAD:OUT STD_LOGIC);END FTCTRL;ARCHITECTURE BEHAV OF FTCTRL ISSIGNAL DIV2CLK:STD_LOGIC;BEGINPROCESS(CLK1) BEGINIF CLK1'EVENT AND CLK1='1' THEN DIV2CLK<=NOT DIV2CLK; END IF;END PROCESS;PROCESS (CLK1,DIV2CLK) BEGINIF CLK1='0' AND DIV2CLK='0' THEN RST_CNT<='1';ELSE RST_CNT<='0'; END IF;END PROCESS;LOAD<=NOT DIV2CLK; CNT_EN<=DIV2CLK;END BEHAV;1.2波形图图1-1 仿真波形图当接收到CLK上升沿时钟信号的时候，CNT_EN、LOAD为原信号取反。
数字频率计设计
数字频率计设计一、设计任务与要求1设计任务设计并实现一个数字频率计。
2、基本要求：(1)测频率范围：10Hz ~ 10K Hz。
为保证测量精度分为三个频段：10Hz ~ 100 Hz100Hz ~ 1K Hz1 K Hz ~ 10K Hz当信号频率超过规定的频段上限时，设有超量程指示。
三个频段之间用手动切换。
(2)输入波形：低频函数信号发生器输出的方波，幅度为5V。
(3)测量误差：(r<± 1%。
(4)显示和响应时间：测量结果用三位半导体数码管显示，要求显示数码稳定清晰。
三个频段的最大显示数分别为99.9 Hz, 999. Hz , 9.99 K Hz ,为此需要控制小数点位置，并用两个发光二极管分别显示频率单位：Hz或K Hz，详见表2.2。
表2.2.13、扩展要求实现量程的自动转换。
二、基本工作原理频率测量的方法常用的有测频法和测周法两种。
(1)测频法测频法的基本思想是让计数器在闸门信号的控制下计数1秒时间，计数结果是1秒内被测信号的周期数，即被测信号的频率。
若被测信号不是矩形脉冲，则应先变换成同频率的矩形脉冲。
测频法的原理框图如图2-2-1所示。
图中，秒脉冲作为闸门信号，当其为高电平时，计数器计数；低电平时，计数器停止计数。
显然，在同样的闸门信号作用下，被测信号的频率越高，测量误差越小。
当被测频率一定时，闸门信号高电平的时间越长，测量误差越小。
但是闸门信号周期越长，测量的响应时间也越长。
例如，闸门信号高电平时间为1秒，被测信号频率的真值为2Hz，如图2-2-2所示。
由图2-2-1频率测量原理框图图可知，无论被测信号的频率是多少，测量时可能产生的最大绝对误差均为土1Hz，即f 测-f 真=± 1Hz所以，最大相对误差为(T max= ( f 测-f 真) / f 真=± 1/ f 真由上式可知，在闸门信号相同时，测频法的相对误差与被测信号的频率成反比。
因此测频法适合于测量频率较高的信号。
数字频率计设计
数字频率计设计一、设计任务与要求1、设计任务设计并实现一个数字频率计。
2、基本要求：（1）测频率范围：10Hz ~ 10K Hz。
为保证测量精度分为三个频段：10Hz ~ 100 Hz100Hz ~ 1K Hz1 K Hz ~ 10K Hz当信号频率超过规定的频段上限时，设有超量程指示。
三个频段之间用手动切换。
（2）输入波形：低频函数信号发生器输出的方波，幅度为5V 。
（3）测量误差：σ≤±1%。
（4）显示和响应时间：测量结果用三位半导体数码管显示，要求显示数码稳定清晰。
三个频段的最大显示数分别为99.9 Hz，999. Hz，9.99 K Hz，为此需要控制小数点位置，并用两个发光二极管分别显示频率单位：Hz 或K Hz，详见表2.2。
3、扩展要求实现量程的自动转换。
二、基本工作原理频率测量的方法常用的有测频法和测周法两种。
（1）测频法测频法的基本思想是让计数器在闸门信号的控制下计数1秒时间，计数结果是1秒内被测信号的周期数，即被测信号的频率。
若被测信号不是矩形脉冲，则应先变换成同频率的矩形脉冲。
测频法的原理框图如图2-2-1所示。
图中，秒脉冲作为闸门信号，当其为高电平时，计数器计数；低电平时，计数器停止计数。
显然，在同样的闸门信号作用下，被测信号的频率越高，测量误差越小。
当被测频率一定时，闸门信号高电平的时间越长，测量误差越小。
但是闸门信号周期越长，测量的响应时间也越长。
例如，闸门信号高电平时间为1秒，被测信号频率的真值为2Hz，如图2-2-2所示。
由图2-2-1 频率测量原理框图图可知，无论被测信号的频率是多少，测量时可能产生的最大绝对误差均为±1Hz，即f测-f真=±1Hz所以，最大相对误差为σmax=（f测-f真）/ f真=±1/ f真由上式可知，在闸门信号相同时，测频法的相对误差与被测信号的频率成反比。
因此测频法适合于测量频率较高的信号。
f真=2图2-2-2 测频法的误差（2）测周法当被测信号频率较低时，为保证测量精度，常采用测周法。
数字频率计(51单片机)
数字频率计(51单片机)数字频率计（51单片机）数字频率计（Digital Frequency Counter）是一种常用的电子测量仪器，可用于测量信号的频率。
在本文中，我们将介绍如何使用51单片机实现一个简单的数字频率计。
一、原理简介数字频率计的基本原理是通过计算信号波形周期内的脉冲数来确定频率。
在实际应用中，我们通常使用51单片机作为微控制器，通过计数器和定时器模块来实现频率计算。
二、硬件设计1.信号输入首先，我们需要将待测信号输入到频率计中。
可以使用一个输入接口电路，将信号连接到51单片机的IO口上。
2.计时模块我们需要使用51单片机的定时器/计数器来进行计时操作。
在这里，我们选择使用定时器0来进行计数，同时可以利用定时器1来进行溢出次数的计数，以扩展计数范围。
3.显示模块为了显示测量结果，我们可以使用数码管、LCD液晶显示屏等显示模块。
通过将结果以可视化的方式呈现，方便用户进行观察和读数。
三、软件设计1.定时器配置首先，我们需要对定时器进行配置，以确定计时器的计数间隔。
通过设置定时器的工作模式、计数范围和时钟频率等参数，可以控制定时器的计数精度和溢出时间。
2.中断服务程序当定时器溢出时，会触发中断，通过编写中断服务程序，实现对计数器的相应操作，例如将计数值累加，记录溢出次数等。
3.数字频率计算根据计数器的值和溢出次数，我们可以计算出信号的频率。
通过简单的公式计算，即可得到测量结果。
四、实验步骤1.搭建硬件电路，将待测信号连接到51单片机的IO口上，并连接显示模块。
2.根据硬件设计要求，配置定时器的工作模式和计数范围。
3.编写中断服务程序，实现对计数器的相应操作。
4.编写主程序，实现数字频率计算和显示。
5.下载程序到51单片机，进行测试。
五、实验结果与分析通过实验，我们可以得到信号的频率测量结果，并将结果以数码管或LCD屏幕的形式进行显示。
通过对比实际频率和测量频率，可以评估数字频率计的准确性和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字频率计的设计摘要：采用STC89C52RC单片机作为系统的核心控制器件，该系统采用直流供电，由信号输入模块、信号相加模块、滤波模块、信号比较器模块，电平转换模块组成，具有信号输入、测信号频率、测量矩形方波占空比的功能，并且具有测量精度高功耗低、抗干扰能力强等特点。
1 方案设计与比较信号混合电路模块方案一：同相加法器。
加法器是一种数位电路，其可进行信号的加法计算。
加法器是产生数的和的装置。
加数和被加数为输入，和数与进位为输出的装置为半加器。
若加数、被加数与低位的进位数为输入，而和数与进位为输出则为全加器。
同相加法器输入阻抗高，输出阻抗低反相加法器输入阻抗低，输出阻抗高当选用同相加法器时，如A输入信号时，因为是同相加法器，输入阻抗高，这样信号不太容易流入加法器，反而更容易流入B端，而影响到B端的正常使用;同样，如B输入信号时，容易流入A端，而影响到A端的正常使用。
方案二：反相加法器。
当选用反相加法器时，因为加法器输入阻抗低，不管是A端，还是B端信号，更容易流入加法器，而不会影响其它路的正常使用。
综上所述选择方案一。
滤波电路模块方案一：选用有源二阶切比雪夫高通滤波器。
切比雪夫滤波电路在通带或阻带上频率响应幅度等波纹波动的滤波器。
切比雪夫滤波器在过渡带比巴特沃斯滤波器的衰减快，但频率响应的幅频特性不如后者平坦。
切比雪夫滤波器和理想滤波器的频率响应曲线之间的误差最小，但是在通频带内存在幅度波动，有可能有纹波波动导致电压达到施密特触发器的上限或下限出发电平，导致误触发，输出方波可能严重失真。
方案二：选用有源二阶巴特沃斯高通滤波器。
巴特沃斯滤波电路的幅频响应在通带中具有最平幅度特性没有起伏，而在阻频带则逐渐下降为零，由于巴特沃斯滤波电路的幅频响应曲线很平滑，没有起伏，可以有效规避施密特比较器中的误触发，所以选用幅频响应曲线最平滑的巴特沃斯型滤波器，可以有效规避误触发。
综上所述选择方案二。
正弦波整形电路方案一：采用分立器件搭建整形电路。
由于分立器件电路存在着结构复杂、设计难度大等诸多缺点，因此不采用该方案。
?方案二：采用集成比较器运放。
常用的电压比较器运放LM339的响应时间为1300ns，远远无法达到发挥部分100MHz的频率要求。
因此，采用响应时间为的高速比较器运放TLV3501。
测频系统模块方案一:采用传统的TI的MSP430单片机对系统进行控制，但其容量小，工作电压较低与板子工作电压不符，功耗较大。
方案二：采用51单片机对系统控制，该单片机的工作电压为5V，与板子的工作电压一致，而且性能很好，功能强大，既能满足对功耗控制要求，又能达到设计要求。
综上所述，选择方案二。
2 理论分析与计算同相加法电路分析计算NE5532具有输入阻抗高，输出阻抗低等特点。
当选用同相加法器时，需要在输入信号后加一个电压跟随器，然后才通过同相加法器进行信号混合。
采用NE5532芯片作为信号的来实现电压跟随器与加法器，其驱动电压为5V，并且在电压端需要加入退耦电容，防止电路通过电源形成的正反馈通路而引起的寄生振荡。
当信号S1与S2输入过后，由于电压跟随器的作用导致信号电压衰减一倍，，因此在同相加法电路中需要将输出信号S3电压放大一倍,所以，R3与R4电阻选用10K电阻。
Av=R4/(R3+R4)+1,R3=R4=10k。
二阶高通滤波电路分析计算高通滤波器，又称低截止滤波器、低阻滤波器，允许高于某一截频的频率通过，而大大衰减较低频率的一种滤波器。
它去掉了信号中不必要的低频成分或者说去掉了低频干扰。
它是由两节RC滤波电路和同相比例放大电路组成，其特点是输入阻抗高，输出阻抗低。
其中最低允许通过频率Wc=1/RC。
输入S3混合信号时，可以滤掉S2低频信号，S1高频信号可以通过，可采用NE5532组装成该电路，该电路参数由Filterpro deskstop软件自动确定。
参数如图所示：比较器电路分析计算施密特触发器采用电位触发方式，其状态由输入信号电位维持；对于负向递减和正向递增两种不同变化方向的输入信号，施密特触发器有不同的阈值电压。
本实验采用的是LM311比较器。
由于施密特触发器的比较电压接地为0V,输入信号与0V相比较，根据输入信号的电压幅度值确定上限触发电平Vt1与下限触发电平Vt2并确定各个电阻值，最后测得经过窗口比较器输出后的方波比较符合理想情况，可以正常工作。
3 电路设计我们设计的频率计组要分为以下几个部分：同相加法器、滤波器、比较器、单片机控制系统。
本设计中的核心是由STC89C52RC构成的控制系统，通过单片机的外部中断及单片机内部的定时器来完成待待测信号频率及周期的测量。
定时器的工作可以由编程来实现定时、计数和产生计数溢出时中断要求的功能。
在定时器工作方式下，在被测时间间隔内，每来一个机器周期，外部中断一次，并且变量自动加1，这样就可以测量出信号的频率。
（如图）加法器电路如下图：NE5532具有输入阻抗高，输出阻抗低等特点。
当选用同相加法器时，需要在输入信号后加一个电压跟随器，然后才通过同相加法器进行信号混合。
采用NE5532芯片作为信号的来实现电压跟随器与加法器，其驱动电压为5V，并且在电压端需要加入退耦电容，防止电路通过电源形成的正反馈通路而引起的寄生振荡。
输入信号各接入一个由NE5532运算放大器构成的电压跟随器，然后各接入一个10K的电阻一起输入同相加法器，同相加法器的R3，R4电阻都为10K,以保证其内部包含的固定增益放大器的增益额度由外接反馈的网络不同而改变，以满足增益变化的需要。
高通滤波电路电路图如图所示，选用有源二阶巴特沃斯高通滤波器。
巴特沃斯滤波电路的幅频响应在通带中具有最平幅度特性没有起伏，而在阻频带则逐渐下降为零，由于巴特沃斯滤波电路的幅频响应曲线很平滑，没有起伏。
由两个68nf的电容与一个的电阻从正极输入一个NE5532运算放大器。
负极接一的电阻接地，接10K的电阻与运算放大器的输出端相连。
比较器电路比较器用的芯片是LM311，LM311是一款兼容TTL器件引脚的高速CMOS器件，逻辑功能为6路斯密特触发反相器，其耗电量低，速度快，可将缓慢变化的输入信号转换成清晰、无抖动的输出信号。
电路图如图。
4 程序设计频率的测量单片机控制系统采用STC89C52RC单片机，STC89C52RC单片机具有低功耗模式，并且具有5个中断源，有两个外部中断两个内部中断还有一个串口中断。
程序使用单片机内部计数器和定时器实现测量。
主要是通过比较器和电平转换器将输入信号转换为单片机可利用的矩形脉冲信号，编程计数一秒内矩形脉冲的个数，从而实现测量输入信号频率的功能。
由频率测量到占空比测量切换的实现由单片机上的按键实现，按下去（长按），数码管则显示矩形脉冲的占空比，若为按下此键，数码管则显示的是输入信号的频率。
占空比的测量如上图所示，当脉冲的上升沿来临时，将定时器打开；紧接着的下降沿来临时，读取定时器的值，假设定时时间为t1；下一个上升沿来临时关闭定时器，读取定时器的值，假设定时时间为t2。
t1即为1个周期内高电平的时间，t2即为脉冲的周期。
t1/t2即为占空比，1/t2即为频率。
5 作品测试测试仪器直流稳压电源：GPD-33030，一台数字储存示波器：DS1102E, 一台函数信号发生器：DG1022U, 一台万用表：VC890C，一台测试方法利用函数信号发生器，产生一系列满足题目要求的待测信号，使用本电子设计竞赛作品对待测信号进行测量，并分析计算相对误差。
同时，使用示波器的脉冲测量功能，对比测量，信号参数。
测试时的装置连接方式如图。
测试结果及分析信号混合器波形测试波形测试如图，输入频率分别为50HZ和50KHZ，峰峰值都为1VPP的正弦波通过信号混合器后，波形如图所示。
可以明显观测到50KHZ的波形被50HZ的波形所影响。
频率测试占空比测试结果分析系统在正弦信号测量频率和测量方波占空比均达到基本和发挥部分要求，各项指标测量精度高，交流电压信号测量频率范围广，整体性能达到题目发挥部分要求。
仅在输入电压幅值为时测量有所偏差，输出信号无法达到单片机所能识别信号的要求。
经测量220MV 及以上输入信号经电路的输出的均能达到题目要求。
6 总结本系统以STC89C52RC单片机作为系统的核心控制器件，用NE5532集成运算放大器芯片对输入信号进行相加和滤波，再利用LM311芯片构造信号比较器，将信号进行波形变换。
系统采用直流供电，该系统采用直流供电，由信号输入模块、信号相加模块、滤波模块、信号比较器模块，电平转换模块组成，具有信号输入、测信号频率、测量矩形方波占空比的功能，并且具有测量精度高功耗低、抗干扰能力强等特点。
综上所述，基本已完成题目所给要求。
参考文献[1] 张迎新等着. 单片机微机原理及应用. 电子工业出版社.[2] 胡泽等着. 电子技术实验教程. 高等教育出版社.[3] 胡大可着. MSP430系列超低功耗16位单片机原理与应用(第三版). 北京航空航天出版社,2006.[4] 李朝青着. 单片机原理及接口技术. 北京航空航天大学出版社,2005.附件1：52单片机数码管显示连接电路图附件2：51单片机系统电路图附件3：功能切换按键电路图附件4：部分源程序（略）。