数字电路精简第3章门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
AB Y AB Y A B Y
正逻辑分析 L L L 0 0 0 1 1 1
LH L 01 0 10 1
1
HL L 10 0 01 1
负逻辑分析 H H H 1 1 1 0 0 0
图3.2.5 表3.2.1有低出低全高出高
正逻辑分析：YAB
负逻辑分析：YAB
uA
uB
UY
正逻辑的“与”等于负逻辑 的
0 V D1通 0 V D2通0 . 7 V 与“门或”的工作波形（口诀）
vOVDDROR FO F FRFON"1"
实现逻辑“非”功 能
FA
VDD=5~15V典型10V
“1”=VDD； “0”=0V7
3.3.3输入(出)特性3.3.4动态特性 自学 3.3 CMOS门电路
3.3.5 其它类型的CMOS门电路
一、CMOS与非门和或非门 1、基本型(图3.3.27、28)
R
uI
几十K I D
>Uth
t
D漏
Ui
G
栅
NM OS
S源
Uo <Uth uO
0V
t
图3.3.4
+VDD
MOS 管开关特性图
可变Hale Waihona Puke Baidu阻区：UGS>Uth, UDS 特点：有延迟，MOS管
0V ， D、S间相当于开关 的高、低电平幅度大、省
闭合(RON1K )
电等优点。
5
3.3.2 CMOS反相器工作原理
N区
特点：①静态微功耗！②输
入端不允许半高！否则功耗
剧增(如图3.3.13)!
3.4.1 CMOS反相器
PMOS管VGS= –VDD N 区多子(电子) 按箭头方
向运动形成反型P导电
沟道DS导通RON 1K
NMOS管VGS=“0” P区 电子和空穴均匀分布
不能形成导电沟道 DS
关断ROFF 1000M ；
2、带缓冲的CMOS门电路 全0出1
A
B
Y
AB
A B A B RO 1Ron
图3.3.29 与非门 有1出0 或非Y AB
9
有0出1
2、带缓冲的CMOS门电路
与非Y A B
Y
A B
A B AB 全1出0 RO 1Ron
图3.3.30 或非门
10
3.7(C)
INH A B
C D
作业3.7（a）3.3.5其它类型的CMOS门电路
AB Y AB Y A B Y
图3.2.4
正逻辑分析 L L L 0 0 0 1 1 1
A
B
LH H 01 1 10 0
Y HL H 10 1 01 0
负逻辑分析 H H H 1 1 1 0 0 0
表3.2.3：有高出高全低出低 正逻辑分析： YAB
D1止 D1止 D1通
D1通
D2止 D2通
D2止 D2通
低电平（L） 1 0
反之，用高电平（H）代表“0”、低电
平（L）代表“1”，即所谓的负逻辑系统 （要特指：写表达式有时比较方便）。
3.2 二极管开关特性
负 逻 辑
正 逻 辑
3.2.1二极管开关特性（导通时间短，截止时间长2）
3.2.2二极管与门
5V
表3.2.2 3.2 二极管开关特性
电平分析 正逻辑 负逻辑
第三章 门电路
数字电路
是数字电路的物质基础；本章研究其内外特性。
3.1 概述
3.2 半导体二极管门电路
3.3 CMOS门电路
3.5 TTL门电路
*3.8 TTL电路与CMOS电路的接口
结构：DTL、TTL、ECL（发射极耦合）、 CMOS、
IIL（集成注入）。
区别：功耗、集成度、开关速度。
：与非门、OC门、三态门、传输门等。
3.3 CMOS门电路
一、电路结构
二、工作原理
PMOS、NMOS互补结构
为CMOS +VDD P区
G
SPMNO区S
（1）当Vi=“1” 时
NMOS管VGS=“1” P区 少子(电子) 按箭头方向运 动形成反型N导电沟道
DS导通RON 1K ；
vi 1
D vo
G N沟道
DNMOS
全0出1
有0出1
A B
AB
有1出0
全1出0
Ronmax2Ron (全1出0) Ronmin0.5Ron(全0出1)
Ronmax2Ron (全0出1)
Ronmin0.5Ron(全1出0)
优点：简单
缺R 点 om n /aR ： x om n in 4
影响负载能力N值 8
3.3.5其它类型的CMOS门电路
1
3.1 概述
第三章 门电路
门电路是用以实现逻辑关系的电子电路，与所讲
过的基本逻辑关系相对应，门电路主要有：与门、或
门、在与数非字门电、路或中非，门一、般异用或门等。高电平（H）0 1
高电平（H）代表“1”、低 电平（L）代表“0”，即所
只要能明显 判断高低电 平即可
谓的正逻辑系统（默认：容
易理解）如图3.1.2。
VCC
全有
AB
01 出出
10
YC
有0出1 全1出0
CD
AB CD
ABCDINH
YCAB CD INH A 0I B NC H 1 D INH 0
11
3.3.5其它类型的CMOS门电路
二、漏极开路门电路(OD门)
1、电平转换芯片：
适于TTL驱动CMOS =5V
=18V
“1”=3.4V “0”=0.3V
/2
AB 图3.3.31
“1”=18V “0”=0V
12
3.3.5其它类型的CMOS门电路
三、CMOS传输门(TG)和双向模拟开关 作业3.7（d）
图2.6.23
低电平有效
图2.6.25VDD
R
P沟道
X =1 Y=？ B
S P区
VGS(th) 3V
N区
PMOS管VGS=“0” N区 电子和空穴均匀分布不 能形成导电沟道 DS关
断ROFF 1000M；
vOVDDROF RO FN RON"60"
（2）当Vi=“0” 时 P沟道
VGS(th) 3V
S
PMOS G D
P区 N区
0
NMOS
D G S
P区
负逻辑分析： Y AB
正逻辑的“或”等于负逻辑 的“
与或”门的工作波形（口诀）
A0101 0101 0
B011 0011 00
特点:简单,高低电平不统一F 0 1 1 1 0 1 1 14 0
33..33.1CMMOSO+管VDSD 的门开电关路特性夹压于开)断，关区I断：D=开0U，G(RS<DOF、UF第thS三1(间0开章9相启门当)电电。路
0 V D1通 3 V D2止0 . 7 V A 0 1 0 1 0 1 0 1 0
3 V D1止 0 V D2通0 . 7 V B 0 1 1 0 0 1 1 0 0
3 V D1通 3 V D2通3 . 7 V F 0 1 0 0 0 1 0 03 0
3.2.3二极管或门
作业3.2
电平分析
3.2 二极管开关特性 正逻辑 负逻辑
正逻辑分析 L L L 0 0 0 1 1 1
LH L 01 0 10 1
1
HL L 10 0 01 1
负逻辑分析 H H H 1 1 1 0 0 0
图3.2.5 表3.2.1有低出低全高出高
正逻辑分析：YAB
负逻辑分析：YAB
uA
uB
UY
正逻辑的“与”等于负逻辑 的
0 V D1通 0 V D2通0 . 7 V 与“门或”的工作波形（口诀）
vOVDDROR FO F FRFON"1"
实现逻辑“非”功 能
FA
VDD=5~15V典型10V
“1”=VDD； “0”=0V7
3.3.3输入(出)特性3.3.4动态特性 自学 3.3 CMOS门电路
3.3.5 其它类型的CMOS门电路
一、CMOS与非门和或非门 1、基本型(图3.3.27、28)
R
uI
几十K I D
>Uth
t
D漏
Ui
G
栅
NM OS
S源
Uo <Uth uO
0V
t
图3.3.4
+VDD
MOS 管开关特性图
可变Hale Waihona Puke Baidu阻区：UGS>Uth, UDS 特点：有延迟，MOS管
0V ， D、S间相当于开关 的高、低电平幅度大、省
闭合(RON1K )
电等优点。
5
3.3.2 CMOS反相器工作原理
N区
特点：①静态微功耗！②输
入端不允许半高！否则功耗
剧增(如图3.3.13)!
3.4.1 CMOS反相器
PMOS管VGS= –VDD N 区多子(电子) 按箭头方
向运动形成反型P导电
沟道DS导通RON 1K
NMOS管VGS=“0” P区 电子和空穴均匀分布
不能形成导电沟道 DS
关断ROFF 1000M ；
2、带缓冲的CMOS门电路 全0出1
A
B
Y
AB
A B A B RO 1Ron
图3.3.29 与非门 有1出0 或非Y AB
9
有0出1
2、带缓冲的CMOS门电路
与非Y A B
Y
A B
A B AB 全1出0 RO 1Ron
图3.3.30 或非门
10
3.7(C)
INH A B
C D
作业3.7（a）3.3.5其它类型的CMOS门电路
AB Y AB Y A B Y
图3.2.4
正逻辑分析 L L L 0 0 0 1 1 1
A
B
LH H 01 1 10 0
Y HL H 10 1 01 0
负逻辑分析 H H H 1 1 1 0 0 0
表3.2.3：有高出高全低出低 正逻辑分析： YAB
D1止 D1止 D1通
D1通
D2止 D2通
D2止 D2通
低电平（L） 1 0
反之，用高电平（H）代表“0”、低电
平（L）代表“1”，即所谓的负逻辑系统 （要特指：写表达式有时比较方便）。
3.2 二极管开关特性
负 逻 辑
正 逻 辑
3.2.1二极管开关特性（导通时间短，截止时间长2）
3.2.2二极管与门
5V
表3.2.2 3.2 二极管开关特性
电平分析 正逻辑 负逻辑
第三章 门电路
数字电路
是数字电路的物质基础；本章研究其内外特性。
3.1 概述
3.2 半导体二极管门电路
3.3 CMOS门电路
3.5 TTL门电路
*3.8 TTL电路与CMOS电路的接口
结构：DTL、TTL、ECL（发射极耦合）、 CMOS、
IIL（集成注入）。
区别：功耗、集成度、开关速度。
：与非门、OC门、三态门、传输门等。
3.3 CMOS门电路
一、电路结构
二、工作原理
PMOS、NMOS互补结构
为CMOS +VDD P区
G
SPMNO区S
（1）当Vi=“1” 时
NMOS管VGS=“1” P区 少子(电子) 按箭头方向运 动形成反型N导电沟道
DS导通RON 1K ；
vi 1
D vo
G N沟道
DNMOS
全0出1
有0出1
A B
AB
有1出0
全1出0
Ronmax2Ron (全1出0) Ronmin0.5Ron(全0出1)
Ronmax2Ron (全0出1)
Ronmin0.5Ron(全1出0)
优点：简单
缺R 点 om n /aR ： x om n in 4
影响负载能力N值 8
3.3.5其它类型的CMOS门电路
1
3.1 概述
第三章 门电路
门电路是用以实现逻辑关系的电子电路，与所讲
过的基本逻辑关系相对应，门电路主要有：与门、或
门、在与数非字门电、路或中非，门一、般异用或门等。高电平（H）0 1
高电平（H）代表“1”、低 电平（L）代表“0”，即所
只要能明显 判断高低电 平即可
谓的正逻辑系统（默认：容
易理解）如图3.1.2。
VCC
全有
AB
01 出出
10
YC
有0出1 全1出0
CD
AB CD
ABCDINH
YCAB CD INH A 0I B NC H 1 D INH 0
11
3.3.5其它类型的CMOS门电路
二、漏极开路门电路(OD门)
1、电平转换芯片：
适于TTL驱动CMOS =5V
=18V
“1”=3.4V “0”=0.3V
/2
AB 图3.3.31
“1”=18V “0”=0V
12
3.3.5其它类型的CMOS门电路
三、CMOS传输门(TG)和双向模拟开关 作业3.7（d）
图2.6.23
低电平有效
图2.6.25VDD
R
P沟道
X =1 Y=？ B
S P区
VGS(th) 3V
N区
PMOS管VGS=“0” N区 电子和空穴均匀分布不 能形成导电沟道 DS关
断ROFF 1000M；
vOVDDROF RO FN RON"60"
（2）当Vi=“0” 时 P沟道
VGS(th) 3V
S
PMOS G D
P区 N区
0
NMOS
D G S
P区
负逻辑分析： Y AB
正逻辑的“或”等于负逻辑 的“
与或”门的工作波形（口诀）
A0101 0101 0
B011 0011 00
特点:简单,高低电平不统一F 0 1 1 1 0 1 1 14 0
33..33.1CMMOSO+管VDSD 的门开电关路特性夹压于开)断，关区I断：D=开0U，G(RS<DOF、UF第thS三1(间0开章9相启门当)电电。路
0 V D1通 3 V D2止0 . 7 V A 0 1 0 1 0 1 0 1 0
3 V D1止 0 V D2通0 . 7 V B 0 1 1 0 0 1 1 0 0
3 V D1通 3 V D2通3 . 7 V F 0 1 0 0 0 1 0 03 0
3.2.3二极管或门
作业3.2
电平分析
3.2 二极管开关特性 正逻辑 负逻辑