杭电计组实验5存储器设计实验
计算机组成原理实验_存储器部件教学实验
实验题目存储器部件教学实验一、实验目的：1. 熟悉ROM芯片和RAM芯片在功能和使用方法等方面的相同和差异之处。
学习用编程器设备向EEPROM芯片内写入一批数据的过程和方法。
2. 理解并熟悉通过字、位扩展技术实现扩展存储器系统容量的方案。
3. 了解静态存储器系统使用的各种控制信号之间正常的时序关系。
4. 了解如何通过读、写存储顺的指令实现对58C65 ROM芯片的读、写操作。
加深理解存储器部件在计算机整机系统中的作用。
二、实验设备与器材：TEC-XP+教学实验系统和仿真终端软件PCEC。
三、实验说明和原理：1、内存储器原理内存储器是计算机中存放正在运行中的程序和相关数据的部件。
在教学计算机存储器部件设计中，出于简化和容易实现的目的，选用静态存储器芯片实现内存储器的存储体，包括唯读存储区和随读写存储区两部分，ROM存储区选用4片长度8位、容易8KB的58C65芯片实现，RAM存储区选用2片长度8位、容量2KB的6116芯片实现，每2个8位的芯片合成一组用于组成16位长度的内存字，6个芯片被分成3组，其地址空间分配关系是：0-1777h用于第一组ROM，固化监控程序，2000-2777h用于RAM，保存用户程序和用户数据，其高端的一些单元作监控程序的数据区，第二组ROM的地址范围可以由用户选择，主要用于完成扩展内存容量的教学实验。
地址总线的低13位送到ROM芯片的地址线引脚，用于选择芯片内的一个存储字。
用于实现存储字的高位字节的3个芯片的数据线引脚、实现低位字节的3个芯片的数据线引脚分别连接在一起接到数据总线的高、低位字节，是实现存储器数据读写的信息通路。
数据总线要通过一个双向三态门电路与CPU一侧的内部总线IB 相连接，已完成存储器、接口电路和CPU之间的数据通讯。
2、扩展教学机的存储空间四、实验内容：1) 要完成存储器容量扩展的教学实验，需为扩展存储器选择一个地址，并注意读写和OE等控制信号的正确状态。
计算机组成原理存储器原理实验报告
计算机硬件实验室实验报告课程名称：
姓名学
号
班级成
绩
设备名称及软件环境Untitled ISIS 7 professional 实验名
称
存储器原理实验日期
一．实验内容
通过总线系统验证存储器的存储功能。
1、掌握静态随机存储器RAM工作特性及数据的读写方法；
2、掌握存储器读/写电路的设计方法。
二．理论分析或算法分析
6264的功能
工作方
式
C S1*C S2W E*O E*D7～D0
未选中未选中读操作写操作1
×
×
1
1
×
×
1
×
×
1
高阻
高阻
输出
输入
6264的工作过程写
写入数据的过程
☑将单元地址送到芯片的地址线A0-A12
☑写入的数据送数据线
☑＃CS1和CS2有效，＃WE有效
☑数据写到指定单元
\
6264的工作过程读：
读入数据的过程
☑将单元的地址送到芯片的地址线A0-A12
☑#CS1和CS2同时有效，#WE＝1 #OE=0
☑选中单元内容从数据线读出
三．实现方法（含实现思路、程序流程图、实验电路图和源程序列表等）
四．实验结果分析（含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方法等）
运行态抓图
五．结论
实现了6264存储器的读写功能
报告提交日期。
杭电计组实验5-存储器设计实验
5’b000007 32’b0000000732’b0000000732'h0055_752332'h0055_7523
(2)答：这些单元的数据已经被改写了。读出数据与写入数据一致。
RAM_B uut (
.clka(clka),
.wea(wea),
.addra(addra),
.dina(dina),
.douta(douta)
);
initial begin
// Initialize Inputs
clka = 0;
wea = 0;
addra = 0;
dina = 0;
// Wait 100 ns for global reset to finish
NET "Clk" LOC = C9;
NET "LED[4]" LOC = M11;
NET "LED[3]" LOC = V15;
NET "LED[2]" LOC = U15;
NET "LED[1]" LOC = V16;
NET "LED[0]" LOC = U16;
NET "Mem_Addr[7]" LOC = U8;
output reg [7:0]LED;
wire [31:0]M_R_Data;//存在存储器里的32位读出数据
reg [31:0]M_W_Data;//寄存在暂存器的32位写入数据
RAM_B test_ram (
杭电计组实验-存储器设计实验
杭电计组实验-存储器设计实验————————————————————————————————作者：————————————————————————————————日期：实验报告2018 年 5 月 5 日成绩：姓名阳光男学号16041321 班级16052317专业计算机科学与技术课程名称《计算机组成原理与系统结构试验》任课老师张翔老师指导老师张翔老师机位号默认实验序号5实验名称《实验五存储器设计实验》实验时间2018/5/12实验地点1教211实验设备号个人电脑、Nexys3开发板一、实验程序源代码存储器顶层电路代码：module top_RAM_B(Mem_Addr,C,Mem_Write,Clk,LED);input [7:2]Mem_Addr;//开关的3、4、5、6、7、8位input Mem_Write,Clk;//clk为按键C9，读写使能信号为按键C4，0为读，1为写input [1:0]C;//选择写入数据+读操作时选择显示字节,为开关1、2位output reg [7:0]LED;wire [31:0]M_R_Data;//存在存储器里的32位读出数据reg [31:0]M_W_Data;//寄存在暂存器的32位写入数据RAM_B test_ram (.clka(Clk), //输入时钟信号.wea(Mem_Write), //输入读写信号.addra(Mem_Addr[7:2]), //输入5位地址信号.dina(M_W_Data), //写入32位数据.douta(M_R_Data) //读出32位数据);always@(*)beginLED=0;//初始化M_W_Data=0;//初始化if(!Mem_Write)//读操作begincase(C)2'b00:LED=M_R_Data[7:0];//读出数据的0-7位2'b01:LED=M_R_Data[15:8];//读出数据的8-15位2'b10:LED=M_R_Data[23:16];//读出数据的16-23位2'b11:LED=M_R_Data[31:24];//读出数据的24-31位endcaseendelsebegincase(C)2'b00:M_W_Data=32'h0055_7523;//写入第一个数据2'b01:M_W_Data=32'h1234_5678;//写入第二个数据2'b10:M_W_Data=32'h8765_4321;//写入第三个数据2'b11:M_W_Data=32'hffff_ffff;//写入第四个数据endcaseendendendmodule测试代码：module test;// Inputsreg clka;reg [0:0] wea;reg [5:0] addra;reg [31:0] dina;// Outputswire [31:0] douta;// Instantiate the Unit Under Test (UUT)RAM_B uut (.clka(clka),.wea(wea),.addra(addra),.dina(dina),.douta(douta));initial begin// Initialize Inputsclka = 0;wea = 0;addra = 0;dina = 0;// Wait 100 ns for global reset to finish #100;// Add stimulus hereclka = 1;wea = 0;addra = 6'b000001;dina = 32'h0000_0003;#100;clka = 0;wea = 0;addra = 6'b000001;dina = 32'h0000_0607;#100;clka = 1;wea = 1;addra = 6'b000001;dina = 32'hFFFF_FFFF;#100;clka = 0;wea = 1;addra = 6'b000001;dina = 32'hFFFF_FFFF;endendmodule二、仿真波形三、电路图顶层电路模块顶层电路内部结构：四、引脚配置（约束文件）NET "Clk" LOC = C9;NET "LED[4]" LOC = M11;NET "LED[3]" LOC = V15;NET "LED[2]" LOC = U15;NET "LED[1]" LOC = V16;NET "LED[0]" LOC = U16;NET "Mem_Addr[7]" LOC = U8;NET "Mem_Addr[6]" LOC = N8;NET "Mem_Addr[5]" LOC = M8;NET "Mem_Addr[4]" LOC = V9;NET "Mem_Addr[2]" LOC = T10;NET "Mem_Write" LOC = C4;NET "Mem_Addr[3]" LOC = T9;NET "C[1]" LOC = T5;NET "C[0]" LOC = V8;NET "LED[7]" LOC = T11;NET "LED[5]" LOC = N11;NET "LED[6]" LOC = R11;五、思考与探索(1)读操作实验结果记录表存储器地址初始化数据读出数据写入新数据读出数据5’b000000 32’b0000000032’b0000000032'h0055_752332'h0055_7523 5’b000001 32’b0000000132’b0000000132'h0055_752332'h0055_7523 5’b000002 32’b0000000232’b0000000232'h0055_752332'h0055_7523 5’b000003 32’b0000000332’b0000000332'h0055_752332'h0055_7523 5’b000004 32’b0000000432’b0000000432'h0055_752332'h0055_7523 5’b000005 32’b0000000532’b0000000532'h0055_752332'h0055_7523 5’b000006 32’b0000000632’b0000000632'h0055_752332'h0055_7523 5’b000007 32’b0000000732’b0000000732'h0055_752332'h0055_7523 (2)答：这些单元的数据已经被改写了。
杭电计算机组成原理寄存器堆设计实验
杭电计算机组成原理寄存器堆设计实验计算机组成原理是计算机科学与技术的基础课程之一，它涉及到计算机的基本组成部分和原理。
在这门课程中，学生通常需要进行一系列的实验来加深对计算机组成原理的理解和应用。
其中之一是关于寄存器堆的设计实验。
寄存器堆是计算机中重要的组成部分之一，它用于存储、读取和写入数据。
在计算机中，数据通常被存储在寄存器中，然后进行各种操作。
因此，设计一个高效可靠的寄存器堆对于计算机的性能至关重要。
根据实验要求，我们需要设计一个8位的寄存器堆，并实现读取、写入和清零等操作。
以下是针对该实验的设计思路和实施步骤。
首先，我们需要确定寄存器堆的结构。
由于该寄存器堆为8位宽度，我们选择使用一个8x8的存储单元阵列。
每个存储单元都可以存储一个8位的数据。
整个寄存器堆由8个存储单元组成，每个存储单元对应一个地址，即0~7接下来，我们需要设计寄存器堆的读写电路。
对于读操作，我们需要通过地址线来选择要读取的存储单元，并将其输出到数据线。
对于写操作，我们同样需要通过地址线来选择要写入的存储单元，并将数据线上的数据写入该存储单元。
为了实现这些操作，我们需要使用多路选择器和数据解码器。
在设计中，我们还需要考虑到时钟信号的输入，以确保读写操作在时钟的上升沿或下降沿进行。
此外，我们还需要添加清零功能，以便将寄存器堆的值重置为零。
为实现清零功能，我们可以将一个额外的输入线与所有存储单元的清零输入连接。
在实施阶段，我们需要使用Verilog或其他硬件描述语言来实现设计。
在代码中，我们首先声明一个8位宽的存储单元阵列作为寄存器堆的基本组成部分。
然后，我们定义读写电路，包括地址线、数据线、多路选择器和数据解码器。
最后，我们添加时钟信号和清零功能。
在完成设计后，我们可以通过仿真工具进行验证。
通过输入不同的数据和地址，观察输出结果是否符合预期。
如果存在问题，我们可以进行调试并进行必要的修改。
一旦仿真结果正确无误，我们就可以开始进行硬件实验了。
计算机组成原理实验报告_存储系统设计实验
实验四存储系统设计实验一、实验目的本实训项目帮助大家理解计算机中重要部件—存储器，要求同学们掌握存储扩展的基本方法，能设计MIPS 寄存器堆、MIPS RAM 存储器。
能够利用所学习的cache 的基本原理设计直接相联、全相联，组相联映射的硬件cache。
二、实验原理、内容与步骤实验原理、实验内容参考：1、汉字字库存储芯片扩展设计实验1)设计原理该实验本质上是8个16K×32b 的ROM 存储系统。
现在需要把其中一个（1 号）16K×32b 的ROM 芯片用4个4K×32b 的芯片来替代，实际上就是存储器的字扩展问题。
a) 需要4 片4个4K×32b 芯片才可以扩展成16K×32b 的芯片。
b) 目标芯片16K个地址，地址线共14 条，备用芯片12 条地址线，高两位（分线器分开）用作片选，可以接到2-4 译码器的输入端。
c) 低12 位地址直接连4K×32b 的ROM 芯片的地址线。
4个芯片的32 位输出直接连到D1，因为同时只有一个芯片工作，因此不会冲突。
芯片内数据如何分配：a) 16K×32b 的ROM 的内部各自存储16K个地址，每个地址里存放4个字节数据。
地址范围都一样：0x0000～0x3FFF。
b) 4个4K×32b 的ROM，地址范围分别是也都一样：0x000～0xFFF，每个共有4K个地址，现在需要把16K×32b 的ROM 中的数据按照顺序每4个为一组分为三组，分别放到4个4K×32b 的ROM 中去。
HZK16_1 .txt 中的1～4096个数据放到0 号4K 的ROM 中，4097～8192 个数据放到 1 号4K 的ROM 中，8193～12288 个数据放到2 号4K 的ROM 中，12289～16384个数据放到3 号4K 的ROM 中。
c) 注意实际给的16K 数据，倒数第二个4K（8193～12288 个数据）中部分是0，最后4K（12289～16384 数据）全都是0。
实验五存储器连接（6116的使用）
实验五 存储器连接（6116的使用）【实验名称】存储器连接（6116的使用）。
【实验目的】 掌握存储器译码及读写的方法。
【实验原理】 微处理器通过数据总线、地址总线及控制总线与存储器连接，如下图所示：地址总线为地址信号，用来指明选中的存储单元地址。
数据总线为数据信号，它是微处理器送往存储器的信息或存储器送往微处理器的信息。
它包括指令和数据。
控制总线发出存储器读写信号，以便从ROM 、RAM 中读出指令或数据，或者向RAM 写入数据。
在微机系统中，常用的静态RAM 有6116、6264、62256等。
在本实验中使用的是6116。
6116为2K ╳8位的静态RAM ，其逻辑图如下：其中A 0～10为11根地址线，I/O 0～7为8根数据线，CS 为片选端，OE 为数据输出选通端，WR 为写信号端。
其工作方式见下表：FD-SJ86/88实验板上提供了一片6116用来作存储器读写实验。
在6116的上方三根跳线J57、J58、J59分别用来设置6116的片选端、读信号、写信号的连接状态。
当以短路块分别将J57、J58、J59上面两根针短路时，则6116片选端连接由U39产生的译码信号，其译码范围为0A0000H～0A07FFH，因6116为2K存储器，所以地址0A0000H～0A07FFH和0A0800H～0A0FFFH重叠。
6116的读写信号则分别接到系统总线上的存储器读写信号。
其数据通过74LS245（U38）接到系统的数据总线上。
【实验内容】在FD-SJ86/88实验板上的6116芯片内写入一些数据，然后读出显示在屏幕上以验证正确与否。
【实验连线】① 6264的地址线J8（A0～A10）接总线上的地址线A0～A10。
② J57、J58、J59的下面的两个脚以短路块连接。
【实验程序】DATA SEGMENTMESSAGE DB 'PLEASE ENTER A KEY TO SHOW THE CONTENTS',0DH,0AH,'$'DATA ENDSSTACK SEGMENT STACKSTA DW 50 DUP(?)TOP EQU LENGTH STASTACK ENDSCODE SEGMENTASSUME CS:CODE,DS:DATA,SS:STACK,ES:DATASTART: MOV AX,DATAMOV DS,AXMOV AX,STACKMOV SS,AXMOV SP,TOPMOV AX,0A000HMOV ES,AXMOV BX,0000HMOV CX,26MOV DL,40HWRITE: INC DLMOV ES:[BX],DLINC BXCMP DL,5AHJNZ SS1MOV DL,40HSS1: LOOP WRITEMOV DX,OFFSET MESSAGEMOV AH,9INT 21HMOV AH,01HINT 21HMOV AX,0A000HMOV ES,AXMOV BX,0000HMOV CX,26READ: MOV DL,ES:[BX]MOV AH,02HINT 21HINC BXLOOP READMOV AH,4CHINT 21HCODE ENDSEND START【思考题】将字符‘0’～‘9’写入存储器，再将其读出，应如何修改程序？。
计组实验课程设计
计组实验课程设计一、课程目标知识目标：1. 学生能理解计算机组成原理，掌握基本硬件组件的工作原理和相互关系。
2. 学生能掌握实验所涉及的关键技术，如电路设计、编程调试等，并了解其在计组实验中的应用。
3. 学生能运用所学的计算机组成原理和实验技能，分析实验现象，解释实验结果。
技能目标：1. 学生能够运用所学知识，独立完成计组实验的电路设计、编程调试等过程。
2. 学生能够通过实验操作，提高动手实践能力，培养问题解决和团队协作能力。
3. 学生能够运用实验报告、口头报告等形式，清晰、准确地表达实验过程和结果。
情感态度价值观目标：1. 学生对计算机组成原理产生兴趣，培养探究精神和创新意识。
2. 学生在实验过程中，养成严谨、细致的工作态度，提高自我管理和团队协作能力。
3. 学生通过实验课程，认识到计算机科学在现代社会中的重要作用，增强社会责任感和使命感。
课程性质分析：本课程为计算机组成原理实验课程，注重理论联系实际，强调学生动手实践能力的培养。
学生特点分析：学生为大学二年级计算机专业学生，具备一定的计算机基础知识和编程能力，具有较强的求知欲和动手欲望。
教学要求分析：课程要求教师以实验为主线，引导学生掌握计组原理，培养学生的实践能力和团队协作精神。
通过课程目标的分解，使学生在实验过程中达到预期的学习成果，为后续教学设计和评估提供依据。
二、教学内容本课程教学内容主要包括以下几部分：1. 计算机组成原理概述：介绍计算机硬件的基本组成、工作原理及其相互关系，使学生建立整体概念。
教学内容：CPU、存储器、输入输出设备、总线等硬件组件的原理与功能。
2. 实验原理与技术：讲解实验涉及的关键技术，如数字电路设计、编程调试等。
教学内容：数字电路设计基础、Verilog HDL语言、编程调试方法等。
3. 实验项目设计与实施：根据课程目标，设计具有实际意义的实验项目，引导学生动手实践。
教学内容：算术逻辑单元（ALU）设计、存储器设计、CPU设计等实验项目。
计算机组成原理5 存储器实验
实验5 存储器实验一、实验目的1.掌握静态存储随机存储器RAM的工作特性2.掌握静态存储随机存储器RAM的读写方法二、实验设备74LS273组件一片，静态存储器MEMORY 6116组件一片(是一个2k×8的静态存储器。
在本实验中只使用8位地址)，单脉冲一个,开关若干，灯泡若干三、实验原理本实验所用的静态存储器由一片6116（2K × 8）构成，其数据线接至数据开关，地址线由地址锁存器（74LS373）给出。
因地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10接地，所以其实际容量为256字节。
6116有三个控制线：CE（片选线）、OE（读线）、WE（写线）。
当片选CE=0，读信号OE=0时，进行读操作，当片选CE=0，写信号WE=1时，进行写操作。
由于本实验中将OE常接地，这样，当CE=0、WE=0时进行写操作，CE=0、WE=1时进行读操作，写时间与T3脉冲宽度一致。
四、实验步骤1.选择实验设备：根据实验原理图，将所需要的组件从组件列表中拖到实验设计流程栏中。
2. 搭建实验流程：将已选择的组件进行连线, 74LS273的0―7号输入引脚（数据端）、9号引脚（复位端）分别接到开关上，8号引脚接单脉冲信号，11-18号输出引脚接到静态MEMORY的0-7号地址输入引脚。
静态MEMORY的高3位地址输入引脚8―10统一置0，由开关控制，使存储器实际容量为256个字节。
11－13号使能端（CE 、WE、 OE）分别由开关控制，14-21号数据端同时接入开关和灯泡，进行读写操作，开关控制欲写入存储器的数据，灯泡用于从存储器读出数据的显示。
实验流程图如图6所示。
3. 设置相应芯片的控制位.( 273的9号引脚为1,6116的CE=1,WE=1,OE=0.)4. 写入数据：点击运行按钮，74LS273的连接的地址数据开关作为地址输入端可以自己设置，设置完毕后，双击单脉冲信号，将地址数据输入到74LS273里面去。
计算机组成原理实验五存储器读写实验
实验五储藏器读写实验一、实验目的1.掌握储藏器的工作特点。
2.数学静态储藏器的操作过程，考证储藏器的读写方法。
二、实验原理储藏器是计算机的主要部件，用来保留程序和数据。
从工作方式上分类，储藏器可分红易失性和非易失性储藏器，易失性储藏器中的数据在关电后将不复存在，非易失性储器又可分为动向储藏器和静态储藏器，动向储藏器保留信息的时间只有2ms，工作时需要不断更新，既不断刷新数据；静态储藏器只需不断电，信息是不会抛弃的。
为简单起见，计算机组成实验用的是容量为 2K 的镜头储藏器 6116。
1.静态储藏器芯片 6116 的逻辑功能6116 是一种数据宽度为 8 位（ 8 个二进制位），容量为 2048 字节的态储藏器芯片，封在 24 引脚的封装中，封装型式如图 2-7 所示。
6116芯片有 8 根双向三态数据线 D7-D0，所谓三态是指输入状态、输出状态和高阻状态，高阻状态数据线处于一种特其他“断开”状态；11 根地点线 A10-A0，指示芯片内部2048 个储藏单元号； 3 根控制线片选控制信号，低电平时，芯片可进行读写操作，高电平时，芯片保留信息不能够进行读写；为写入控制信号，低电平时，把数据线上的信息存入地点线 A10-A0 指示的储藏单元中；为输出使能控制信号，低电平时，把地点线A10-A0 指示的储藏单元中的数据读出送到数据线上。
芯片控制信号逻辑功能见表 2-9 。
芯片状态控制信号状态D0-D7CS数据状态保持1××高阻抗保持011高阻抗读出0106116→总线写入001总线→ 6116无效000表 2-9 6116芯片控制信号逻辑功能表图 2-7储藏器部件电路图2.储藏器实验单元电力路因为在计算机组成原理实验中仅用了256 个储藏单元，因此6116芯片的三根地点线 A11-A8 接地也没有多片联用问题，片选信号接地使芯片总是处于被选中状态。
芯片的 WE 和信号分别连结实验台的储藏器写信号和储藏器读写信号，储藏器实验单元逻辑电路如图 2-7所示。
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告一、实验目的本实验旨在通过实践了解存储器的基本原理和实现方式，掌握存储器的读写操作。
二、实验原理存储器是计算机中用于存储数据和程序的设备，其按照不同的存取方式可分为随机存储器（RAM）和只读存储器（ROM）。
其中RAM是一种易失性存储器，其存储的数据会随着电源关闭而丢失；而ROM则是一种非易失性存储器，其存储的数据在电源关闭后仍能保持不变。
本实验使用的是一个8位RAM，其具有256个存储单元，每个存储单元可以存储8位数据。
RAM可以进行读写操作，读操作是将存储单元中的数据读取到CPU中，写操作是将CPU中的数据写入到存储单元中。
存储单元的地址是由地址线来控制的，本实验中使用的是8位地址线，因此可以寻址256个存储单元。
三、实验仪器本实验使用的主要仪器有：存储器板、八位开关、八位数码管、八位LED灯、地址选择开关和地址计数器等。
四、实验过程1. 准备工作：将存储器板与开发板进行连接，并将八位开关、八位数码管、八位LED灯、地址选择开关和地址计数器等连接到存储器板上。
2. 设置地址：使用地址选择开关来设置需要读写的存储单元的地址。
3. 写操作：将需要存储的数据通过八位开关输入到CPU中，然后将CPU中的数据通过写信号写入到存储单元中。
4. 读操作：将需要读取的存储单元的地址通过地址选择开关设置好，然后通过读信号将存储单元中的数据读取到CPU中。
5. 显示操作：使用八位数码管或八位LED灯来显示读取到的数据或写入的数据。
6. 重复上述操作，进行多次读写操作，观察存储器的读写效果和数据变化情况。
五、实验结果通过本次实验，我们成功地进行了存储器的读写操作，并观察到了存储器中数据的变化情况。
在实验过程中，我们发现存储器的读写速度非常快，可以满足计算机的高速运算需求。
同时，存储器的容量也非常大，可以存储大量的数据和程序，为计算机提供了强大的计算和存储能力。
六、实验总结本次实验通过实践掌握了存储器的基本原理和实现方式，了解了存储器的读写操作。
杭电 计组实验5-6-7(章老师不插板实验报告)
clka=0;
wea=1;
addra=6'b000001;
dina=32'b11111111110001111111111101101111;
#100;
clka=1;
wea=1;
addra=6'b000001;
dina=32'b11111111110001111111111101101111
sllv $18,$8,$17;#$18=7000_0000
sllv $19,$3,$17;#$19=0002_0000
sllv $20,$19,$7;#$20=8000_0000
sub $21,$1,$20; #$21=7FFF_FFFF
or $22,$18,$21;#$22=7FFF_FFFF
add $23,$20,$22; #$23=FFFF_FFFF
sub $29,$22,$2; #$29=7FFF_FFFE
add $30,$20,$2; #$30=8000_0001
.R_Data_A(R_Data_A),
.R_Data_B(R_Data_B)
);
endmodule
module RAM(
input clka,
input [0:0] wea,
input [7:2] addra,
input [31:0] dina,
output [31:0] douta
);
RAM_B your_instance_name (
Write_Reg=0;
#100;
R_Addr_A=5'b11011;
Write_Reg=0;
Clk=0;
W_Addr=0;
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告一、实验目的本次实验的目的是通过实际操作，了解存储器的组成和工作原理，掌握存储器的读写操作。
二、实验原理存储器是计算机中的重要组成部分，用于存储程序和数据。
存储器按照存储介质的不同可以分为内存和外存，按照存储方式的不同可以分为随机存储器（RAM）和只读存储器（ROM）等。
本次实验使用的是随机存储器，随机存储器是一种易失性存储器，数据在断电后会丢失。
随机存储器按照存储单元的位数可以分为8位、16位、32位等，按照存储单元的数量可以分为256×8、512×16、1024×32等。
存储器的读写操作是通过地址总线、数据总线和控制总线来完成的。
地址总线用于传输存储单元的地址，数据总线用于传输数据，控制总线用于传输控制信号。
三、实验器材1. 存储器芯片：AT24C022. 单片机：STC89C523. 电源、示波器、万用表等四、实验步骤1. 连接电路将AT24C02存储器芯片和STC89C52单片机按照电路图连接好，接上电源。
2. 编写程序编写程序，实现对AT24C02存储器的读写操作。
程序中需要设置存储器的地址和数据，以及读写操作的控制信号。
3. 烧录程序将编写好的程序烧录到STC89C52单片机中。
4. 运行程序运行程序，观察存储器的读写操作是否正确。
五、实验结果经过实验，我们成功地实现了对AT24C02存储器的读写操作。
在程序中设置了存储器的地址和数据，通过控制信号实现了读写操作。
在读操作中，我们可以看到存储器中的数据被正确地读出；在写操作中，我们可以看到存储器中的数据被正确地写入。
六、实验总结通过本次实验，我们深入了解了存储器的组成和工作原理，掌握了存储器的读写操作。
同时，我们也学会了如何使用单片机来控制存储器的读写操作。
这对于我们深入学习计算机组成原理和嵌入式系统开发都具有重要的意义。
计算机组成原理存储器实验报告
计算机组成原理存储器实验报告
实验名称：计算机组成原理存储器实验
实验目的：通过实验验证存储器的基本原理，掌握存储器的基本操作方法。
实验原理：
计算机系统中的存储器是计算机系统中最基本的组成部分之一，也是最重要的组成部分之一。
存储器主要是用来储存计算机程序和数据的，计算机在执行程序时需要从存储器中读取指令和数据，将结果写回存储器中。
根据存储器的类型，存储器可以分为RAM和ROM两种类型。
RAM（Random Access Memory）是一种随机读写存储器，它能够随机存取任意地址的数据。
RAM又分为静态RAM（SRAM）和动态RAM （DRAM）两种类型。
其中，静态RAM（SRAM）是使用闪存电路实现的，其速度快、性能优异，但成本相对较高；而动态RAM（DRAM）是使用电容储存信息的，价格相对较低，但性能相对较差。
ROM（Read Only Memory）是只读存储器，它不能被随意修改，只能被读取。
ROM主要用来存储程序中需要固化的数据和指令，如BIOS和系统引导程序等。
实验步骤：
1. 打开计算机，将存储器连接到计算机主板上的插槽上。
2. 打开计算机并进入BIOS设置。
3. 在BIOS设置中进行存储器检测。
4. 在操作系统中查看存储器容量。
实验结果：
本次实验中，存储器检测结果显示正常，存储器容量为8GB，符合预期。
实验总结：
本次实验通过了解存储器的基本原理和操作方法，掌握了存储器
的检测和使用方法。
同时也深入了解了计算机系统中存储器的重要性和种类。
对于今后的计算机学习和使用将具有重要的帮助作用。
计算机组成原理实验(存储器)
实验一 存储器实验
• 实验接线 ⑴ MBUS连BUS2； ⑵ EXJ1连BUS3； ⑶ 跳线器J22的T3连TS3； ⑷ 跳线器J16的SP连H23； ⑸ 跳线器SWB、CE、WE、LDAR拨在左边 （手动位置）。
实验一 存储器实验
• 实验步骤 给存储器的00地址单元中写入数据11 一．写存储器 １.写地址： 关掉存储器的片选（CE=1），打开地址锁存器门控信号 （LDAR=1），打开数据开关三态门（SW-B=0），由开关给出要写 入的存储单元地址，T3产生一正向脉冲将地址打入到地址锁存器中。 此时总线地址显示灯应显示开关输入的数。 2. 写数据： 关掉地址锁存器门控信号（LDAR=0），打开存储器的片选 （CE=0），使之处于写状态（WE=1），由开关给出此单元要写入的 数据，T3给一正向脉冲将数据写入到当前的地址单元中。此时总线数 据显示灯应显示开关输入的数。
15H 0 1 0 1 0 0 1 1 53H
实验一 存储器实验
• 对随机存储器的操作有写操作和读操作。 • CPU对存储器进行读/写操作，首先由地址 总线给出地址信号，然后要发出读操作或写 操作的控制信号，最后在数据总线上进行信 息交流。因此，存储器同CPU连接时，要 完成地址线的连接、数据线的连接和控制线 的连接。
实验一 存储器实验
• 存储器实验报告册要求： １．画出实验原理简图（其中八位线即用 一根连接线表示即可）。 ２．要求写清实验步骤（最好用图示意）。 ３．要求写清实验结果。
•
• •
问题
• 从计算机体系结构的角度来看，计算机是 由哪几部分组成的？ • 运算器是由哪些部件组成的？ • CPU是由哪几部分组成的？
解答
• 从计算机体系结构的角度来看，计算机是 由运算器、存储器、控制器、输入设备和 输出设备组成。 • 运算器是由算术逻辑部件（ALU）和若干通 用寄存器组成。 • 运算器和控制器合在一起称为CPU。
电子科大_实验报告
一、实验名称计算机组成原理实验二、实验目的1. 理解计算机的基本组成和结构。
2. 掌握计算机硬件各模块的功能和作用。
3. 熟悉计算机指令的执行过程。
4. 通过实验验证计算机组成原理的相关知识。
三、实验内容1. 计算机硬件各模块功能实验2. 指令执行过程实验3. 算术逻辑单元（ALU）实验4. 控制单元实验5. 存储器实验四、实验原理计算机是由硬件和软件两部分组成的。
硬件主要包括中央处理器（CPU）、存储器、输入输出设备等。
软件则是指计算机运行的各种程序和数据。
1. 计算机硬件各模块功能实验计算机硬件各模块功能实验主要是验证计算机硬件各模块的功能和作用。
通过实验，了解计算机硬件的基本组成和工作原理。
2. 指令执行过程实验指令执行过程实验是验证计算机指令的执行过程。
通过实验，掌握计算机指令的执行步骤，理解计算机指令的执行原理。
3. 算术逻辑单元（ALU）实验算术逻辑单元（ALU）实验是验证ALU的功能和作用。
通过实验，了解ALU在计算机中的作用，掌握ALU的运算原理。
控制单元实验是验证控制单元的功能和作用。
通过实验，了解控制单元在计算机中的作用，掌握控制单元的控制原理。
5. 存储器实验存储器实验是验证存储器的功能和作用。
通过实验，了解存储器在计算机中的作用，掌握存储器的存储原理。
五、实验设备及器材1. 计算机组成原理实验箱2. 指示灯3. 连接线4. 信号发生器5. 示波器6. 万用表六、实验过程及数据记录1. 计算机硬件各模块功能实验（1）观察实验箱中各个模块的连接情况，记录各个模块的名称和功能。
（2）按照实验指导书的要求，进行各个模块的实验操作，观察各个模块的工作情况，记录实验结果。
2. 指令执行过程实验（1）按照实验指导书的要求，设置实验参数，观察指令执行过程中的各个阶段。
（2）记录指令执行过程中的各个阶段的时间，分析指令执行过程。
3. 算术逻辑单元（ALU）实验（1）观察实验箱中ALU的连接情况，了解ALU的输入输出端口。
存储器存储实验
课程名称：计算机组成原理开课实验室： 2018年3月26日实验一、存储器存储实验一、实验目的掌握静态随机存储器RAM工作特性及数据的读/写方法；二、实验原理及基本技术路线图（方框原理图）1.在此实验中，半导体静态存储器的芯片规格为6116（2KX8），有三根控制线，分别是片选线CE、读线OE、写线WE。
其数据线接至数据总线，地址锁存器（74LS273）给出地址线。
2.数据开关经过三态门，并且到达总线。
地址灯AD7…AD0与地址线相连，可以通过观察地址灯来观察存储的地址。
3.当进行读写操作时，必须设置控制端CE=0，WE=0（WE=1），同时在T3传递脉冲过来。
当片选有效（CE=0）时，OE=0则进行读操作，WE=0则进行写操作。
4.实验时，需要将T3脉冲连接至实验板上时序电路模块的TS3相应插孔中。
脉冲宽度调到中层。
SW-B（三态门）为低有效电频， LDAR为高有效电频。
三、所用仪器、材料（设备名称、型号、规格等）（1）、TDN-CM+或 TDN-CM++教学实验设备一套。
（2）、PC机（或示波器）一台。
四、实验方法、步骤(1) 形成时钟脉冲信号T3。
具体接线方法和操作步骤如下：①接通电源，用示波器接入方波信号源的输出插孔H23，调节电位器W1及W2 ，使H23 端输出实验所期望的频率及占空比的方波。
②将时序电路模块（STATE UNIT）单元中的ф和信号源单元（SIGNALUNIT）中的H23 排针相连。
③在时序电路模块中有两个二进制开关“STOP”和“STEP”。
将“STOP”开关置为“RUN”状态、“STEP”开关置为“EXEC”状态时，按动微动开关START，则TS3端即输出为连续的方波信号，此时调节电位器W1，用示波器观察，使T3 输出实验要求的脉冲信号。
当“STOP”开关置为“RUN”状态、“STEP”开关置为“STEP”状态时，每按动一次微动开关START，则T3 输出一个单脉冲，其脉冲宽度与连续方式相同。
EXP05实验五 存储器电路计
实验五存储器电路设计实验目的：1．熟悉EDA软件开发工具（MAX+plus II）的基本操作；2．熟悉KHF-4型CPLD/FPGA实验箱的板上资源分布。
3. 掌握常用存储器电路(ROM, RAM, FIFO)设计方法，并进行仿真、下载和硬件测试。
实验设备：微型计算机一台、KHF-4型实验箱一套。
实验原理：1）Memory Circuits Category:ROM: Read Only Memory 只读存储器RAM: Random Access Memory 随机存储器FIFO: First Input First Output 先进先出存储器RAM Category：DPRAM: dual port ram 双端口RAMSPRAM: single port ram 单端口RAM2）8x8 ROM设计：①ROM始化文件MIF(Memory Initialization File)的编写参考语法格式：depth=8; %depth for word line%width=8; %width for data or bit line%address_radix=hex; %such as bin, dec, hex, oct%data_radix=hex;contentbegin[0..1]:ff; %data from address 0 to 1 are ""ff"" in hex%2:12; %data at address 2 is ""12"" in hex%[3..5]:00;6:ff ee; %data at address 6 and 7 are ""ff and ""ee"" in hex%end;说明：bin，dec, oct, hex分别代表二进制、十进制、八进制和十六进制；文件缀名必须为mif,例如rom.mif。
杭电计组实验5存储器设计实验
杭州电子科技大学计算机学院
实验报告
实验项目：
课程名称：计算机组成原理与系统结构设计
姓名：学号：同组姓名：学号：实验位置（机号）：
实验日期：指导教师：
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 1;
wea = 0;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 0;
wea = 1;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 1;
wea = 1;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
end
endmodule
RTL图
二、结果
思考题：
（3）设计实现一个ROM，常规存储器是单端口存储器，每次只接收一个地址，访问一个存储单元，从中读取或写入一个字节或字。
主存储器是信息交换的中心，一方面CPU频繁地与主存交换信息，另一方面外设也较频繁地与主存交换信息，而单端口存储器每次只能接受一个访存者，或是读或是写，这就影响到存储器的整体工作速度。
双端口存储器具有两个彼此独立的读写口，每个读写口都有一套自己的地址寄存器和译码电路，可以并行地独立工作。
两个读写口可以按各自接收的地址同时读出或写入，或一。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
杭州电子科技大学计算机学院
实验报告
实验项目：
课程名称：计算机组成原理与系统结构设计
姓名：学号：同组姓名：学号：实验位置（机号）：
实验日期：指导教师：
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 1;
wea = 0;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 0;
wea = 1;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
#100;
clk = 1;
wea = 1;
addr = 6'b000001;
dina = 32'b 111111111111101101111;
end
endmodule
RTL图
二、结果
思考题：
（3）设计实现一个ROM，常规存储器是单端口存储器，每次只接收一个地址，访问一个存储单元，从中读取或写入一个字节或字。
主存储器是信息交换的中心，一方面CPU频繁地与主存交换信息，另一方面外设也较频繁地与主存交换信息，而单端口存储器每次只能接受一个访存者，或是读或是写，这就影响到存储器的整体工作速度。
双端口存储器具有两个彼此独立的读写口，每个读写口都有一套自己的地址寄存器和译码电路，可以并行地独立工作。
两个读写口可以按各自接收的地址同时读出或写入，或一。