集成电路基本工艺.pptx
合集下载
MOS集成电路工艺基础幻灯片PPT
•人工设计和绘制幅员，有利于充分利用芯片面积， 并能满足多种电路性能要求。但是效率低、周期 长、容易出错，特别是不能设计规模很大的电路 幅员。因此，该方法多用于随机格式的、产量较 大的MSI和LSI或单元库的建立。 •(DRC-设计规那么捡查)
涤 沦 膜 上 画 图 数 字 化 仪 输 入 C R T 显 示 绘 图 仪 画 图
l 〔2〕Wafer与Mask之间有间隙，使一些尘埃 颗 粒参加，造成影响。另外，有光折射产生。
光源
5× M ask
L ens C h u c k Ta b le W afer
l 80年代后期出现了Wafer Stepper，10:1 或5:1，使芯片加工进入了0.8μm的时代。 代表产品有：美国的GCA，日本的Canon， Nikon及荷兰的ASM。
l 干法刻蚀借助等离子体中，产生的粒子轰击 刻蚀区，是各向异性的刻蚀技术，即在被刻 蚀的区域内，各个方向上的刻蚀速度不一样。 湿法刻蚀是各向同性的刻蚀方法，利用化学 反响过程去除待刻蚀区域的薄膜材料。通常， 氮化硅、多晶硅、金属以及合金材料采用干 法刻蚀技术，二氧化硅采用湿法刻蚀技术， 有时金属铝也采用湿法刻蚀技术。通过刻蚀， 或者是形成了图形线条，如多晶硅条、铝条 等，或者是裸露了硅本体，为将来的选择掺 杂确定了掺杂的窗口。
l 光刻工艺的开展：
l 70年代的光刻只能加工3～5μm线宽，4"～5" wafer。那时的光刻机采用接触式的。如： Canon，采用紫外线光源，分辨率较低。
l 80年代创造了1:1投影式光刻机，可加工1～ 2μm线宽，5"～6"wafer。代表产品有美国的 Ultrotec。
l 存在问题是：
l 〔1〕Mask难做，要求平坦，不能有缺陷。
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
MOS集成电路的基本制造工艺ppt课件
• 有许多应用这种技术的例子，例子之一是在多晶硅 栅MOS工艺中，利用多晶硅栅极对栅氧化层的掩 蔽作用，可以实现自对准的源极和漏极的离子注入， 如图所示。
自对准工硅条用作 离子注入工序中的掩模，用自己的“身 体”挡住离子向栅极下结构（氧化层和 半导体）的注入，同时使离子对半导体 的注入正好发生在它的两侧，从而实现 了自对准。
N阱CMOS工艺
早期的CMOS工艺的N阱工艺和P阱 工艺两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利 于发挥NMOS器件高速的特点，因此成 为常用工艺 。
N阱CMOS芯片剖面示意图
• N阱CMOS芯片剖面示意图见下图。
PMOS S GD
NMOS S GD
N+
P+
P+
• 而且原来呈半绝缘的多晶硅本身在大量 注入后变成低电阻率的导电体。
• 可见多晶硅的应用实现“一箭三雕”之 功效。
无定形
锑 离 子
氩
N阱
N+
N+
P+
P-SUB
双阱CMOS工艺
• 随着工艺的不断进步，集成电路的 线条尺寸不断缩小，传统的单阱工 艺有时已不满足要求，双阱工艺应 运而生。
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是 在N+或P+衬底上外延一层轻掺杂的外延 层，然后用离子注入的方法同时制作N阱 和P阱。
双阱CMOS工艺
• 使用双阱工艺不但可以提高器件密度， 还可以有效的控制寄生晶体管的影响， 抑制闩锁现象。
双阱CMOS工艺主要步骤
• 双阱CMOS工艺主要步骤如下：
• （1）衬底准备：衬底氧化，生长Si3N4。
• （2）光刻P阱，形成阱版，在P阱区腐蚀Si3N4，
自对准工硅条用作 离子注入工序中的掩模，用自己的“身 体”挡住离子向栅极下结构（氧化层和 半导体）的注入，同时使离子对半导体 的注入正好发生在它的两侧，从而实现 了自对准。
N阱CMOS工艺
早期的CMOS工艺的N阱工艺和P阱 工艺两者并存发展。但由于N阱CMOS中 NMOS管直接在P型硅衬底上制作，有利 于发挥NMOS器件高速的特点，因此成 为常用工艺 。
N阱CMOS芯片剖面示意图
• N阱CMOS芯片剖面示意图见下图。
PMOS S GD
NMOS S GD
N+
P+
P+
• 而且原来呈半绝缘的多晶硅本身在大量 注入后变成低电阻率的导电体。
• 可见多晶硅的应用实现“一箭三雕”之 功效。
无定形
锑 离 子
氩
N阱
N+
N+
P+
P-SUB
双阱CMOS工艺
• 随着工艺的不断进步，集成电路的 线条尺寸不断缩小，传统的单阱工 艺有时已不满足要求，双阱工艺应 运而生。
双阱CMOS工艺
• 通常双阱CMOS工艺采用的原始材料是 在N+或P+衬底上外延一层轻掺杂的外延 层，然后用离子注入的方法同时制作N阱 和P阱。
双阱CMOS工艺
• 使用双阱工艺不但可以提高器件密度， 还可以有效的控制寄生晶体管的影响， 抑制闩锁现象。
双阱CMOS工艺主要步骤
• 双阱CMOS工艺主要步骤如下：
• （1）衬底准备：衬底氧化，生长Si3N4。
• （2）光刻P阱，形成阱版，在P阱区腐蚀Si3N4，
第一章集成电路的基本制造工艺ppt课件
➢ 由于SOC（系统芯片）的出现，给IC设计者提出了 更高的要求，也面临着新的挑战：设计者不仅要懂系 统、电路，也要懂工艺、制造。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路制造工艺(微电子)PPT课件
光刻5#版(发射区版)，利用光刻胶将基极接触 孔保护起来，暴露出发射极和集电极接触孔
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
26
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区
基区离子注入硼
24
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔
11
形成第一层金属
淀积金属钨(W)，形成钨塞
12
形成第一层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
进行低能量、高剂量的砷离子注入，形成发射 区和集电区
26
金属化
淀积金属，一般是铝或Al-Si、Pt-Si合金等 光刻6#版(连线版)，形成金属互连线
合金：使Al与接触孔中的硅形成良好的欧 姆接触，一般是在450℃、N2-H2气氛下处 理20～30分钟
19
生长n型外延层
利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂
浓度一般由器件的用途决定
20
形成横向氧化物隔离区
热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版
21
形成横向氧化物隔离区
利用反应离子刻蚀技术
22
形成横向氧化物隔离区
去掉光刻胶，把硅片放入氧化炉氧化，形成 厚的场氧化层隔离区
去掉氮化硅层
23
形成基区
光刻3#版(基区版)，利用光刻胶将收集区遮挡 住，暴露出基区
基区离子注入硼
24
形成接触孔：
光刻4#版(基区接触孔版) 进行大剂量硼离子注入 刻蚀掉接触孔中的氧化层
25
形成发射区
形成P管源漏区
光刻，利用光刻胶将NMOS区保护起来 离子注入硼，形成P管源漏区
10
形成接触孔
化学气相淀积磷硅玻璃层 退火和致密 光刻接触孔版 反应离子刻蚀磷硅玻璃，形成接触孔
11
形成第一层金属
淀积金属钨(W)，形成钨塞
12
形成第一层金属
淀积金属层，如Al-Si、Al-Si-Cu合金等 光刻第一层金属版，定义出连线图形 反应离子刻蚀金属层，形成互连图形
集成电路工艺简介课件
制程成本
随着制程技术的不断升级，制程成本也在不断攀升，需要寻 找更经济、更高效的制程方案。
制程良率挑战
缺陷控制
在集成电路制造中，缺陷控制是提高制程良率的关键，需要加强缺陷检测和分类，提高缺陷修复 效率。
工艺控制
工艺控制是提高制程良率的另一个关键因素，需要加强工艺参数的监控和控制，确保工艺的稳定 性和重复性。
。
02
光刻技术包括曝光、显影、去胶等步骤，其中 曝光是最核心的步骤。
04
光刻技术的分辨率和精度直接影响到集成电路的性 能和可靠性。
刻蚀技术
刻蚀技术是将硅片表面的材料去除或 刻入的过程，是实现电路图案转移的 关键步骤之一。
湿法刻蚀具有设备简单、操作方便等 优点，但各向同性刻蚀和侧壁腐蚀等 问题限制了其应用范围。
02
集成电路制造工艺流程
前段工艺流程
薄膜制备
通过物理或化学气相沉积等方法，在 硅片上形成一层或多层薄膜材料，如 氧化硅、氮化硅等。
刻蚀工艺
通过离子注入或扩散方法，将特定元 素引入硅片中，形成不同导电类型的 区域。
光刻工艺
通过光刻技术将设计好的电路图案转 移到光敏材料上，形成电路图形的掩 模版。
掺杂工艺
新设备的研发
新设备的研发是推动集成电路制造技 术发展的关键因素之一，如新型光刻 机、刻蚀机等。
05 案例分析
案例一：CMOS图像传感器制造工艺流程
衬底选择与准备
根据器件性能要求选择合适的衬底材料，并 进行表面处理，为后续工艺做准备。
掺杂与退火
为了调整材料性能，需要进行掺杂和退火处理。
薄膜沉积
在衬底上沉积所需厚度的薄膜，如光电转换层 、电极层等。
掺杂与注入技术可以分为扩散和注入 两种方法。
随着制程技术的不断升级，制程成本也在不断攀升，需要寻 找更经济、更高效的制程方案。
制程良率挑战
缺陷控制
在集成电路制造中，缺陷控制是提高制程良率的关键，需要加强缺陷检测和分类，提高缺陷修复 效率。
工艺控制
工艺控制是提高制程良率的另一个关键因素，需要加强工艺参数的监控和控制，确保工艺的稳定 性和重复性。
。
02
光刻技术包括曝光、显影、去胶等步骤，其中 曝光是最核心的步骤。
04
光刻技术的分辨率和精度直接影响到集成电路的性 能和可靠性。
刻蚀技术
刻蚀技术是将硅片表面的材料去除或 刻入的过程，是实现电路图案转移的 关键步骤之一。
湿法刻蚀具有设备简单、操作方便等 优点，但各向同性刻蚀和侧壁腐蚀等 问题限制了其应用范围。
02
集成电路制造工艺流程
前段工艺流程
薄膜制备
通过物理或化学气相沉积等方法，在 硅片上形成一层或多层薄膜材料，如 氧化硅、氮化硅等。
刻蚀工艺
通过离子注入或扩散方法，将特定元 素引入硅片中，形成不同导电类型的 区域。
光刻工艺
通过光刻技术将设计好的电路图案转 移到光敏材料上，形成电路图形的掩 模版。
掺杂工艺
新设备的研发
新设备的研发是推动集成电路制造技 术发展的关键因素之一，如新型光刻 机、刻蚀机等。
05 案例分析
案例一：CMOS图像传感器制造工艺流程
衬底选择与准备
根据器件性能要求选择合适的衬底材料，并 进行表面处理，为后续工艺做准备。
掺杂与退火
为了调整材料性能，需要进行掺杂和退火处理。
薄膜沉积
在衬底上沉积所需厚度的薄膜，如光电转换层 、电极层等。
掺杂与注入技术可以分为扩散和注入 两种方法。
《集成电路基本工艺》课件
硅片的表面质量对集成电路的性能也 有重要影响，需要保证表面平滑、无 缺陷。
掩膜版材料
掩膜版是集成电路制造中的重要材料之一，用于将设计 好的电路图形转移到硅片上。
掩膜版的精度和稳定性对集成电路的性能和可靠性有着 至关重要的影响，需要保证高精度和高质量。
掩膜版通常由石英、铬等材料制成，具有良好的耐腐蚀 性和透光性。
01
集成电路设计是整个集成电路工 艺流程的起点，它包括电路设计 、版图设计以及可靠性分析等环 节。
02
03
版图设计是将电路设计转化为可 以在硅片上实现的几何图形，这 一过程需要遵循一定的物理规则 和工艺条件。
04
集成电路制造
集成电路制造是将设计好的版图转移到硅片 上的过程，这一过程需要精确控制温度、压
化学机械抛光技术是一种将化学腐蚀和机械研磨 相结合的抛光技术。
化学机械抛光技术的关键在于抛光液的配方和抛 光工艺的参数控制，需要综合考虑腐蚀、研磨和 表面粗糙度等多个因素。
该技术在集成电路制造中用于实现硅片的平坦化 和表面处理，提高光刻、掺杂、刻蚀等工艺的精 度和效率。
随着集成电路技术的发展，对化学机械抛光技术 的要求也越来越高，需要不断改进和优化抛光液 的配方和工艺参数，以适应不断缩小的电路尺寸 和不断提高的加工效率需求。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
集成电路发展历程
1947年：晶体管的 发明。
1960年：硅集成电 路。
1958年：第一块锗 合金集成电路。
集成电路发展历程
新工艺
新型工艺技术如纳米压印、电子束光刻、离 子注入等的研究和应用为集成电路制造提供 了更高的精度和效率。
掩膜版材料
掩膜版是集成电路制造中的重要材料之一，用于将设计 好的电路图形转移到硅片上。
掩膜版的精度和稳定性对集成电路的性能和可靠性有着 至关重要的影响，需要保证高精度和高质量。
掩膜版通常由石英、铬等材料制成，具有良好的耐腐蚀 性和透光性。
01
集成电路设计是整个集成电路工 艺流程的起点，它包括电路设计 、版图设计以及可靠性分析等环 节。
02
03
版图设计是将电路设计转化为可 以在硅片上实现的几何图形，这 一过程需要遵循一定的物理规则 和工艺条件。
04
集成电路制造
集成电路制造是将设计好的版图转移到硅片 上的过程，这一过程需要精确控制温度、压
化学机械抛光技术是一种将化学腐蚀和机械研磨 相结合的抛光技术。
化学机械抛光技术的关键在于抛光液的配方和抛 光工艺的参数控制，需要综合考虑腐蚀、研磨和 表面粗糙度等多个因素。
该技术在集成电路制造中用于实现硅片的平坦化 和表面处理，提高光刻、掺杂、刻蚀等工艺的精 度和效率。
随着集成电路技术的发展，对化学机械抛光技术 的要求也越来越高，需要不断改进和优化抛光液 的配方和工艺参数，以适应不断缩小的电路尺寸 和不断提高的加工效率需求。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
集成电路发展历程
1947年：晶体管的 发明。
1960年：硅集成电 路。
1958年：第一块锗 合金集成电路。
集成电路发展历程
新工艺
新型工艺技术如纳米压印、电子束光刻、离 子注入等的研究和应用为集成电路制造提供 了更高的精度和效率。
《集成电路器件工艺》PPT课件
利用光阻胶保护，刻出栅极，再以多晶硅为掩膜，刻 出S，D区域。那时的多晶硅还是绝缘体，或非良导体。 经过扩散，杂质不仅进入硅中，形成了S和D，还进入 多晶硅，使它成为导电的栅极和栅极引线。
2021/4/25
28
标准硅栅PMOS工艺
图 4.12
2021/4/25
29
硅栅工艺的优点：
l 自对准的，它无需重叠设计，减小了电容， 提高了速度。
2021/4/25
32
了解NMOS工艺的意义
目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但 了解NMOS工艺仍具有几方面的意义:
CMOS工艺是在PMOS和NMOS工艺的基础上发展起来 的.
从NMOS工艺开始讨论对于学习CMOS工艺起到循序 渐进的作用.
NMOS电路技术和设计方法可以相当方便地移植到 CMOS VLSI的设计.
SCFL, CML ECL, CML
MSI
MSI
2
图4.1 几种IC工艺速度功耗区位图
2021/4/25
3
4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺
2021/4/25
4
4.1.1 双极性硅工艺
早期的双极性硅工艺：NPN三极管
cmos工艺的标记特性阱金属层数特征尺寸电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义44441polycmos工艺流程图418电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4545典型1p2mn阱cmos工艺主要步骤形成n形成钝化玻璃并刻蚀焊盘电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4646nmospmosnsub图418p阱cmos芯片剖面示意图电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4747nmospmospsub图419n阱cmos芯片剖面示意图电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4848图420双阱cmos工艺p阱注入n阱注入衬底准备光刻p阱去光刻胶生长s电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4949生长si有源区场区注入形成厚氧多晶硅淀积电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义5050101112注入表面生长薄膜接触孔光刻电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义515113淀积铝形成铝连线电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义5252cmos的主要优点是集成密度高而功耗低工作频率随着工艺技术的改进已接近ttl电路但驱动能力尚不如双极型器件所以近来又出现了在ic内部逻辑部分采用cmos技术而io缓冲及驱动部分使用双极型技术的一种称为bicmos的工艺技术
2021/4/25
28
标准硅栅PMOS工艺
图 4.12
2021/4/25
29
硅栅工艺的优点：
l 自对准的，它无需重叠设计，减小了电容， 提高了速度。
2021/4/25
32
了解NMOS工艺的意义
目前CMOS工艺已在VLSI设计中占有压倒一切的优势. 但 了解NMOS工艺仍具有几方面的意义:
CMOS工艺是在PMOS和NMOS工艺的基础上发展起来 的.
从NMOS工艺开始讨论对于学习CMOS工艺起到循序 渐进的作用.
NMOS电路技术和设计方法可以相当方便地移植到 CMOS VLSI的设计.
SCFL, CML ECL, CML
MSI
MSI
2
图4.1 几种IC工艺速度功耗区位图
2021/4/25
3
4.1 双极型集成电路的基本制造工艺 4.2 MESFET和HEMT工艺 4.3 MOS工艺和相关的VLSI工艺 4.4 BiCMOS工艺
2021/4/25
4
4.1.1 双极性硅工艺
早期的双极性硅工艺：NPN三极管
cmos工艺的标记特性阱金属层数特征尺寸电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义44441polycmos工艺流程图418电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4545典型1p2mn阱cmos工艺主要步骤形成n形成钝化玻璃并刻蚀焊盘电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4646nmospmosnsub图418p阱cmos芯片剖面示意图电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4747nmospmospsub图419n阱cmos芯片剖面示意图电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4848图420双阱cmos工艺p阱注入n阱注入衬底准备光刻p阱去光刻胶生长s电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义4949生长si有源区场区注入形成厚氧多晶硅淀积电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义5050101112注入表面生长薄膜接触孔光刻电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义515113淀积铝形成铝连线电气照明是建筑电气技术的基本内容是保证建筑物发挥基本功能的必要条件合理的照明对提高工作效率保证安全生产和保护视力都具有重要的意义5252cmos的主要优点是集成密度高而功耗低工作频率随着工艺技术的改进已接近ttl电路但驱动能力尚不如双极型器件所以近来又出现了在ic内部逻辑部分采用cmos技术而io缓冲及驱动部分使用双极型技术的一种称为bicmos的工艺技术
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2020/9/27
5
3.金属有机物气相外延生长
（MOVPE: Metalorganic Vapor Phase Epitaxy）
III-V材料的MOVPE中，所需要生长的III， V族元素的源材料以气体混和物的形式 进入反应炉中已加热的生长区里，在 那里进行热分解与沉淀反应。 MOVPE与其它VPE不同之处在于它是一 种冷壁工艺，只要将衬底控制到一定 温度就行了。
MBE的不足之处在于产量低。
2020/9/27
7
英国VG Semicom公司型号为V80S-Si的MBE设备关键部分照片
2020/9/27
8
➢ 关心每一步工艺对器件性能的影响，读懂PDK， 挖掘工艺潜力。
3.1 外延生长 3.2 掩膜制作
3.3 光刻原理与流程
3.4 氧化
3.5 淀积与刻蚀
3.6 掺杂原理与工艺
2020/9/27
14
IC、Mask & Wafer
图3.2
Wafer2020/9/27源自15整版和接触式曝光
在这种方法中, 掩膜和晶圆是一样大小的. 对 应于3”8”晶圆, 需要3”8”掩膜. 不过晶 圆是圆的, 掩膜是方的 这样制作的掩膜图案失真较大, 因为版图画在 纸上, 热胀冷缩, 受潮起皱, 铺不平等 初缩时, 照相机有失真 步进重复照相, 同样有失真 从mask到晶圆上成像, 还有失真
2020/9/27
3
2.气相外延生长
(VPE: Vapor Phase Epitaxy)
VPE是指所有在气体环境下在晶体表面进行外延生长的 技术的总称。在不同的VPE技术里，卤素(Halogen)传递 生长法在制作各种材料的沉淀薄层中得到大量应用。任 何把至少一种外延层生成元素以卤化物形式在衬底表面 发生卤素析出反应从而形成外延层的过程都可归入卤素 传递法，它在半导体工业中有尤其重要的地位（卤化反 应）。用这种方法外延生长的基片，可制作出很多种器 件，如GaAs，GaAsP，LED管，GaAs微波二极管，大 部分的Si双极型管，LSI及一些MOS逻辑电路等。
2020/9/27
6
4.分子束外延生长
(MBE: Molecular Beam Epitaxy)
MBE在超真空中进行，基本工艺流程包含产生 轰击衬底上生长区的III，V族元素的分子束等。 MBE几乎可以在GaAs基片上生长无限多的外延 层 。 这 种 技 术 可 以 控 制 GaAs，AlGaAs 或 InGaAs上的生长过程，还可以控制掺杂的深 度和精度达到纳米极。经过MBE法，衬底在垂 直方向上的结构变化具有特殊的物理属性。
第3章 IC制造工艺
➢ 关心每一步工艺对器件性能的影响，读懂PDK， 挖掘工艺潜力。
3.1 外延生长 3.2 掩膜制作
3.3 光刻原理与流程
3.4 氧化
3.5 淀积与刻蚀
3.6 掺杂原理与工艺
2020/9/27
1
3.1 外延生长(Epitaxy)
外延生长的目的
半导体工艺流程中的基片是抛光过的晶圆基片,直径 在50到300mm(2-12英寸)之间,厚度约几百微米.
单片版通常把实际电路放大5或10倍，故称 作5X或10X掩膜。这样的掩膜上的图案仅对 应着基片上芯片阵列中的一个单元。上面的 图案可通过步进曝光机映射到整个基片上。
2020/9/27
13
早期掩膜制作方法：
人们先把版图(layout)分层画在纸上, 每一层 掩膜有一种图案。 画得很大, 5050 cm2 或 100100cm2, 贴在墙上, 用照相机拍照。 然后 缩 小 1 0 2 0 倍 , 变 为 5 52.5x2.5 cm2 或 101055 cm2的精细底片。 这叫初缩。 将初缩版装入步进重复照相机, 进一步缩小到 22 cm2或3.53.5 cm2, 一步一幅印到铬(Cr)板 上, 形成一个阵列。
不同的外延工艺可制出不同的材料系统.
2020/9/27
2
1.液态生长(LPE: Liquid Phase Epitaxy)
LPE意味着在晶体衬底上用金属性的溶液形成一 个薄层。在加热过的饱和溶液里放上晶体,再把溶 液降温,外延层便可形成在晶体表面。原因在于溶 解度随温度变化而变化。
LPE是最简单最廉价的外延生长方法.在III/IV族化 合物器件制造中有广泛的应用.但其外延层的质量 不高.尽管大部分AlGaAs/GaAs和InGaAsP/InP器件 可用LPE来制作, 目前, LPE逐渐被VPE, MOVPE （金属有机物）, MBE(分子束）法代替.
2020/9/27
10
2020/9/27
11
什么是掩膜？
掩膜是用石英玻璃做成的均匀平坦的薄 片，表面上涂一层600800nm厚的Cr层， 使其表面光洁度更高。称之为铬板，Cr mask。
2020/9/27
12
整版及单片版掩膜
整版按统一的放大率印制，因此称为1X掩膜。 这种掩膜在一次曝光中，对应着一个芯片阵 列的所有电路的图形都被映射到基片的光刻 胶上。
尽管有些器件和IC可以直接做在未外延的基片上,但 大多数器件和IC都做在经过外延生长的衬底上.原因 是未外延过的基片性能常常不能满足要求.外延的目 的是用同质材料形成具有不同的掺杂种类及浓度,因 而具有不同性能的晶体层.外延也是制作不同材料系 统的技术之一. 外延生长后的衬底适合于制作有各 种要求的器件与IC,且可进行进一步处理.
2020/9/27
9
3.2 掩膜(Mask)的制版工艺
1. 掩膜制造
从物理上讲,任何半导体器件及IC都是一系列互 相联系的基本单元的组合,如导体,半导体及在基 片上不同层上形成的不同尺寸的隔离材料等。要 制作出这些结构需要一套掩膜。一个光学掩膜通 常是一块涂着特定图案铬薄层的石英玻璃片，一 层掩膜对应一块IC的一个工艺层。工艺流程中需 要的一套掩膜必须在工艺流程开始之前制作出来。 制作这套掩膜的数据来自电路设计工程师给出的 版图。
2020/9/27
4
Si基片的卤素生长外延
在一个反应炉内的SiCl4/H2系统中实现：在 水平的外延生长炉中，Si基片放在石英管中 的石墨板上，SiCl4，H2及气态杂质原子通过 反应管。在外延过程中，石墨板被石英管周 围的射频线圈加热到1500-2000度，在高温 作用下，发生SiCl4+2H2Si+4HCl 的反应， 释放出的Si原子在基片表面形成单晶硅，典 型的生长速度为0.5~1 m/min.